浙江水学

本科实验报告

课程名称:		数字逻辑电路设计						
姓名	Ż:	陈杰伟						
学	完 :	地球科学学院						
幸 1	<u>k</u> :	地理信息科学						
邮箱	首 :	chenjiewei@zju.edu.cn						
QQ =	⊒; ;	1455044088						
电 请	舌:	13688406524						
指导教师	₱ :	洪奇军						
报告日期	月 :	2022年 12月 26日						

浙江大学实验报告

课程名称:	数:	字逻辑设计	†设计			型: _	综合		
实验项目名称	:	字	F存器和寄存	器传输	设计				
学生姓名:	陈杰伟	_ 学号: _	32001012	205	<u> </u>]组学生	生姓	名:	<u></u> 无
实验地点:	紫金港东四	509 室	实验日期:	2022	年	12	月	1	日

一、实验目的和要求

- 1.掌握寄存器传输电路的工作原理
- 2.掌握寄存器传输电路的设计方法
- 3.掌握 ALU 和寄存器传输电路的综合应用

二、操作方法与实验步骤

2.1 基于 ALU 的数据传输应用设计

- 1、新建工程,工程名称用 MyALUTrans。
- 2、新建 HDL 源文件, 命名为 Load Gen
- 3、编写 Load Gen 模块如下,实现按键的缓冲输出正确 Load 信号

```
    module Load_Gen(

2.
        input wire clk,
3.
        input wire btn,
4.
        output reg Load
5.
        );
6.
7.
        initial Load = 0;
8.
9.
        reg old_btn;
10.
11.
        always@(posedge clk) begin
12.
            if ((old_btn == 1'b0) && (btn == 1'b1)) //btn 出现上升沿
13.
                Load <= 1'b1;
14.
            else
15.
                Load <= 1'b0;
```

```
16. end
17.
18. always@(posedge clk) begin //保存上一个周期 btn 的状态
19. old_btn <= btn;
20. end
21.
22. endmodule
```

- 4、新建 HDL 源文件, 命名为 Regiser4b
- 5、编写四位寄存器逻辑如下

```
    module Register4b(

2.
        input wire clk,
3.
        input wire [3:0] In,
4.
        input wire Load,
5.
        output wire [3:0] Out
6.
        );
7.
8.
        wire [3:0] In_control;
9.
10.
        assign In_control[0] = (In[0] & Load) | (Out[0] & ~Load);
11.
        assign In_control[1] = (In[1] & Load) | (Out[1] & ~Load);
12.
        assign In_control[2] = (In[2] & Load) | (Out[2] & ~Load);
13.
        assign In_control[3] = (In[3] & Load) | (Out[3] & ~Load);
14.
15.
        FD d1(.D(In_control[0]), .C(clk), .Q(Out[0]));
16.
        FD d2(.D(In_control[1]), .C(clk), .Q(Out[1]));
17.
        FD d3(.D(In_control[2]), .C(clk), .Q(Out[2]));
18.
        FD d4(.D(In_control[3]), .C(clk), .Q(Out[3]));
19.
20. endmodule
```

- 6、新建 HDL 源文件, 命名为 top
- 7、编写 top 模块如下

```
1. module top(
2.
        input wire [15:0] SW,
3.
        input wire clk,
4.
        output wire [15:0] num
5.
        );
6.
        wire [31:0] clk_div;
7.
        wire [3:0] A_IN, B_IN, C_IN;
8.
        wire Load_A, Load_B, Load_C;
9.
        wire [3:0] A_OUT, B_OUT, C_OUT;
10.
        wire [3:0] I1, I0_A, I0_B, I0_C;
11.
        wire Co;
```

```
12.
13.
        Load_Gen m0(.clk(clk), .btn(SW[2]), .Load(Load_A));
14.
        Load_Gen m1(.clk(clk), .btn(SW[3]), .Load(Load_B));
15.
        Load_Gen m2(.clk(clk), .btn(SW[4]), .Load(Load_C));
16.
17.
        AddSub4b m4(.A(A OUT), .B(4'b0001), .CTRL(SW[0]), .S(I0 A));
18.
        AddSub4b m5(.A(B_OUT), .B(4'b0001), .CTRL(SW[1]), .S(I0_B));
19.
        ALU m10(A_OUT, B_OUT, SW[6:5], I0_C, Co);
20.
21.
        assign A_IN = (SW[15]) ? I1 : I0_A;
22.
        assign B_IN = (SW[15]) ? I1 : I0_B;
23.
        assign C_IN = (SW[15]) ? I1 : I0_C;
24.
        Mux4to1b4 m9(4'b0000, A_OUT, B_OUT, C_OUT, SW[8:7], I1);
25.
26.
        Register4b RegA(.clk(clk), .In(A_IN), .Load(Load_A), .Out(A_OUT));
27.
        Register4b RegB(.clk(clk), .In(B_IN), .Load(Load_B), .Out(B_OUT));
28.
        Register4b RegC(.clk(clk), .In(C_IN), .Load(Load_C), .Out(C_OUT));
29.
30.
        assign num = {A_OUT, B_OUT, C_OUT, I1};
31.
32. endmodule
```

- 8、新建 top 模块仿真波形文件,命名为 top sim
- 9、编写仿真波形文件如下

```
 module sim_top;


2. // Inputs
3.
        reg [15:0] SW;
4.
        reg clk;
5.
        // Outputs
6.
        wire [15:0] num;
7.
        // Instantiate the Unit Under Test (UUT)
8.
        top uut (
9.
            .SW(SW),
10.
            .clk(clk),
11.
            .num(num)
12.
        );
13.
14.
        always #10 clk = ~clk;
15.
16.
        initial begin
17.
            clk = 0;
18.
            SW = 0; #100;
19.
            SW[15] = 1;
20.
            SW[2] = 1; #50;
```

```
21.
            SW[2] = 0; #50;
22.
            SW[3] = 1; #50;
23.
            SW[3] = 0; #50;
24.
            SW[15] = 0;
25.
            SW[2] = 1; #50;
26.
            SW[2] = 0; #50;
27.
            SW[2] = 1; #50;
28.
            SW[2] = 0; #50;
29.
            SW[2] = 1; #50;
30.
            SW[2] = 0; #50;
31.
            // A = 3
32.
            SW[1] = 1;
33.
            SW[3] = 1; #50;
34.
            SW[3] = 0; #50;
35.
            SW[3] = 1; #50;
36.
            SW[3] = 0; #50;
37.
            // B = -2
38.
            SW[6:5] = 2'b01;
39.
            SW[4] = 1; #50;
40.
            SW[4] = 0; #50;
41.
            // C = 3 - (-2) = 5
42.
            SW[15] = 1;
43.
            SW[8:7] = 2'b11;
44.
            SW[2] = 1; #50;
45.
            SW[2] = 0; #50;
46.
            // C to A
47.
            SW[8:7] = 2'b10;
48.
            SW[4] = 1; #50;
49.
            SW[4] = 0; #50;
50.
            // B to C
51.
            #100;
52.
        end
53.
54. endmodule
```

10、仿真验证 top 模块

三、实验结果与分析

对 top 模块的仿真波形如下



观察仿真波形

在整个仿真过程中,sw[4:2]正确处理了寄存器 ABC 的赋值,当开关被置一时 Load_Gen 模块传出相应的 Load 信号使寄存器赋予相应的值

sw[1:0]正确控制了寄存器值随时钟信号的加减

sw[6:5]正确控制 ALU 的计算方式

sw[8:7]正确控制数据选择器的最终输出(A,B,C和ALU输出值)

ALU 正确进行了加减运算

仿真波形验证了 Load Gen 和 Register4b 模块功能正确

ALU 寄存器传输计算设计正确

四、讨论、心得

本实验设计了四位寄存器,利用四位寄存器设计了 ALU 的传输应用 我理解了寄存器的工作原理及其功能,可以熟练运用寄存器做电路设计 本实验完全运用 VerilogHDL 设计,使我初步掌握了使用 HDL 语言进行模块化电路设计和行 为描述法电路设计的方法。

浙江大学实验报告

课程名称:	数	字逻辑设计	<u>† </u>	实验			:	综合	
实验项目名称	·	计数	数器、定时器	设计与	应用				
学生姓名:	陈杰伟	_ 学号:_	3200101	205	<u> </u> _]组学	生姓	名:	_无
实验地点:	紫金港东四	509 室	实验日期:	2022	年	12	月	8	_=

一、实验目的和要求

- 1.掌握同步四位二进制计数器 74LS161 的工作原理和设计方法
- 2.掌握时钟/定时器的工作原理与设计方法

二、操作方法与实验步骤

- 2.1 设计同步四位二进制计数器 74LS161
- 1、新建工程,工程名为 Clock
- 2、新建 HDL 源文件, 文件名为 my74LS161
- 3、使用行为描述方法设计模块如下

```
1. module My74LS161(
2.
        input wire C_R,
3.
        input wire C_P,
      input wire L_D,
5.
        input wire CT_P,
6.
        input wire CT_T,
7.
        input wire [3:0] D,
8.
        output wire [3:0] Q,
9.
        output wire C_O
10.
        );
11.
12.
        reg [3:0] new_q;
13.
        reg [3:0] old_q;
14.
        reg rst;
15.
        reg temp_co;
16.
17.
        wire [3:0] reset_ctrl;
```

```
18.
           wire [3:0] load ctrl;
   19.
           wire [3:0] count_ctrl;
   20.
           wire [3:0] keep_ctrl;
   21.
           wire change_ctrl;
   22.
   23.
           assign reset ctrl = {4{C R}};
   24.
           assign load_ctrl = {4{C_R & ~L_D}};
   25.
           assign change_ctrl = C_R & L_D;
   26.
           assign keep_ctrl = {4{change_ctrl & ((~CT_P & CT_T) | ~CT_T)}};
   27.
           assign count_ctrl = {4{change_ctrl & CT_P & CT_T}};
   28.
   29.
           always @(posedge C_P or negedge C_R) begin
   30.
               if(C_R == 1'b0)begin
   31.
                   new_q \leftarrow 4'b0;
   32.
                   old_q <= 4'b0;
   33.
                   temp_co <= 1'b0;
   34.
   35.
               else if(Q<4'b1111)begin</pre>
   36.
                   new_q <= ((Q + 4'b0001 )& count_ctrl) | (D & load_ctrl);</pre>
   37.
                   temp_co <= 1'b0;
   38.
                   old_q <= Q & reset_ctrl;</pre>
   39.
               end
   40.
               else begin
   41.
                   new_q <= (4'b0000 & count_ctrl) | (D & load_ctrl);</pre>
   42.
                   temp_co <= count_ctrl[0] & 1'b1 & reset_ctrl[0];</pre>
   43.
                   old_q <= Q & reset_ctrl;</pre>
   44.
               end
   45.
           end
   46.
   47.
           assign Q = ((old_q & keep_ctrl)| (new_q & ~keep_ctrl)) & reset_ctrl;
   48.
   49.
           assign C_0 = temp_co;
   50.
   51. endmodule
4、为 my74LS161 编写波形仿真文件如下

    module My74LS161_Sim;

   2.
   3. // Inputs
   4. reg C_R;
   reg C_P;
   6. reg L_D;
   7. reg CT_P;
   reg CT_T;
   9.
       reg [3:0] D;
```

```
10. // Outputs
   11. wire [3:0] Q;
  12. wire C_O;
   13. // Instantiate the Unit Under Test (UUT)
  14. My74LS161 uut (
   15. .c R(CR),
  16. .c_P(c_P),
   17. L_D(L_D),
  18. .CT_P(CT_P),
   19. .ct_t(ct_t),
  20. .D(D),
  21. . Q(Q),
  22. .c_o(c_o)
  23.);
  24. initial begin
  25. C_R = 0;
  26. C_P = 0;
  27. L_D = 0;
  28. CT_P = 0;
  29. CT_T = 0;
  30. D = 0; #100;
  31. C_R = 1;
  32. L_D = 1;
  33. D = 4'b1100;
  34. CT_T = 0;
  35. CT_P = 0; #30;
  36. C_R = 0; #20;
  37. CR = 1; #10;
  38. L_D = 0; #30;
  39. CT_T = 1;
  40. \text{ CT_P} = 1; #10;
  41. L D = 1; \#510;
  42. C_R = 0; #20;
  43. C_R = 1; #500;
  44. end
  45. always #20 C_P = \sim C_P;
  46.
  47. endmodule
  48. endmodule
5、波形仿真验证 my74LS161
6、新建 HDL 文件, 命名为 TOP
7、编写 TOP 文件如下
   1. module Top(
```

2. input wire clk,

```
3. input wire rst,
   4. output wire [23:0] num
   5. );
   6.
   7.
           assign num0 = num[3] & num[0];
   8.
           assign num1 = num[6] & num[4] & num0;
   9.
           assign num2 = num[11] & num[8] & num1;
   10.
           assign num3 = num[14] & num[12] & num2;
   11.
           assign num4 = (num[19] & num[16] & num3) | num5;
   12.
           assign num5 = num[21] & num[17] & num[16] & num3;
   13.
           My74LS161 m0(.C_R(rst), .C_P(clk), .L_D(~num0), .CT_P(1'b1), .CT_T(1'b1),
        .D(4'b0000), .Q(num[3:0]));
   14.
           My74LS161 m1(.C_R(rst), .C_P(clk), .L_D(~num1), .CT_P(1'b1), .CT_T(num0),
        .D(4'b0000), .Q(num[7:4]));
   15.
           My74LS161 m2(.C_R(rst), .C_P(clk), .L_D(~num2), .CT_P(1'b1), .CT_T(num1),
        .D(4'b0000), .Q(num[11:8]));
   16.
           My74LS161 m3(.C_R(rst), .C_P(clk), .L_D(~num3), .CT_P(1'b1), .CT_T(num2),
       .D(4'b0000), .Q(num[15:12]));
   17.
           My74LS161 m4(.C_R(rst), .C_P(clk), .L_D(~num4), .CT_P(1'b1), .CT_T(num3),
        .D(4'b0000), .Q(num[19:16]));
   18.
           My74LS161 m5(.C_R(rst), .C_P(clk), .L_D(~num5), .CT_P(1'b1), .CT_T(num4),
       .D(4'b0000), .Q(num[23:20]));
   19.
   20. endmodule
8、为TOP文件编写波形仿真文件如下


    module Top_Sim;

   2.
   3. // Inputs
   4. reg clk;
   5. reg rst;
   6. // Outputs
   7. wire [23:0] num;
   8. // Instantiate the Unit Under Test (UUT)
   9. Top uut (
   10. .clk(clk),
   11. .rst(rst),
   12. .num(num)
   13.);
   14. always #10 clk = \simclk;
   15. initial begin
   16. clk = 0;
   17. rst = 1; #10; rst = 0; #10; rst = 1;
   18. #864010;
   19. end
```


9、波形验证 top 模块的功能


三、实验结果与分析


对 my74LS161 的波形仿真如下



分析波形仿真图 可以看到该模块能够正确进行按时钟计数和 rst 功能 也能够被赋予 D[3:0]的值 波形仿真结果符合真值表 对 TOP 模块仿真结果如下







分析波形仿真图

top 模块能够正确行使 24 小时时钟功能,每一个时钟周期计时一秒钟,在整分钟、整小时和整天能够正确进行进位和清零

top 模块设计正确,同时也验证了 my74LS161 模块设计正确

四、讨论、心得

本次实验设计了 my74LS161 二进制计数模块和一个 24 小时时钟, 进一步加深了我对时钟和时序电路的理解

本次实验利用行为描述的方法设计时序电路,进一步增强了我的时序电路设计能力

浙江大学实验报告

课程名称:_		数字逻辑设		_实验	效型:		综合		
实验项目名称	K:		移位寄存器设	计与应	过用				
学生姓名: _	陈杰伟	学号:	320010	1205		_同组学	全生女	生名:	<u></u> 无
实验地点:	紫金港东	四 509 室	实验日期:	2022	年	12	月	20	日

一、实验目的和要求

- 1.掌握支持并行输入的移位寄存器的工作原理
- 2.掌握支持并行输入的移位寄存器的设计方法

二、操作方法与实验步骤

- 2.1 设计 8 位带并行输入的右移移位寄存器
- 1、新建工程,命名为ShfitReg8b
- 2、新建 HDL 文件, 命名为 shift reg
- 3、模块化设计八位移位寄存器如下

```
1. module shift_reg(
         input wire clk, S_L, s_in,
3.
         input wire [7:0] p_in,
4.
         output wire [7:0] Q
5.
         );
6.
7.
         wire [7:0] d_in;
8.
9.
         assign d_{in}[0] = (Q[1] \& \sim S_L) | (p_{in}[0] \& S_L);
10.
         assign d_{in}[1] = (Q[2] \& \sim S_L) | (p_{in}[1] \& S_L);
11.
         assign d_{in}[2] = (Q[3] \& \sim S_L) | (p_{in}[2] \& S_L);
12.
         assign d_{in}[3] = (Q[4] \& \sim S_L) | (p_{in}[3] \& S_L);
13.
         assign d_{in}[4] = (Q[5] \& \sim S_L) | (p_{in}[4] \& S_L);
14.
         assign d_{in}[5] = (Q[6] \& \sim S_L) | (p_{in}[5] \& S_L);
15.
         assign d_{in}[6] = (Q[7] \& \sim S_L) | (p_{in}[6] \& S_L);
16.
         assign d_{in}[7] = (s_{in} \& \sim S_L) | (p_{in}[7] \& S_L);
17.
18.
         FD d0(.D(d_in[0]), .C(clk), .Q(Q[0]));
```

```
19.
           FD d1(.D(d_in[1]), .C(clk), .Q(Q[1]));
   20.
           FD d2(.D(d_in[2]), .C(clk), .Q(Q[2]));
   21.
           FD d3(.D(d_in[3]), .C(clk), .Q(Q[3]));
   22.
           FD d4(.D(d_in[4]), .C(clk), .Q(Q[4]));
   23.
           FD d5(.D(d_in[5]), .C(clk), .Q(Q[5]));
   24.
           FD d6(.D(d_in[6]), .C(clk), .Q(Q[6]));
   25.
           FD d7(.D(d_in[7]), .C(clk), .Q(Q[7]));
   26.
   27. endmodule
4、为 shift reg 设计仿真文件如下

    module reg_sim;

   2.
   3.
           // Inputs
   4.
           reg clk;
   5.
           reg S_L;
   6.
           reg s_in;
   7.
           reg [7:0] p_in;
   8.
   9.
           // Outputs
   10.
           wire [7:0] Q;
   11.
   12.
           // Instantiate the Unit Under Test (UUT)
   13.
           shift_reg uut (
   14.
               .clk(clk),
   15.
               .S_L(S_L),
   16.
               .s_in(s_in),
   17.
               .p_in(p_in),
   18.
               Q(Q)
   19.
           );
   20.
   21.
           initial begin
   22.
               // Initialize Inputs
   23.
               clk = 0;
   24.
               S_L = 0;
   25.
               s_in = 0;
   26.
               p_in = 0;
   27.
   28.
               #100;
   29.
   30.
               // Add stimulus here
   31.
               S_L = 0;
   32.
               s_in = 1;
   33.
               p_in =0;
   34.
               #200;
```

```
35.
             S_L = 1;
36.
             s_in = 0;
37.
             p_{in} = 8'b0101_0101;
38.
             #500;
39.
        end
40.
41.
        always begin
42.
             clk = 0; #20;
43.
             clk = 1; #20;
44.
45.
46.
47. endmodule
```

- 5、对 shift reg 进行波形仿真验证功能
- 6、新建文件命名为 shift recursive reg
- 7、设计可以循环移位的八位移位寄存器如下

```
1. module shift_recursive_reg(
        input wire clk, S_L, s_in, rc,
3.
        input wire [7:0] p_in,
4.
        output wire [7:0] Q
5.
        );
6.
7.
        wire [7:0] d_in;
8.
9.
         assign d_{in}[0] = (Q[1] \& \sim S_L) | (p_{in}[0] \& S_L);
10.
        assign d_{in}[1] = (Q[2] \& \sim S_L) | (p_{in}[1] \& S_L);
11.
        assign d_{in}[2] = (Q[3] \& \sim S_L) | (p_{in}[2] \& S_L);
12.
        assign d_{in}[3] = (Q[4] \& \sim S_L) | (p_{in}[3] \& S_L);
13.
        assign d_{in}[4] = (Q[5] \& \sim S_L) | (p_{in}[4] \& S_L);
14.
        assign d_{in}[5] = (Q[6] \& \sim S_L) | (p_{in}[5] \& S_L);
15.
        assign d_in[6] = (Q[7] & ~S_L) | (p_in[6] & S_L);
16.
        assign d_{in}[7] = ((Q[0] \& rc | s_{in} \& \neg rc) \& \neg S_L) | (p_{in}[7] \& S_L);
17.
18.
        FD d0(.D(d_in[0]), .C(clk), .Q(Q[0]));
19.
        FD d1(.D(d_in[1]), .C(clk), .Q(Q[1]));
20.
        FD d2(.D(d_in[2]), .C(clk), .Q(Q[2]));
21.
        FD d3(.D(d_in[3]), .C(clk), .Q(Q[3]));
22.
        FD d4(.D(d_in[4]), .C(clk), .Q(Q[4]));
23.
        FD d5(.D(d_in[5]), .C(clk), .Q(Q[5]));
24.
        FD d6(.D(d_in[6]), .C(clk), .Q(Q[6]));
25.
         FD d7(.D(d_in[7]), .C(clk), .Q(Q[7]));
26.
```

27. endmodule

8、新建 HDL 文件命名为 TOP

9、设计 top 跑马灯模块如下

```
1. module top(
2.
                                                         input wire clk,
 3.
                                                           input wire [4:0] sw,
4.
                                                           output wire [7:0] LED
 5.
                                                           );
 6.
 7.
                                                         wire [7:0] num1;
 8.
                                                         wire [3:0] regA;
9.
                                                         wire [3:0] regB;
 10.
 11.
                                                           CreateNumber num(.btn({2'b0,sw[0],sw[1]}),.num({num1,regA,regB}));
 12.
 13.
                                                              shift\_recursive\_reg \ sr(.clk(clk),.S\_L(sw[2]),.s\_in(sw[3]),.p\_in(\{regA,red),.s\_in(sw[3]),.p\_in(\{regA,red),.s\_in(sw[3]),.p\_in(\{regA,red),.s\_in(sw[3]),.s\_in(sw[3]),.p\_in(\{regA,red),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in(sw[3]),.s\_in
                           gB}),.Q(LED),.rc(sw[4]));
14.
 15. endmodule
```

10、为 top 编写仿真文件如下

```
    module top_sim;


2.
3.
        // Inputs
4.
        reg clk;
5.
        reg [4:0] sw;
6.
7.
        // Outputs
8.
        wire [7:0] LED;
9.
10.
        // Instantiate the Unit Under Test (UUT)
11.
        top uut (
12.
             .clk(clk),
13.
             .sw(sw),
14.
             .LED(LED)
15.
        );
16.
17.
        initial begin
18.
             sw[2] = 1;
19.
             #20;
20.
             sw[0] = 1;
21.
             sw[1] = 1;
22.
             sw[2] = 0;
23.
             sw[3] = 1;
```

```
24.
            sw[4] = 0;
25.
            #10;
26.
            sw[0] = 0;
27.
            sw[1] = 0;
28.
            #10;
29.
            sw[1] = 1;
30.
            #10;
31.
            sw[1] = 0;
32.
            #200;
33.
            sw[3] = 0;
34.
            #80;
35.
            sw[4] = 1;
36.
            #200;
37.
            sw[2] = 1;
38.
39.
        end
40.
41.
        always begin
42.
            clk = 0; #10;
43.
            clk = 1; #10;
44.
        end
45.
46. \ {\tt endmodule}
```

11、仿真验证跑马灯功能实现

三、实验结果与分析


对 shift_reg 波形仿真结果如下



分析波形仿真结果

移位寄存器能够正确按照信号进行移位串行赋值和按照 p_i 加 进行并行赋值模块设计正确

对 TOP 模块仿真结果如下



分析仿真

sw[1:0]控制 regA 和 regB 的值,在前若干个周期中分别被赋值为 1,2

sw[2]控制并行输入,最开始为寄存器赋值为0,最后为寄存器赋值为1,2

sw[3]控制串行赋值的值

sw[4]控制循环赋值和按照串行信号赋值

可以看到 top 模块能正确进行循环赋值和串行赋值,以及并行读入寄存器值

具体体现为 LED 信号,即循环点亮的跑马灯

模块设计正确

四、讨论、心得

本实验设计了八位移位寄存器和跑马灯模块,进一步强化了我设计时序电路的能力,使我理解了移位寄存器的设计和功能

本实验使用模块化设计的方式设计电路,强化了我的电路理解和 Verilog 设计能力

五、个人生活照

