

Utilize LLM Resiliency for Efficient Memory Sub-systems

Jinwoo Jeong

(Hanyang University, South Korea)

jwjeong@hanyang.ac.kr

2025.01.26

Research Objective

- Broad Research Aim
 - Efficient NAND Flash based LLM Inference System
 - Error Resilience-Based ECC Overhead Mitigation Technique
- Key Milestones
 - MQSim 수정 – IFP 항목 추가 (~1/31)
 - 2월 말 journal 제출 (Access / TC / JSA)
- Weekly Focus
 - Baseline system 구체화

Prior Discussion

- Main Takeaways from Last Meeting
 - Action items
 - 베이스라인 세팅에 대한 자세한 설명 자료에 추가
 - Throughput modeling의 정당화
- Unresolved Question
- Action Items Completed

Background

- **Multi-drop topology for conventional NAND Flash memory**


- NAND Flash 메모리의 slow read/write 속도를 보완하기 위해, multi-drop topology로 구성
- 하나의 채널을 공유하는 plane 수를 늘릴수록 최대 채널 대역폭에 근접한 성능 달성

- **Limitation of multi-drop topology**


- LLM의 memory bandwidth 요구성능이 너무 높기 때문에 기존 ONFI interface로는 100개 이상의 채널이 필요
- 또한, Flash die 내부적으로 plane 수를 아무리 늘려도 채널 대역폭에 bound 되는 문제가 있음

- **IFP enabled Flash device**

- In-Flash Processing (IFP) 기능을 포함하는 새로운 Flash 장치
- Channel을 통과하기 이전에 연산을 수행하여 plane parallelism을 늘릴수록 bandwidth가 늘어나는 효과를 보임



Plane 수와 무관하게 channel BW에 bound되는 conventional Flash memory



IFP device의 internal bandwidth 확장 방법

Previous Work

- IFP를 활용한 LLM 가속기 설계


- Case 1, 2: Prefill + decoding stage 성능을 모두 향상시키기 위해, LPDDR interface나 D2D link로 Flash와 NPU를 직접 연결
 - Case 1 = Lincoln [1]
 - Case 2 = Cambricon-LLM [2]
- Case 3: Storage level에서 decoding stage 성능을 개선하기 위한 구현
 - Case 3 = AiF [3]

- 공통 제약사항

- Read-disturb error를 완화하기 위해 주기적인 read-reclaim 필요
- In-flash processing을 위해 lightweight on-die ECC가 필요

- Research Question

- 기존 연구의 IFP 패러다임은 TLC 혹은 그 이상의 high density Flash 메모리에서도 적용 가능한가?



[1] Lincoln: Real-Time 50~100B LLM Inference on Consumer Devices with LPDDR-Interfaced, Compute-Enabled Flash Memory, HPCA'25

[2] Cambricon-LLM: A Chiplet-Based Hybrid Architecture for On-Device Inference of 70B LLM, HPCA'24

[3] AiF: Accelerating On-Device LLM Inference Using In-Flash Processing, ISCA'25


Problem Statement

• Read-reclaim으로 인한 빠른 수명 소모


- NAND Flash memory는 read-intensive workload에서 read-disturb(RD) error 방지를 위해 read-reclaim (RR) 적용
- 최근 연구[4]에 따르면, 3D TLC/QLC NAND Flash는 RR-induced write가 빈번하여 수명을 크게 단축시킴
 - TLC NAND lifetime = 100MB/s 지속적인 read -> 526 days (TLC endurance = 400 TBW)
 - QLC NAND lifetime = 100MB/s 지속적인 read -> 77 days (QLC endurance = 200 TBW)
- 하지만 IFP device는 Flash memory의 read performance를 최대한 활용하기 때문에 수명에 더욱 악영향
- RR-induced write로 인한 수명 저하 방지 방법
 - 1) Per-plane BW 분산을 위한 더 많은 plane 배치 (과용량 + 비용)
 - 2) RR 주기를 늘리기 위한 on-die read-retry 수행 (**Delayed RR**)

*TBW=SSD가 견딜 수 있는 총 write 양


[4] 1 TiB SSD를 데이터로 모두 채운 뒤, 30 TiB 읽기 수행
 -> (c) TLC는 2.4 TiB의 RR-induced write 발생
 -> (d) QLC는 10 TiB의 RR-induced write 발생



Vendor A의
176-layer 공정 3D TLC (c) T-176-A



Vendor A의
176-layer 공정 3D QLC (d) Q-176-A



Problem Statement

- Delayed RR은 IFP device 내에서 빈번한 read-retry 유발하고, 내부 대역폭을 감소시킴

- On-die ECC는 controller ECC보다 정정 능력이 떨어지기 때문에 ECC fail도 더 빨리, 더 자주 발생
- On-die retry procedure
 - Flash plane에서 page buffer로 load 후 on-die ECC 수행 ($t_R + t_{ECC}$)
 - ECC success면 그대로 PEs 로 전달 ($T_{success} = t_R + t_{ECC}$)
 - ECC fail이면 On-die retry module에서 V_{ref} 조정 후 다시 읽기 시도
 - ECC가 성공할 때까지 반복 ($T_{fail} = (N_{Retry} + 1) * (t_R + t_{ECC})$)
- On-die ECC를 사용하면, 단 한 번의 Retry만으로도 내부 대역폭 45.37 % 감소

Read retry overhead model

$$T_{success} = t_R + t_{ECC}$$

$$T_{fail} = (N_{Retry} + 1) * (t_R + t_{ECC})$$

$$BW_{ODECC} = Page\ size / \{T_{success} * (1 - p) + T_{fail} * p\}$$


t_R = page buffer loading time

t_{ECC} = ECC decoding latency


N_{Retry} = average number of retries

p = decoding failure probability


On-die ECC 실패로 빈번하게 트리거 되는 Retry



*LDPC[5] = ECC for Modern SSD (in controller)
 *BCH[1] = Lincoln's ECC (in IFP device)
 *BCH-TLC[3] = ECC for TLC (too big to fit in IFP device)
 *BCH-AiF[3] = ECC for AiF (260122 seminar 참조)




$t_R=30\ \mu s$, $t_{ECC} = 561\ ns$ 가정 [1]
 $N_{Retry} = 1, 3, 5$ 일 때 internal bandwidth 저하 관찰



Problem Statement

- Limitations of previous work using TLC NAND for large-scale language model (LLM) inference

- Cambricon-LLM [2]
 - TLC NAND Flash 메모리를 사용하지만 on-die ECC 크기를 줄이기 위해 자체적인 error protection 기법을 제안
 - 한계가 명확하며, **1e-4 이하의 RBER에서만 accuracy를 유지할 수 있음**
- AiF [3]
 - CSB, MSB page의 신뢰성, 지연시간을 희생하여 LSB page 읽기의 성능을 높이고 RBER을 극단적으로 낮춤
 - LSB page에만 LLM weight를 저장하고 inference를 가속하기 때문에 Lightweight on-die ECC (1KiB당 10 bit 정정 가능한 BCH)를 구현하여 ECC hardware overhead를 최소화
 - LSB page만 읽는다고 해도, read-disturb error의 원인인 V_{pass} 전압이 감소하는 것은 아님.
 - 즉, 신뢰성이 나빠진 **CSB / MSB page에 발생하는 read-disturb error는 더욱 악화되어 더 빈번한 read-reclaim 이 필요함**
 - 또한 AiF를 제대로 활용하려면 $(2 \times \text{LLM weight data}) \leq \text{general user data}$ 의 조건을 항상 만족해야 함
 - 그렇지 않은 경우, LSB page는 incoming write data를 기다리며 **partially programmed state**를 유지해야 하는데 이 상태는 **read-disturb error에 취약함** [6]
 - 이를 방지하려면 dummy data를 CSB/MSB page에 write 함으로써 fully programmed state로 만들어줘야 함 -> **capacity의 감소**



Observations

• 모델의 active weight size가 작아질수록 Flash 수명이 개선됨

- Flash memory lifetime estimation

$$\text{Lifetime} = \frac{\text{TBW}}{\text{RR-induced write throughput}}$$

$$\text{RR-induced write throughput} = \frac{\text{Active weight size}}{\text{RR period}} \approx \frac{\text{Active weight size}}{(\text{retention time} + \text{erase time} + \text{write time})}$$

$$\text{Retention time} = \left(\frac{\text{max block read count}}{\text{number of pages per block}} \right) * \left(\frac{\text{sec}}{\text{token}} \right) * \text{sparsity}$$

RR-induced write throughput 감소

- 1) Inference마다 사용되는 weight 크기를 줄임
- 2) RR period를 줄임

➡ Token generation speed를 일정하게 유지하면 weight quantization으로 RR-induced write 양을 줄일 수 있고,


MoE 같은 sparse LLM은 block read count가 증가하는 속도를 줄일 수 있어 RR period를 줄일 수 있음

• Bit error resilient quantized LLM

- Quantization : $X_{\text{quant}} = \text{round}(\text{scale} \cdot X + \text{zeropoint})$
- Dequantization : $X_{\text{dequant}} = \frac{X_{\text{quant}} - \text{zeropoint}}{\text{scale}}$
- X_{quant} 는 bit error가 발생하더라도 dynamic range가 제한되어 bit error에 의한 영향이 감소
- 반면 floating-point는 exponent의 MSBs가 Inf/NaN을 유발하기 때문에 bit error에 취약함

• Unary Code

- 양자화를 적용하더라도, weight에 발생하는 MSB flip은 accuracy 유지에 치명적임
- Temporal unary code 혹은 thermometer code라고도 불리는 인코딩 기법은 numerical data type에 존재하는 positional significance를 제거함
- 하지만, $O(2^n)$ 으로 증가하는 capacity로 인해 활용이 어려움



From [7]. Resistance variation (=Bit error)에 따른 DNN Accuracy 평가
x 축 Variation σ 는 error ReRAM cell의 conductance를 결정하는 변수로, σ 가 클수록 저장된 데이터에 error가 많이 발생한다고 생각할 수 있음
Unary_opt (제안 기법)을 적용하면, Ideal (no-error, FP)에서 offset accuracy가 발생하는 것 외에 BER 증가로 인한 accuracy drop은 크지 않음

Baseline System Definition

- Accurate IFP-based LLM inference acceleration system
 - 기본적인 구조는 기존 연구들과 유사하나, IFP chip 내부의 Retry module이 추가되고 Flash controller-side의 Strong ECC가 명시적으로 추가됨
 - Accurate IFP-based system은 read-compute 과정에서 on-die ECC fail 시 on-die retry module을 통해 V_{ref} 조정 및 re-read 수행
 - 만약 임계 횟수까지 retry를 수행함에도 on-die ECC로 정정이 실패할 시, Flash controller의 LDPC로 데이터를 전송하여 데이터를 복구
 - 해당 데이터는 NPU로 전달하여 연산 처리

