

임베디드 시스템을 위한 SW 구조 설계

(file #1 / 10) ver1.0

Yongseok Chi

1. 절차지향(Procedural Programming)이란?

: 물이 위에서 아래로 흐르는 것처럼 순차적인 처리(**thread**)가 중요시 되며

프로그램 전체가 유기적으로 연결되도록 만드는 프로그래밍 기법(C언어). CPU 작업 처리 방식과 유사

➔ **8bits AVR Core, 32bits Cortex-M7 Core programming**

2. 객체지향(Object Oriented Programming)이란?

: 데이터와 절차를 하나의 덩어리로 묶음. **기능별 모듈화(캡슐화 Encapsulation)**

하나의 기능만 필요하더라도 모듈 전체를 가져와야 함

➔ **ROS programming(Package), open CV**

1. 절차지향 프로그래밍

: C-Programming

- Visual studio 2022 응용프로그램

: Image Processing

- MFC Programming / Jupyter Notebook(Python)

2. Firmware (Embedded) Programming

: 8bits AVR Core (Atmega128)

- Sub project 1~4

: 32bits Cortex-M7 Core (STM32F767)

Schedule

1. 준비사항

: C-language (의견 수렴?) : 강좌1 – 강좌2 – **C Programming???** – 강좌3 ~

2.

- 수업시작 30분 : **Quiz**
- 수업 종료 30분전 : **Q&A**
- 수업 중 : **왜 그럴까? 무슨 의미일까? 어떻게 할까? 끊임없이 생각**
- 수업 후 **복습**

Void 함수를 사용하시오

1. for 문을 사용하여, 256부터 시작하여 1씩 감소시키며,
1씩 감소할 때마다 π 에 2를 곱한다.
2. 만일 입력 값이 1 이면, 변수에 255를 더하고
그렇지 않으면, 변수에서 256을 뺄 것. (변수에 초기값 설정할 것)
if 문을 사용 하세요
3. 1부터 시작하여 +1 증가시키는 무한루프를 만드세요. while 문 사용.
증가시킨 값이 255이면 while 문을 빠져 나오세요.
4. 입력 값에 따라서, 아래를 실행하세요
switch 문을 사용하세요
5. 30명 학생의 성적의 평균값을 구하고,
평균값보다 낮은 점수에는 100점을 더하고,
평균값보다 같거나 높으면 200점을 더하세요

입력값	실행
1	입력 값에 1을 더하기
2	입력 값에 2을 더하기
3	입력 값에 3을 더하기
4	입력 값에 4을 더하기
5	입력 값에 5을 더하기
6	입력 값에 6을 더하기
7	입력 값에 7을 더하기

Course Objectives

1. Develop an understanding of technologies

about the micro controller & processor systems using evaluation kit

2. Skill up a **design ability the micro controller application systems**



(1) technology of **the hardware and software** components

(2) **debugging** technology about the micro controller

(3) understanding of a **circuit design** skill


3. Develop an ability of design about the micro controller

MOSFET (metal-oxide-semiconductor field-effect transistor)



What are the Embedded system?

Why should we care?




반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: 예, MEMS


Reference : 초미세시스템응용

Definition


- ❑ Called Microsystems (Europe), MEMS (North America), Micromachines (Japan)
- ❑ Integrated micro/nano devices or systems combining electrical, mechanical, fluidic, optical (all physical domains) components
- ❑ Made using basically the same techniques used to make integrated circuits (e.g. Intel's Pentium), but modified to have moving parts
- ❑ Often made from Silicon, though now larger choice of materials including polymers



Sandia National Laboratory



Micro fresnel lens (L. Y. Lin et al.)



Lucent technology

※ fluidic 유체, 유동성의

반도체 제조공정 – MEMS(Micro Electro Mechanical System)

Why MEMS?

Reference : 초미세시스템응용

- 소형화 (Conventional vs. MEMS)




Mass: 1587.5 grams

Size: 15 cm x 8 cm x 5 cm


Power: 35 W

Survivability: 35 g's

Cost: \$20,000



Inertial Measurement Unit



Mass: 10 grams

Size: 2 cm x 2 cm x 0.5 cm

Power: ~ 1 mW



Survivability: 100K g's

Cost: \$500

- 복잡한 구조를 가능케 함

A complex system enabled by millions of 16x16 micron elements

– Digital gray scale using pulse width modulation





848x600 pixel resolution
SVGA DMD Chip

반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS

Reference : 초미세시스템응용

- Get **Scale Innovation**




반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS Fabrication


Reference : 초미세시스템응용

Standard IC Fabrication

- Basics of Micro Fabrication



- Basics Fabrication Process (from Wafer to Device)






반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS Fabrication

Reference 초미세시스템응용

Surface Micro Fabrication (MEMS)





반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS Fabrication

Reference 초미세시스템응용

Surface Micromachining Fabrication Process for **Micro Motor**



- Polysilicon as a Mechanical Material

: Invented by **Dr. Muller and Dr. Howe of Bekeley**



반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS Fabrication

Reference 초미세시스템응용

Surface Micromachining Fabrication Process for **Micro Motor**

Step 1: Starting wafer

- Mask top view



- Side view



Start with blank silicon wafer (one side polished with optical finish). Wafer orientation is not critical. The thickness of the wafer is not drawn to scale- the typical thickness of 0.3-0.5 mm.

Surface Micromachining Fabrication Process for Micro Motor

Step 2: Deposition of sacrificial layer

- Top view (mask)
- Side view




Deposit silicon oxide film (with phosphorous doping) as the sacrificial layer.

- conformal coating
- thickness 1-3 micrometers

Surface Micromachining Fabrication Process for Micro Motor

Step 3: Deposition of structural layer

- Top view (mask)
- Side view




Deposit polycrystalline silicon film (without phosphorous doping) as the structural layer.
- conformal coating


Surface Micromachining Fabrication Process for Micro Motor

Step 4: Pattern the top polysilicon layer

- Top view (mask)



- Side view



Pattern the silicon layer with the first mask to form the shape of the rotor and the hole for the anchor.

반도체 제조공정 – MEMS(Micro Electro Mechanical System)


: MEMS Fabrication

Reference 초미세시스템응용


Surface Micromachining Fabrication Process for Micro Motor

Step 5: Deposit a second sacrificial layer

- Mask top view



- Side view




Conformal deposition of P-doped oxide again.


Surface Micromachining Fabrication Process for Micro Motor

Step 6: Pattern and Etch the sacrificial layers

- Top view (mask)



- Side view



Pattern the wafer with the photoresist layer and the first mask.
Using HF solutions to etch through the two oxide layers. Lateral etching will occur and the dimension control is critical.

반도체 제조공정 – MEMS(Micro Electro Mechanical System)


: MEMS Fabrication

Reference 초미세시스템응용


Surface Micromachining Fabrication Process for Micro Motor

Step 7: Deposit polysilicon structural layer.

- Top view (mask)



- Side view



Conformal deposition of polysilicon again.

반도체 제조공정 – MEMS(Micro Electro Mechanical System)


: MEMS Fabrication

Reference 초미세시스템응용


Surface Micromachining Fabrication Process for Micro Motor

Step 8: Pattern Polysilicon.

- Top view (mask)



- Side view




Pattern the top layer polysilicon to form the confinement structure and anchor.


Surface Micromachining Fabrication Process for Micro Motor

Step 9: Sacrificial layer removal and freeing of structures

- Top view (mask)



- Side view





Remove the oxide using 49% HF solutions, which etches oxide fast (1 micron/minute) and the polysilicon slowly.

반도체 제조공정 – MEMS(Micro Electro Mechanical System)

: MEMS Fabrication

Reference 초미세시스템응용

Surface Micromachining Fabrication Process for **Micro Motor**





DMD(Digital Micro mirror Device)

: DMD(Digital Micro mirror Device)

(1) History

- Invented by [Larry J. Hornbeck](#) of Texas Instruments.
- Analog decade (1977~86) - Cantilever beam DMD (1984)
- Digital decade (1987~97) - Bistable DMD (1987)
- TI demonstrated the DLP projector (1984)
- [1st DLP based system product released \(1996\)](#)




DMD(Digital Micro mirror Device)



: DMD(Digital Micro mirror Device)

(2) DMD

DMD Structure



Optical Structure




DMD(Digital Micro mirror Device)

CMOS (Complementary Metal Oxide Semiconductor)

: DMD(Digital Micro mirror Device)

(2) DMD : Structure




DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)

Source : focus.ti.com/download/dlpdmd/DLP_HowItWorks2.ppt


(3) How the DMD works



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)


(3) How the DMD works



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)


(3) How the DMD works



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)


(3) How the DMD works



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)


(3) How the DMD works



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)

(3) How the DMD works




The DMD Switches Light ...very quickly,
to create the sensation of gray scale
...using a PWM algorithm



DMD(Digital Micro mirror Device)

DMD(Digital Micro mirror Device)

(3) How the DMD works




MOSFET (metal-oxide-semiconductor field-effect transistor)





반도체 Packaging - Image Sensor (CCD & CMOS) & DSP

: 예, Camera block diagram




반도체 Packaging - Image Sensor (CCD & CMOS) & DSP

Artwork and PCB




반도체 Packaging - Image Sensor (CCD & CMOS) & DSP


: Process of camera module assembly




: vacuum plate (jig)




Wafer Die slicing (Dicing)
- 양품, 불량품 marking




: align, tilt, bouncing




: Wire bonding PAD size
: PAD ~ Die Clearance
: Wire height




: 에폭시 도포 자동




: DSP Holder Mount




: DSP Holder Mount 경화



: 에폭시 도포 자동





: Sensor Holder Mount




: Sensor 경화 block

: PCB Array







: Lens Holder Mount







: Lens 경화 block

반도체 Packaging - Image Sensor (CCD & CMOS)




반도체 Packaging - Image Sensor (CCD & CMOS) & DSP

Wire Bonding of DSP




Capillary (www.peco.co.kr)




- **IC Package**


Dual-In-Line Package (DIP)





Small Outline Package (SOP)




Small Outline Transistor (SOT)



**Plastic/Ceramic Pin Grid Array
(PPGA/CPGA)**





Plastic Leaded Chip Carrier (PLCC)




- IC Package



Plastic Quad Flat Package (PQFP)




Ceramic Leadless Chip Carrier (LCC)



TO Packages (Transistor single Outline)




BGA(Ball grid array)




Semiconductor device

Memory

Package Classification





TTL & CMOS

: History of Logic family

- **TTL-IC : Transistor-Transistor Logic** 논리 소자
- **CMOS-IC : Complementary metal-oxide-semiconductor.** 상보성 금속 산화막 반도체

RTL(Resistor-Transistor Logic)

1960년대 초기에 Fairchild에서 만들어짐.
Poor Fanout and Poor Noise Immunity

DTL(diode-transistor logic) by Signetics

SUHL (Sylvania Universal High Speed Logic) **TTL (Transistor-Transistor Logic)**

74xx는 Texas Instruments사에 의해 붙여진 이름이며
DTL과 TTL에 의해 +5V logic의 시대가 열리게 되었고,
25MHz의 속도와 10 fanout을 갖게 되었다.

74H Series

High-Speed TTL
2배의 속도, 그러나 2배의 전력 소모

ECL (Emitter-Coupled Logic)

30MHz의 속도
30mW/gate의 많은 전력 소모

74L Series; Low-Power TTL

표준 TTL에 비해 1/10의 전력 소모
그러나 1/4 의 속도를 가짐

4000 Series CMOS

RCA사에서 만든 최초의 MOSFET Logic Family
0 Quiescent Power Consumption
Wide Supply Range(+3V ~ +12V)
단점은 느린 속도(1MHz @10V)

Semiconductor device

TTL & CMOS

: History of Logic family

74S Series

Schottky-Clamped Family

표준 TTL에 비해 3배의 속도, 2배의 전력 소모

74LS Series

Low-Power Schottky

약간의 속도 개선

1/5의 전력 소모

74F Series

Fairchild Advanced Schottky TTL


50% faster than 74S @1/3 power

74AS Series

Advanced Schottky

74ALS Series

Advanced Low-Power Schottky



Schottky Diode

74HC Series

High-Speed CMOS

0 Quiescent Current

74LS와 같은 속도

74AC Series

Advanced CMOS

74F 혹은 74AS와 같은 속도

- TTL-IC와 74HC, 74AC는 전압 레벨로 인하여 호환되지 않음. 그렇기에 CMOS-IC 의 논리 소자가 개발됨.

74HCT Series

High-Speed CMOS with TTL Threshold

74ACT Series

Advanced CMOS with TTL Threshold

Semiconductor device

TTL & CMOS

: History of Logic family

- CMOS-IC : Complementary metal–oxide–semiconductor

BCT	☞	BiCMOS Technology
ABT	☞	Advanced BiCMOS Technology
AHC/T	☞	Advanced High Speed CMOS
CBT	☞	Cross Bar Technology
CBTLV	☞	Low Voltage CBT
LV	☞	Low Voltage HCMOS
LVC	☞	Low Voltage CMOS
ALVC	☞	Advanced Low Voltage CMOS
LVT	☞	Low Voltage BiCMOS Technology
ALVT	☞	Advanced Low Voltage BiCMOS Technology
ALB	☞	Advanced Low Voltage BiCMOS
GTLP	☞	Gunning Transceiver Logic Plus
AVC	☞	Advanced Very Low Voltage CMOS

High Speed		CBT, CBTLV, AVC, ALB, ALVT, ALVC, ABT, LVT, AHC
High Drive		ALVT, LVT, ABT, ALB, ALVC, LVC, AVC † ...
Low Power		CBT, CBTLV, LVC, AHC, ALVC, LV, AVC, ALVT, LVT...
Ease of Use		LVC, ALVT, LVT, AHC, AVC, LV, ABT, CBT, CBTLV...

Semiconductor device


TTL & CMOS

- CMOS-IC : Complementary metal–oxide–semiconductor

<u>AHC</u>	<u>LVC</u>	<u>LVT</u>	<u>ALVC</u>	<u>ALVT</u>	<u>AVC</u>
✓ 8.5-ns speed (5 V)	✓ 6.5-ns speed	✓ 4-ns speed	✓ 3-ns speed	✓ 2.4-ns speed	✓ <2-ns speed
✓ 13.5-ns speed (3.3 V)	✓ –24/24-mA drive	✓ –32/64-mA drive	✓ –24/24-mA drive	✓ –32/64-mA drive	✓ –12/12-mA drive
✓ –8/8-mA drive (5 V)	✓ Ultra-low (20 μ A) standby power	✓ Low (90 μ A) standby power	✓ Ultra-low (40 μ A) standby power	✓ Low (90 μ A) standby power	✓ Ultra-low (40 μ A) standby power
✓ –4/4-mA drive (3.3 V)	✓ 3 WW sources	✓ 3 WW sources	✓ 3 WW sources	✓ 2 WW sources	✓ 2 WW sources
✓ 5-V or 3.3-V V_{CC}	✓ Bus hold	✓ Bus hold	✓ Bus hold	✓ Bus hold	✓ Bus hold
✓ 5-V input tolerant	✓ 5-V tolerant	✓ 5-V tolerant		✓ 5-V tolerant	✓ 3.3-V tolerant
✓ 4 WW sources	✓ Gate functions	✓ Hot insertion		✓ Hot insertion	✓ Partial power down
	✓ Partial power down			✓ Auto3-state	


: The **propagation delay** is the delay from one reference voltage to the other.

It is possible that the delay for changing from 0 to 1 known as low-to-high propagation time (tPLH) is not the same as changing from 1 to 0 high-to-low propagation time (tPHL), so the propagation delay (tpd) is the largest of the two values.



Memory

- Classification of memory



Semiconductor device

Memory

(1) ROM (Read-Only Memory)

- Memory array :


- Memory cell의 2차원 격자 구조
- 각 번지당 1,4,8,16bit의 워드 기억
- 메모리 용량 : 워드 수 x 워드길이

- Memory Decoder

- Address선을 통해 입력된 address에 해당하는 1개의 워드를 Memory array에서 선택
- Full address : address가 n비트 => 2n개 워드 저장
(DRAM의 Half address의 경우
 - : 행 방향 어드레스, 열 방향 어드레스 분리
 - : /RAS (Row Address Strobe)
 - : /CAS (Column Address strobe)
 - : address가 n비트 => 22n개 워드 저장)

- Controller

- CS (Chip select), R/W (Read/Write), OE (Output enable) 제어 신호를 받아 데이터 입출력동작 제어 (입출력 버퍼 : 3상태 버퍼)




Semiconductor device

(1) ROM (Read-Only Memory)

Reference : [ATMEL AT28BV256.pdf](#)
Down받아서 읽기(과제)

• Flash ROM 특징 :

- 간단한 단일 트랜지스터 EPROM 셀과 비슷함
- RAM(NAND Flash)과 ROM(NOR Flash)의 중간적 위치
- 비휘발성 메모리
- **NAND Flash**
 - : 저장단위인 셀을 수직으로 배열
 - : 좁은 면적에 많은 셀을 만들 수 있음
 - : 용량을 늘리기가 쉬움
- **NOR Flash**
 - : 저장단위인 셀을 수평으로 배열
 - : 읽기속도가 빠른 장점
 - : 소량의 핵심 데이터를 저장하는데 사용



Memory


(2) EEPROM (Electrically Erasable Programmable Read-Only Memory)

- Parallel EEPROM

물리 공간 (address)
$2^8=255=0xFF=11111111_{(2)}$
$2^{15}=2^{10} \times 2^5 = 32K$

Data	8bits format	256	2^8	Data line 8개
Address	15bits format	256개 공간	2^{15}	Address line 15개
Size	address x data	(D) $2^8 \times (A)2^{15}$	$2^8 \times 2^5 \times 2^{10} = 32KByte$	32KByte

Pin Name	Function
A0 - A14	Addresses
$\overline{CE}$	Chip Enable
$\overline{OE}$	Output Enable
$\overline{WE}$	Write Enable
I/O0 - I/O7	Data Inputs/Outputs
NC	No Connect
DC	Don't Connect



Semiconductor device

Memory


Reference : ATMEL AT27BV010.pdf

(3) OTP (One-Time Programmable Read-only Memory

- OTP EPROM

Data	8bits format	2^8
Address	17bits format	2^{17}
Size	address x data	$(D)2^8 \times (A)2^{17}$ $= 2^8 \times 2^7 \times 2^{10} = 128\text{KByte}$

Pin name	Function
A0 - A16	Addresses
O0 - O7	Outputs
$\overline{\text{CE}}$	Chip enable
$\overline{\text{OE}}$	Output enable
$\overline{\text{PGM}}$	Program strobe
NC	No connect



(4) SRAM (Static Random Access Memory)

- RAM (Random Access Memory)
 - 어떤 메모리 주소가 다른 위치의 주소처럼 쉽게 액세스할 수 있는
임의접근메모리(random-access memory)
 - RAM은 컴퓨터에서 프로그램과 데이터의 일시적인 저장을 위해 사용
(즉, Global variable, local variable 과 같음)
 - 많은 RAM 주소의 내용은 컴퓨터가 프로그램을 수행함에 따라 읽고 쓰여짐
 - RAM의 주된 단점은 휘발성(Volatile)이므로 전원이 차단되거나 꺼져버리면 저장된 정보가 삭제
(→ 방지를 위해, 기억된 내용을 일정 시간마다 재생시키는 “Dynamic” 기능이 있음 :DRAM)
 - 데이터의 빠른 읽고 쓰기 기능
- Random Access Memory의 종류
 - SRAM (Static RAM)
 - DRAM (Dynamic RAM)
 - SDRAM (Synchronous DRAM)
 - DDR SDRAM (Double Data Rate SDRAM)
 - VRAM (Video RAM)

Semiconductor device


(4) SRAM (Static Random Access Memory)

- SRAM 특징 및 구조

- 휘발성, 전원을 공급하는 동안 안정하게 데이터를 저장하는 정적인 RAM
- 메모리 셀 : Flip-flop (1비트 데이터 저장 => 4~6개 트랜지스터 사용)
- DRAM에 비해 속도가 빠름.
- Refresh 필요 없어 메모리 관련 회로가 간단
- 집적도가 낮고, 소비전력이 높음

- SRAM 종류

- Async SRAM (Asynchronous SRAM)
 - : CPU clock과 비동기적으로 작동
 - : 속도 20, 15, 12ns
- Sync SRAM (Synchronous SRAM)
 - : synchronous burst write access to the SRAM to increase write operation to the SRAM
 - : 속도 : 8.5 ~ 12ns



Semiconductor device


- Flip-Flop

- 1bit를 기억하는 논리회로.

전원이 공급되고, 상태의 변화를 위한 signal(clock)이 발생할 때까지 현재 상태를 유지하는 논리회로.

레지스터를 구성하는 기본 소자로 2개의 NAND 또는 NOR gate를 이용하여 구성.

- SR Flip-Flop



㉑ 입력 $S=0, R=0$ 입력되면 출력 Q와 Q' 는 변하지 않는다. 즉 값을 기억하는 것을 의미.

㉒ 입력 $S=0, R=1$ 입력되면 $Q=0, Q'=1$ 로 변한다. 이를 Reset 이라고 함.

Reset 은 출력 Q의 값이 0으로 되었을 경우를 말함.

㉓ 입력 $S=1, R=0$ 입력되면 $Q=1, Q'=0$ 으로 변한다. 이를 Set 이라고 함.

Set 은 출력 Q의 값이 1로 되었을 경우를 말함.

㉔ 입력 $S=1, R=1$ 입력되면 $Q=0, Q'=0$ 로 변하지만, 0도 1도 아닌 중간 값을 갖는 상태가 지속되기 때문에 invalid 값으로 표현.

㉕ EN은 clock로 표현할 때, $EN=0$ 이면 AND gate는 항상 0이므로 입력 S와 R의 값에 신경 쓰지 않음.

$EN=1$ 되어야 입력S와 R 값에 의해 결과 값이 변경.


Semiconductor device

- Flip-Flop

- D Flip-Flop

: SR Flip-Flop을 보완한 것이 D Flip-Flop이다. D는 Delay를 의미함.

입력을 D 하나만 주고 입력 S와 R이 항상 **보수**로 되도록 구성한 방법. 그 외 SR Flip-Flop과 구조 같음.
그러나 입력 S와 R에 동시에 1이 입력되지 않도록 구성되어 한다.



Clk	D	Q	$\bar{Q}$	Description
$\downarrow \gg 0$	X	Q	$\bar{Q}$	Memory no change
$\uparrow \gg 1$	0	0	1	Reset Q $\gg 0$
$\uparrow \gg 1$	1	1	0	Set Q $\gg 1$

㉠ Clock=0(falling) 때는 입력 D값에 상관없이 변하지 않는다. 즉 **기억하고 있다는 것을 의미함.**

㉢ Clock=1(rising) 되면, D값에 의해 출력 값이 변한다.

입력 D=0 일 때, 출력 Q=0, Q'=1 이 되어 **Reset** 된다.

입력 D=1 일 때, 출력 Q=1, Q'=0 이 되어 **Set** 된다.


Semiconductor device

SRAM (Static Random Access Memory)

Reference : ON Semiconductor N04L63W1A.pdf
Down 받아서 datasheet 읽기

Data	16bits format	2^{16}
Address	18bits format	2^{18}
Size	address x data	$(D)2^{16} \times (A)2^{18}$ $2^{16} \times 2^8 \times 2^{10} = 256K \times 16\text{bits (Data width)}$

물리 공간 (address)
 $2^{16} = 0xFFFF = 1111111111111111_{(2)}$
 $2^{18} = 2^{10} \times 2^8 = 256K$



	1	2	3	4	5	6
A	$\overline{LB}$	$\overline{OE}$	A_0	A_1	A_2	NC
B	I/O_8	$\overline{UB}$	A_3	A_4	$\overline{CE}$	I/O_0
C	I/O_9	I/O_{10}	A_5	A_6	I/O_1	I/O_2
D	V_{SS}	I/O_{11}	A_{17}	A_7	I/O_3	V_{CC}
E	V_{CC}	I/O_{12}	NC	A_{18}	I/O_4	V_{SS}
F	I/O_{14}	I/O_{13}	A_{14}	A_{15}	I/O_5	I/O_6
G	I/O_{15}	NC	A_{12}	A_{13}	$\overline{WE}$	I/O_7
H	NC	A_8	A_9	A_{10}	A_{11}	NC

48 Pin BGA (top)
6 x 8 mm

Pin Name	Pin Function
A_0-A_{17}	Address Inputs
$\overline{WE}$	Write Enable Input
$\overline{CE}$	Chip Enable Input
$\overline{OE}$	Output Enable Input
$\overline{LB}$	Lower Byte Enable Input
$\overline{UB}$	Upper Byte Enable Input
$I/O_0-I/O_{15}$	Data Inputs/Outputs
NC	Not Connected
V_{CC}	Power
V_{SS}	Ground


Semiconductor device

SRAM (Static Random Access Memory)

Reference : ON Semiconductor N04L63W1A.pdf

		Min.	Max.	Min.	Max.	Min.	Max.	
Read Cycle Time	t_{RC}	85		70		55		ns
Address Access Time	t_{AA}		85		70		55	ns
Chip Enable to Valid Output	t_{CO}		85		70		55	ns
Output Enable to Valid Output	t_{OE}		30		25		25	ns
Byte Select to Valid Output	t_{LB}, t_{UB}		85		70		55	ns
Chip Enable to Low-Z output	t_{LZ}	10		10		10		ns
Output Enable to Low-Z Output	t_{OLZ}	5		5		5		ns
Byte Select to Low-Z Output	t_{BZ}	10		10		10		ns
Chip Disable to High-Z Output	t_{HZ}	0	20	0	20	0	20	ns
Output Disable to High-Z Output	t_{OHZ}	0	20	0	20	0	20	ns
Byte Select Disable to High-Z Output	t_{BHZ}	0	20	0	20	0	20	ns
Output Hold from Address Change	t_{OH}	10		10		10		ns

- Read waveform





SRAM (Static Random Access Memory)

Reference : ON Semiconductor N04L63W1A.pdf




		Min.	Max.	Min.	Max.	Min.	Max.	
Write Cycle Time	t_{WC}	85		70		55		ns
Chip Enable to End of Write	t_{CW}	50		50		45		ns
Address Valid to End of Write	t_{AW}	50		50		45		ns
Byte Select to End of Write	t_{BW}	50		50		45		ns
Write Pulse Width	t_{WP}	40		40		40		ns
Address Setup Time	t_{AS}	0		0		0		ns
Write Recovery Time	t_{WR}	0		0		0		ns
Write to High-Z Output	t_{WHZ}		20		20		20	ns
Data to Write Time Overlap	t_{DW}	40		40		40		ns
Data Hold from Write Time	t_{DH}	0		0		0		ns
End Write to Low-Z Output	t_{OW}	5		5		5		ns

Write waveform



반도체 설계 Tool(Analog) : **Virtuoso**

<http://www.cadence.com/products/cic/Pages/default.aspx>



FPGA(field-programmable gate array)

: <https://www.xilinx.com/products/silicon-devices/fpga.html>

: FPGA는 어플리케이션에 맞게 논리 Gate 블록의 수로 프로그래밍

: Gate 간 결선을 통해 동시에 수 만에서 수백 만의 명령을 단 한 번에 병렬적으로 실행할 수 있음

: 프로그래밍 HDL(Hardware Description Language)이라는 언어를 통해 Synthesis(합성)

- **VHDL(IEEE-Std 1076), Verilog(IEEE-Std 1364), System Verilog(Verilog의 개선판)**



Coding

: VHDL, Verilog

Very High-Speed Integrated Circuit Hardware Description Language (VHDL)



ASIC(주문형 반도체)

(Application Specific Integrated Circuit)

: 설계 방식에 따라 사용자의 요구에 맞춰 회로설계 및 제조하는 완전 주문형 IC(Full custom IC)

: 표준화된 설계를 일부 사용하여 회로설계 및 제조하는 반 주문형 IC(semicustom IC)


Artix UltraScale+ FPGA Feature Summary

Table 3: Artix UltraScale+ FPGA Feature Summary

	AU7P	AU10P	AU15P	AU20P	AU25P
System Logic Cells	81,900	96,250	170,100	238,437	308,437
CLB Flip-Flops	74,880	88,000	155,520	218,000	282,000
CLB LUTs	37,440	44,000	77,760	109,000	141,000



Chip선택기준 : Logic gate 수, Flip-Flop 수로 FPGA 선택




Main processor

Memory 선정

Clock 선정

전원 부품 선정



1	Renesas	15	Fujitsu
2	NEC	16	ST
3	BCM	17	Rockchip
4	Pixelwork	18	Allwinner
5	MTK (Mediatek)	19	Amlogic
6	Silicon Optix	20	Freescale
7	Panasonic	21	Silicon labs
8	TI	22	Thine
9	Mstar		
10	Telechips		
11	I-CHIPS		
12	Nuvoton		
13	SAMSUNG		
14	ATMEL		

renesas.com

nec.com

Broadcom.com

mediatek.com

www.samsung.com/semiconductor

ti.com


mstarsemi.com



메인칩 선정 방법


Procedure of Embedded System Design

- Design the embedded system power




Procedure of Embedded System Design

- Design the embedded system power




Procedure of Embedded System Design


- Hardware








① Schematic



② Artwork





③ PCB, PCB Assembly





④ Measurement of Radiated Emission and Conducted Emission

LCD Panel



HUD




Camera



PCB


Phone

Metal PCB



PCB

Micro PCB PCB




Main processor

Memory 선정

Clock 선정

전원 부품 선정



Schematic 설계


- OR CAD (16.6)
- Mentor
- Zuken

Artwork

- PADS Layout (VX2.1)




GERBER file →



PCB 제작



부품 조립





비용
기간
품질

Artwork


GERBER file

- PADS Layout (VX2.1)




Printed Circuit Board (인쇄회로기판)

1. PCB 설계



- **Through Hole**을 통해 부품이 실장된 PCB

- DIP(Dual In-line Package) Type 부품



- 표면에 붙이는(**Mounted**) PCB

- **SMD(Surface Mount Device)** 즉 표면실장 부품- 실장 기술을
SMT(Surface Mount Technology)

➔ 부품의 크기와 높이 중요

: 부품의 크기는 **PCB**의 크기, 즉 **비용**과 **제품 디자인**을 좌우함.


: 부품의 높이와 **Shape**은 **기구적인 형합**이 이루어지지 않아 문제가 될 수도 있음

: **PCB설계(Artwork, 회로설계)**를 한다면 **회로적인 특성과 기구적인 관점**의 안목 필요


: 기구 엔지니어와 **PCB** 도면 협의 시 **배치 금지구역 설정**이 필요.

Printed Circuit Board (인쇄회로기판)

1. PCB 설계 (PCB 크기)




- Schematic의 BOM 기준으로 설계
- PCB 크기, 높이
- 영상 신호 흐름 (커넥터 방향)
- 전원 흐름 방향



Printed Circuit Board (인쇄회로기판)

2. PCB 구성



SilkScreen

동박, 혹은 금박

PSR ink

: 이 부분을 벗기면

Copper(구리)층이 드러남

- 원자재(FR4)

- **PSR ink**

: **Photo** imaginable **Solder Resist**

: 녹색, 검정색

: Solder Resistor(납땜 피막)라고 부름

- **Prepreg** (Pre **impregnated** Materials)

: 두 개의 절연판을 접합할 경우에

그 사이에 넣어(**스며들게**) 결합력 강화

- **동박(Copper Foil)**

: 회로의 전류를 전달시키는 도체 역할

: 동박의 순도 **99.8%**

- **CCL(Copper Clad Laminate)**

: PCB의 원판


: 절연층(Prepreg)에 **Copper Foil**을 접착한 형태



Printed Circuit Board (인쇄회로기판)

2. PCB 구성

- PCB 원판



구 분	표 기	크기(mm)	면적(m ²)
Regular	R	916×1220	1.1
Jumbo	J	1020×1220	1.2
American Regular	AR	965×1220	1.17(1.2)
American Jumbo	AJ	1070×1220	1.3
Super Regular	SR	1030×1230	1.27
Super Jumbo	SJ	1077×1230	1.32

Printed Circuit Board (인쇄회로기판)

2. PCB 구성


- PCB 원판

: 설계하는 Board의 size를 알고


어떤 **Array** 구조로 가져가면 가장 많은 수량을 하나의 원판에서 제작할 수 있느냐.

: 큰 원판을 그대로 사용하지 않고,

Regular의 경우는 4등분, **Jumbo**의 경우는 6등분하여 사용. 4/R, 6/J 등으로 표기



Regular 원판 사용 시 4/R로 표기



Jumbo 원판 사용 시 6/J로 표기

Printed Circuit Board (인쇄회로기판)

2. PCB 구성

- PCB 원판

구 분	표 기	구 분	표 기
340×407	9/J	482×610	4/AR
340×510	7/J	305×510	8/J
340×610	6/J	510×515	4/JR
407×457	6/R	407×535	6/AJ
407×510	6/J	305×650	5/J
510×610	4/J	357×615	6/SJ
457×610	4/R		

: 내가 설계한 자료를 1Board형태로 제작할 것인지?


여러 Board를 결합한 Array구조로 가져갈 것인지?

Array구조를 가져간다면 어떤 형태의 Array가 한 Panel에 만들어 질 수 있는 형태?

Printed Circuit Board (인쇄회로기판)

2. PCB 구성

- PCB 1board




인식마크, 좌표
Datum

1board PCB

Printed Circuit Board (인쇄회로기판)

2. PCB 구성






- PCB array (3 PCBs)



Printed Circuit Board (인쇄회로기판)


3. PCB 분류

- Rigid PCB
- Flexible PCB
- Rigid- Flexible PCB



Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)



Top layer

Inner 2

Inner 3

...

Bottom layer

Solder Mask

- : PCB 에서 납땜이 되어질 부분을 표시하는 필름
- : 부품의 형태 (DIP, SMD) 에 구분 없음

Paste Mask (납 풀)

- : SMD 부품을 실장 하기 위한 공정에서 사용
- : Reflow 공정(납을 도포하기 위한 공정)
- : SMT 공정에서 사용.

Paste Mask = Metal Mask

Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)

LAYUP DETAIL 6 LAYER

LAYER 1 (TOP SIDE)

LAYER 2 (POWER LAYER)

LAYER 3 (SIGNAL LAYER 1)

LAYER 4 (SIGNAL LAYER 2)



LAYER 5 (GND LAYER)

LAYER 6 (BOTTOM SIDE)

SILKSCREEN (TOP SIDE)
SOLDERMASK (TOP SIDE)

2.0T

SOLDERMASK (BOTTOM SIDE)
SILKSCREEN (BOTTOM SIDE)





GERBER

Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)


→ 1 layer



Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)

→ 4 layers




Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)

→ Layer type


No Plane

동박이 남는 Layer



CAM Plane

단일 전원/Ground의
Full Surface로 지정된
Layer



Antipad

: **plane clearance**라고 함. Via는 금속 드릴 혹은 레이저를 쏘서 FR4를 뚫어 만든 구멍임.

: via 내부에 **copper**를 코팅하게 되며, 그 코팅이 **PCB plane**에서 충분히 도통하기 위해
그 via를 금속으로 둘러주며, 이것을 **Antipad**라 함.


Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)

→ Layer type

Split//Mixed

No Plane 속성과
CAM plane 속성을
혼재시켜 사용하는 Layer



Printed Circuit Board (인쇄회로기판)

3. PCB 분류 (layer definition)

Single Layer




2- Layer




4- Layer(1)



4- Layer(2)



6- Layer




CAM Plane
or
Split Plane



Printed Circuit Board 제조 공정

1. PCB 제조 공정



전체공정보기 결과물보기 COPYRIGHT BY 2007 HANSAEM DIGITEC CO., LTD ALL RIGHTS RESERVED.

01. CAM	02. FILM	03. MLB	04. CNC	05. 화학동	06. 라미테이팅	07. 노광
08. 현상	09. 전기동	10. 필름박막	11. 부식	12. PSR인쇄	13. SILK인쇄	14. HAL
15. BBT	16. ROUTER	17. 단자금도금	18. V-CUT	19. 검사	20. 출하	

Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com> (공장:인천)

(1) CAM (Computer Aided Manufacturing)

아래 그림은 CAM의 공정의 상세한 설명을 보실수 있는 곳입니다.
pcb제조는 CAM → Film → MLB → CNC 순으로 진행됩니다.

CAM / Computer Aided Manufacturing

컴퓨터를 이용하여 제조공정을 지원하는 것으로 사양관리에서 작성도나
작업지시서에 근거하여 Gerber File을 수정하고, 각 제조공정에서
필요로 하는 공정용 data를 생성하는 과정으로 CAM과정을 통해
제조공정에서 사용되는 Artwork Film과
Drill & Routing Process 용 data들을 생성한다.

DATA를 수정하여 모든 공정에 내보냄



Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>

(2) FILM(Film Production)


아래 그림은 Film의 공정의 상세한 설명을 보실수 있는 곳입니다.
pcb제조는 CAM → Film → MLB → CNC 순으로 진행됩니다.

FILM / Film Production

Artwork Film은 Photo나 Plotter를 이용하여 제작되며, CAM에서 최종적으로 수정된 data가 사용된다. Artwork Film을 제작할 때, PCB의 제조공정상의 치수변화를 보정(Scaling)하는 작업을 실시한다.

CAM에서 받은 데이터에 의해 Film 생성

완성된 Film이 나온다



CAM에서 받은 데이터에 의해 빛을쏘아 가공

Output

Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>

(3) MLB(Multi Layer Board)


아래 그림은 MLB의 공정의 상세한 설명을 보실수 있는 곳입니다.
pcb제조는 CAM → Film → MLB → CNC 순으로 진행됩니다.

MLB Multi Layer Board

적층(Lay-Up)공정은 회로가 만들어진 내층기판과 Prepreg, 그리고 외층으로 가공될 동박을 설계사양에 맞게 정합을 유지하도록 겹쳐서 차곡차곡 쌓아 MLB(Multi Layer Board)를 만드는 공정으로 Mass Lamination (6층 이상의 경우 Rivet을 사용) 방법과 Pin Lamination 방법이 있다. 적층 시에 정합이 어긋나면 층간의 접착이 되지 않거나 인접하는 배선들이 서로 단락되는 문제가 발생한다.

앞쪽을 할수 있는 기계

Output



Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>


(4) CNC(Computer Numerical Control, Drilling)

CNC


Computer Numerical control (CNC Drilling)

부품의 삽입을 위한 Hole과 층간의 배선을 위한 Hole을 가공하는 작업을 말하며, CNC Drill에 의하여 이루어진다. 용도에 따라 다양한 직경의 Hole을 가공해야 하므로 다양한 규격의 Bit가 사용된다. Drilling은 PCB 제조공정 중에서 가장 시간이 많이 소요되는 공정이다.

Output



CNC Drill




Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>

(5) Electro-Less Cu Plating(무전해 동 도금)




Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>

(6) Laminating




Printed Circuit Board 제조 공정

1. PCB 제조 공정

: <https://www.hsdgt.com>

(7) 노광(Exposure)



Printed Circuit Board 제조 공정

1. PCB 제조 공정


: <https://www.hsdgt.com>

(8) 현상

현상 / Development

현상은 자외선에 노출되어 강화된 부분은 남기고, 그 외의 부분은 용해시켜 제거하는 과정으로 현상을 통해 Artwork Film상의 배선 Pattern이 비로써 시판에 나타난다. D/F를 사용하는 경우 현상작업에 앞서 Mylar Film을 제거한다. 현상 후에는 기판에 잔류하는 현상액을 제거하기 위해 수세와 건조공정을 수행한다.

위와 아래에서 동시에 약품분사




약품 분사

수세 공정

건조 공정


Output



Printed Circuit Board 제조 공정

1. PCB 제조 공정

(9) Electro Cu Plating(전해 동 도금)




Printed Circuit Board 제조 공정

1. PCB 제조 공정

(10) 필름박리(Dry Film Striper)

D/F박리 Dry Film Striper

부식(Etching) Resist로서의 역할을 수행한 D/F를 화학약품을 사용하여 제거하면 기판에는 동박만 남으며, 이로써 Pattern이 완성된다.



Printed Circuit Board 제조 공정

1. PCB 제조 공정

(11) 부식(Etching)

위와 아래에서 동시에 약품분사


부식 / Etching

동박의 배선 Pattern을 형성하는 과정으로, 화상형성공정을 수행하여 Artwork Film상의 배선 Pattern을 기판으로 전사하고 이것이 완료되면 기판에는 부식액에 용해되지 않는 경화된 Resist의 Pattern이 남는다. 이 Resist Pattern은 Etching 공정에서 동박을 보호하기 위하여 형성하였으므로 Etching Resist라고 한다.

약품 분사

수세 공정

건조 공정




Output

Printed Circuit Board 제조 공정

1. PCB 제조 공정

(12) PSR 인쇄(Photo Solder Resist)



Printed Circuit Board 제조 공정


1. PCB 제조 공정

(13) Silk 인쇄

*Silk*인쇄


Legend Symbol Printing(Marking 인쇄)

부품의 실장이나 수리 시에 편리하도록 PCB에 부품명, 부품위치 등을 표시하는 문자나 Symbol을 인쇄하는 작업을 말한다. 이 공정은 Solder Resist를 입힌 상태의 기판에 대하여 행하며, 문자나 Symbol을 Screen 인쇄한다.



Output

부품 놓이는 부분




조작버튼

Printed Circuit Board 제조 공정

1. PCB 제조 공정

(14) HAL (Hot Air Laminating)

Output




기판을 이동하는 부분

HAL Hot Air Solder Laminator

멤브레이드가 용융되어 있는 고온의 탱크에 PCB를 담근 후 고온, 고압의 열풍을 불어줌으로써, Solder Resist가 덮이지 않은 부분에 균일한 두께로 멤브레이드를 입혀주는 공정으로, 노출된 동박회로가 산화되는 것을 방지하고, 부품실장 시 납땜성을 높일 수 있다.

고압의 열풍


액체로 된 납



Printed Circuit Board 제조 공정


1. PCB 제조 공정

(15) Bare Board Test



BBT Bare Board Test

PCB의 가공이 완료된 시점에서 Open & Short (회로의 단선과 단락) 절연간격 위반 등 전기적 이상의 유무를 검사한다. PCB상의 모든 Land에 Test Pin을 접촉시켜 이상의 유무를 검사한다.



Output

상,하,좌,우로 움직이면서 단락을 확인한다.

PCB를 끼우는 곳

Printed Circuit Board 제조 공정

1. PCB 제조 공정

(16) Routing(최종 PCB size와 외형을 가공)


(17) 단자 금도금



Output

단자금도금 / Hard Gold


PCB에서 전원의 공급, 신호의 교환을 위한 출입구를 Terminal(단자부)라 하는데 이 단자부는 빈번한 탈/부착이 이루어지는 만큼 접촉 불량이나 일어나지 않아야 하므로 금, 니켈, 라듐과 같은 경도가 높고 도전성이 좋은 금속을 사용하여 부분적으로 실시하는 도금이다. 단자도금에 앞서 면취를 하여 단자도금의 접착성을 높이고, 단자도금 후에는 수세를 하여 도금액을 세정한다.



Printed Circuit Board 제조 공정


1. PCB 제조 공정

(18) PCB V-CUT, 검사




V-cut / Pcb V-cut

1개의 panel에 여러개의 동일한 PCB를 제작하는 경우 최종공정에서 각각을 분할하기 위해 PCB에 V자 모양의 가공을 해주는 작업을 말하며, 부품을 실장한 후에 개별적으로 분할하는 것도 가능하다.



Output







PCB를 이동하는 장치

Printed Circuit Board 설계 Know-how

1. Heat Dissipation (방열 설계)

: Through Hole VIA를 Ground속성으로 설계

: PCB 전체를 관통하는 Through Hole VIA와 개수



PCBoard 설계 Know-how

2. Bypass or Decoupling Capacitor

: Capacitor를 IC 부품에 가까이 배치

: VIA도 IC부품에 가깝게 설계

→ Capacitor 배치를 가까이 하고서 VIA를 멀리 떨어지게 설계를 하게 되면,
Loop가 크게 형성되어 Inductance가 커짐.

: Capacitor의 배선 길이는 짧을수록 좋음. 배선은 굵을수록 좋음.

최대한 인접하게 배치하고, VIA도 짧게 설계할 수 있도록 하는 것이 가장 좋은 설계


bypass capacitor

교류적인 임피던스를 낮추기 위한 캐패시터. 즉 AC에게는 임피던스가 매우 낮으므로 통과해버리고, DC는 임피던스가 커서 통과가 안되게 하는 역할

decoupling capacitor


디커플이란 전원과 GND 사이에 붙여주는 capacitor를 의미.

I/C에 순간적으로 전류가 크게 흐를 수 있는데 이를 막아주는 역할.



Printed Circuit Board 설계 Know-how

2. Bypass or Decoupling Capacitor



Top layer

Bottom layer


Printed Circuit Board 설계 Know-how

3. POWER Routing

: MAIN 전원에서 가능한 굵게 배선


: 분기되어 다른 부품으로 전달 할 때에는 한 꼭지점에서 여러 배선이 분기하여 배선
(Star Routing)

Star Routing




: 분기점이 다양하더라도 MAIN 줄기는 처음 굵기로 배선해야 함.

일정한 굵기로 배선이 어렵다고 해서 중간에 굵기를 조절해 버리면 안됨.



: 배선의 굵기가 얇다가 커진다거나 하는 것은 무의미.


가장 작은 굵기의 배선으로 설계된 것과 동일함.




Printed Circuit Board 설계 Know-how

4. Signal Routing

: PCB설계는 45도 각으로, 저항 성분을 최소화하기 위해 Arc형태 설계.



: 45도 각도의 배선




Printed Circuit Board 설계 Know-how

5. EMC 대책 설계

: **Electromagnetic Compatibility**. 전자파 적합성, 전자파 양립성

: 전자기기의 외부로 부터 필요하지 않은 전자파를 최소한 방출하여 다른 기기에 전자파 간섭을 일으키지 않고, 외부로 부터 전자파 간섭에 영향을 받아도 정상적으로 동작

: 즉 **EMI(전자파 간섭)발생이 적고, EMS(민감성)가 적은** 상태를 의미.




Printed Circuit Board 설계 Know-how

5. EMC 대책 설계


: PCB에서 EMI문제를 일으키는 **Radiation Source**

- **Inner Layer EMI** : 주요 Signal이 외층이 아닌 내층(Inner Layer)에 있을 경우 발생하는 EMI Radiation.
- **IC EMI** : Chip 자체가 갖는 EMI Radiation
- **Power Trace EMI** : 전원 라인에 의한 EMI Radiation.
- **VIA EMI** : 설계 중에 발생하는 VIA에 의한 EMI Radiation.
- **Coupled EMI** : Signal 끼리 영향을 줄 때 생기는 EMI Radiation
- **Common Mode EMI** : 기타 기본적으로 발생하는 EMI Radiation




Printed Circuit Board 설계 Know-how

5. EMC 대책 설계(1)




: 20H-Rule

➔ Power plane은 가장 가까운 Ground plane보다 두 층간 Gap을 H라고 할 때 20H만큼 작게 해주어야 한다는 Rule입니다



20H-Rule 적용



Digital Power


Analog Power

내층 Plane이 분리된 경우


Printed Circuit Board 설계 Know-how

5. EMC 대책 설계(2)


: **Ground**접지



1MHz 이하의 저주파 시스템에 사용
그러나 **Serial** 단일점 접지 설계는 비추천



오디오나 **Analog** 신호, 60Hz 전력을 사용하는
시스템에 사용하는 설계




10Mhz 이상 속도의 고주파
시스템에는 필히 **다중점**

접지 방법으로 설계. 순간적으로 많은 전류(약 1A)를
사용하는 **Power Signal** 설계 시에도 적용



bad



Ground를 망구조로 하는
것이 더 좋음. **Ground**의
배선은 두꺼울수록 좋음.

Printed Circuit Board 설계 Know-how

5. EMC 대책 설계(3)

: **Plane의 연속성**



good



bad

: Plane으로 Ground를 설계하면 Signal 배선이 Ground의 연결을 방해함.

: Ground는 최대한 넓은 면적으로 설계되는 것이 좋고,



: Ground Plane에는 Signal이 배선되지 않도록 하는 것이 중요.

➔ Ground도 전원의 한 종류로 전위차가 발생하여 Noise원이 되는 악영향.

Printed Circuit Board 설계 Know-how

6. Library 만들기

- : 부품 datasheet의 치수 확인
- : **부품 특성(전압, 전류, 온도)등 확인**
- : 회로 layout (회사별 layout-부품배치 recommend) 확인



- : 부품과 동일한 SIZE로 외형을 만들면 부품 실장 후에 조립이 불가능함.
→ **부품 SIZE보다 0.5mm 내외로 키워서 설계함.**
- : 부품의 외곽 즉 Silk screen을 설계함.

Printed Circuit Board 설계 Know-how

7. Pattern의 width 값 설정

- : PCB를 설계하는데 있어서 pattern의 폭(전원에 대한 pattern width)을 어떻게 할까?
- : 이론적으로, $1A = 1\text{ mm pattern width}$
- : PCB의 유전율, FR-4의 경우 대략 4.0~4.6 외층과 내층의 유효유전율(실제 유전율)에 따라서 pattern width이 결정됨.
- : PCB pattern은
전류 값, 내 / 외층 차이, 상승 온도, 동박 두께
등과 연계가 있음.

Printed Circuit Board 설계 Know-how

동박 두께		0.5 oz [ounce]		1 oz		2 oz	
패턴 폭	허용 전류 값(A)		허용 전류 값(A)		허용 전류 값(A)		
	외층	내층	외층	내층	외층	내층	
0.3 mm	0.61	0.30	0.99	0.49	1.65	0.82	
0.4 mm	0.75	0.37	1.23	0.61	2.03	1.01	
0.5 mm	0.89	0.44	1.44	0.72	2.39	1.19	
0.6 mm	1.01	0.50	1.65	0.82	2.72	1.36	
0.7 mm	1.14	0.57	1.84	0.92	3.05	1.52	
0.8 mm	1.25	0.62	2.03	1.01	3.36	1.68	
0.9 mm	1.36	0.68	2.21	1.10	3.66	1.83	
1.0 mm	1.47	0.73	2.39	1.19	3.95	1.97	
1.1 mm	1.58	0.79	2.56	1.28	4.23	2.11	
1.2 mm	1.68	0.84	2.72	1.36	4.51	2.25	

PCB 설계

Know-how

패턴 폭	동박 두께 0.5 oz		1 oz		2 oz	
	허용 전류 값(A)		허용 전류 값(A)		허용 전류 값(A)	
	외층	내층	외층	내층	외층	내층
1.3 mm	1.78	0.89	2.89	1.44	4.78	2.39
1.4 mm	1.88	0.94	3.05	1.52	5.04	2.52
1.5 mm	1.98	0.99	3.2	1.60	5.30	2.65
1.6 mm	2.07	1.03	3.36	1.68	5.55	2.77
1.7 mm	2.16	1.08	3.51	1.75	5.80	2.90
1.8 mm	2.26	1.13	3.66	1.83	6.05	3.02
1.9 mm	2.35	1.17	3.80	1.90	6.29	3.14
2.0 mm	2.44	1.22	3.95	1.97	6.53	3.26
2.1 mm	2.52	1.26	4.09	2.04	6.76	3.38
2.2 mm	2.61	1.30	4.23	2.11	7.00	3.50
2.5 mm	2.86	1.43	4.64	2.32	7.68	3.84
3.0 mm	3.27	1.63	5.30	2.65	8.76	4.38
3.5 mm	3.66	1.83	5.93	2.96	9.80	4.90
4.0 mm	4.03	2.01	6.53	3.26	10.79	5.39
5.0 mm	4.74	2.37	7.68	3.84	12.69	6.34

Printed Circuit Board 설계 Know-how

8. Via size 설정

- : PCB를 설계하는데 있어서 pattern width 못지않게 via size를 결정하는 것도 중요.
- : 어느 정도 size의 via면 몇 A의 전류를 흘릴 수 있는가?



8. Via size 설정


Drill 직경	도금 두께에 따른 최대 전류 허용치(A)	
	20 um	25 um
0.4 ϕ	0.97	1.15
0.5 ϕ	1.13	1.34
0.6 ϕ	1.29	1.52
0.7 ϕ	1.44	1.70
0.8 ϕ	1.58	1.86
0.9 ϕ	1.72	2.03
1.0 ϕ	1.85	2.18
1.1 ϕ	1.98	2.34
1.2 ϕ	2.11	2.48
1.3 ϕ	2.23	2.63

직경	도금 두께에 따른 최대 전류 허용치(A)	
	20 um	25 um
1.4 ϕ	2.35	2.77
1.5 ϕ	2.47	2.91
2.0 ϕ	3.04	3.58
2.5 ϕ	3.57	4.20
3.0 ϕ	4.07	4.79

Printed Circuit Board 설계 Know-how

9. Multi Layer Board에서의 전원 층 Plane 구조

: 내층에 전원 plane를 넓고 안정적으로 구성하고, 전원 소스를 via 등을 통해서 연결.




Printed Circuit Board 설계 Know-how

9. Multi Layer Board에서의 전원 층 Plane 구조

: 전원 설계 불량 사례

➔ 갈색으로 된 전원은 노란색 박스뿐이 전원을 공급해줄 통로가 없음.

즉, 그림 상의 **via**들은 전류의 흐름을 막고 있음.



갈색 전원으로
전원 공급 via

➔ 노란색 박스 쪽으로 전류가 몰리고 이것은 저항 값이 크다는 것을 의미함.

위 현상을 생긴 모양에 비유해서 **swiss-cheese**라고도 함.


➔ **EMI 방사가 생길 수도 있음.**

Printed Circuit Board 설계 Know-how

9. Multi Layer Board에서의 전원 층 Plane 구조

: 전원 설계 불량 사례

→ 그림의 붉은색 전원은 Loop를 형성하여 전원 Noise를 전파하는 형상이 발생함.




Printed Circuit Board 설계 Know-how


10. Clock (Oscillator, Cristal) 회로

: crystal 회로는 IC와 최대한 가깝게 배치하고 가능한 via 없이 routing.


: Ground를 통해 clock line을 shield



PCB 설계 (Artwork)




PCB 설계 (Artwork)



PCB 설계 (Artwork)


Bottom layer




VCC layer




INNER2 layer




INNER1 layer



GND layer



TOP layer



감사합니다