

Bitácora

Proyecto: Diseño digital sincrónico en HDL

Repositorio: https://github.com/jwoc101/Proyecto_2-Grupo_5

Estudiante: Julián Murillo Wo Ching

Carné: 2024096679

Bitácora #1:

21 de abril

Delineación de Subsistemas:

- Subsistema de lectura de teclado hexadecimal: Toma un teclado mecánico hexadecimal como el método de entrada de datos para el sistema. La entrada se debe sincronizar y ser leída por el FPGA de manera clara y consistente. La entrada es de dos números en hexadecimal.
- Subsistema de suma aritmética: Utiliza los dos números de entrada para ejecutar una suma aritmética.
- Subsistema de despliegue: Se utilizan 4 displays de 7 segmentos, o bien un display de 4 dígitos, para mostrar el resultado de la suma aritmética. Conlleva un sistema de refresco para manejar las terminales que los displays comparten. Se utilizará como señal de reloj el pin de 27 MHz de la TangNano9k.

Siguientes Pasos: Subsistema de lectura de teclado

- Obtener teclado mecánico hexadecimal.
 - Obtener displays de 7 segmentos.
 - Averiguar configuración de teclado (si posee resistencias push-pull, cómo maneja la salida de datos, su alambrado).
 - Alambrar y configurar subsistema de lectura de teclado. Determinar en que base se guardarán las entradas para la suma, así como el método para decidir cómo guardar las dos entradas así como cómo ejecutar la suma
 - Llevar a cabo pruebas preliminares con LEDs integrados a la FPGA como salida.
-

Bitácora #2:

25 de abril

Pareja posee FPGA esta semana. Se delimitan nuevos objetivos ante la situación.

Siguientes Pasos: Subsistema de suma y despliegue

- Programar subsistema de suma aritmética
- Programar subsistema de despliegue

Sesión de investigación:

- Efecto de rebote al ingresar datos y su prevención [1]
- Máquinas de estado [2]
- Mecanismos de refrescamiento en FPGA para despliegue de múltiples displays [2]

Recursos Relevantes:

- FPGA Button Debouncer Module: <https://github.com/njmarencik/debouncer>
 - FPGA Digital Debounce Filter: <https://forums.ni.com/t5/Example-Code/FPGA-Digital-Debounce-Filter-Reference-Example/ta-p/3996138>
-

Bitácora #3:

28 de abril

Módulos preliminares

- Módulo de suma: `sumador.sv`
- Módulo de despliegue: `display.sv`
- Módulo top: `calcu.sv`

Siguientes Pasos:

- Esperar a recibir módulo del teclado y FPGA alambrado
 - Unir las dos mitades del sistema
-

Referencias

- [1] “Switch Debounce in Digital Circuits,” GeeksforGeeks. [En línea]. Disponible: <https://www.geeksforgeeks.org/digital-logic/switch-debounce-in-digital-circuits/>. [Accesado: Apr. 25, 2026]
- [2] B. J. LaMeres, *Quick Start Guide to Verilog*, 2nd ed., Cham, Switzerland: Springer, 2024.