

Proyecto Final: Semáforo Vehicular y Peatonal

Gabriel Alonso Chavarría Rodríguez

José Andrés Guerrero Araya

Julián Murillo Wo Ching

Jimena Vargas Vega

Resumen

En este trabajo se presenta el diseño, simulación e implementación física de un sistema de semáforo vehicular y peatonal controlado completamente mediante lógica digital discreta, sin el uso de microcontroladores ni FPGAs. El sistema integra seis subsistemas principales: alimentación rectificada regulada a 5 V, generación de reloj de 1 Hz con temporizador NE555, botón peatonal con antirrebote RC y Schmitt Trigger, contador regresivo BCD de 25 segundos con detección combinacional de los instantes de cambio de estado, máquina de estados finitos (FSM) de cuatro estados implementada con flip-flops 74HC74 y compuertas lógicas, y un subsistema de audio con tres osciladores NE555, selección de ritmo mediante lógica combinacional (AND/OR/NOT) y amplificación en dos etapas (2N2222 + TIP31C) para excitar un parlante de 8Ω . Todos los subsistemas fueron verificados en simulación con Multisim y posteriormente contruidos e integrados sobre protoboard. Los resultados obtenidos confirman el correcto funcionamiento de la secuencia de estados, la temporización, la señalización auditiva con cambio automático de ritmo, y la visualización del conteo regresivo en displays de siete segmentos.

Index Terms

Semáforo, FSM, temporización, lógica digital, electrónica analógica.

I. INTRODUCCIÓN

Los sistemas de semáforos son una de las aplicaciones más visibles de la electrónica digital en la infraestructura urbana. Más allá de su función aparente, integran múltiples subsistemas que deben coordinarse con precisión: temporización, secuenciación de estados, detección de eventos externos y señalización tanto visual como auditiva. Su diseño representa un caso de estudio completo en sistemas digitales, ya que exige soluciones a problemas reales como el rebote mecánico de pulsadores, la generación de señales de reloj estables y la amplificación de audio para condiciones de uso en exteriores.

El presente proyecto corresponde al diseño e implementación de un semáforo vehicular con cruce peatonal desarrollado como proyecto final del curso EL3215 Laboratorio de Electrónica Analógica (IS2026, Grupo 8). La restricción principal del proyecto establece que el sistema debe implementarse exclusivamente con componentes de lógica digital discreta y electrónica analógica, sin el uso de microcontroladores, FPGAs ni ningún dispositivo programable. Esta restricción obliga a resolver cada función del sistema a nivel de compuertas, flip-flops y componentes analógicos básicos, lo que constituye en sí mismo el objetivo pedagógico central del proyecto.

El sistema diseñado opera con cuatro estados definidos por una máquina de estados finitos: estado inicial con semáforo vehicular en verde (S_0), transición con luz amarilla vehicular (S_1), paso peatonal activo (S_2) y advertencia de cierre de paso con ritmo de audio acelerado (S_3). La transición entre estados es controlada por un contador regresivo BCD de 25 s, cuya lógica combinacional genera pulsos en los instantes precisos de cambio. La solicitud de cruce peatonal

se introduce mediante un botón con circuito antirrebote y queda memorizada en un flip-flop hasta que la FSM la atiende.

El presente documento describe el diseño, análisis teórico, simulación e implementación en protoboard de cada subsistema, incluyendo los valores finales de componentes utilizados en el prototipo físico.

II. SUBSISTEMA DE ALIMENTACIÓN

El voltaje del sistema será proporcionado en su totalidad por una fuente de 120 VAC, de manera que el semáforo funcione al ser conectado a un tomacorrientes común. Esta señal pasará por un transformador de 120 VAC a 12 VAC. La señal de este transformador luego será procesada por un arreglo rectificador de 4 diodos 1N4007 con un capacitor de filtro de $4700\ \mu\text{F}$. El subsistema hasta este punto, produce una señal promedio de 15 V. Para obtener la señal final en DC, se utilizaron dos reguladores de voltaje LM7805 de 5 V en paralelo. Uno de estos reguladores es responsable de la alimentación del subsistema de audio, mientras que el otro actúa como fuente para los subsistemas restantes.




Figura 1. Subsistema de alimentación rectificador

Además, para ambos reguladores se conectó un capacitor de $1\ \mu\text{F}$ entre su entrada y tierra. Esto se llevó a cabo para estabilizar el voltaje de entrada que ve el regulador ante ruido que puede aparecer en el circuito rectificador. Además, protege al regulador de caídas en el voltaje de entrada debido a cambios abruptos en la corriente utilizada por el sistema. Asimismo, un capacitor de $0,1\ \mu\text{F}$ entre su salida y tierra por las mismas razones. [2]

La decisión de utilizar dos reguladores en paralelo emergió tras observar muy altas temperaturas en el regulador cuando solo se utilizó uno para la alimentación del sistema completo. El 7805 tiene una corriente máxima de $1,5\ \text{A}$ [2]. Después de una serie de mediciones, se vió que el subsistema de audio requería alrededor de $800\ \text{mA}$, mientras que el resto de los subsistemas juntos requieren alrededor de $600\ \text{mA}$. Por motivos de seguridad y preservación del sistema, se decidió entonces utilizar un regulador exclusivamente para la alimentación del subsistema de audio, cuya señal fue denotada V_{CC} . La señal del regulador responsable por la alimentación del resto de subsistemas se denotó V_S .

III. SUBSISTEMA DE TEMPORIZACIÓN

Para el funcionamiento adecuado del sistema de control, y en general del proyecto, se requiere una señal de reloj que permita establecer una referencia de tiempo para los contadores y la máquina de estados. Por esta razón, se diseñó un circuito basado en el temporizador NE555 en configuración astable, ya que esta configuración permite generar una señal cuadrada periódica sin necesidad de una señal externa de disparo.

La frecuencia de oscilación del 555 en modo astable se aproxima mediante [3]:

$$f = \frac{1,44}{(R_A + 2R_B)C} \quad (1)$$

El objetivo fue obtener una frecuencia cercana a 1 Hz , de manera que cada ciclo de la señal represente aproximadamente un segundo dentro del sistema. Inicialmente se seleccionaron valores comerciales para las resistencias y el capacitor, y posteriormente se ajustó el valor de R_A para acercar la frecuencia al valor deseado.

Los valores utilizados fueron:

- $R_A = 12 \text{ k}\Omega$
- $R_B = 68 \text{ k}\Omega$
- $C = 10 \text{ }\mu F$

Sustituyendo estos valores en la ecuación:

$$f = \frac{1,44}{(12\text{k}\Omega + 2(68\text{k}\Omega))(10\mu F)} \quad (2)$$

$$f \approx 0,973 \text{ Hz} \quad (3)$$

Por lo tanto, el período aproximado es:

$$T = \frac{1}{f} \approx 1,03 \text{ s} \quad (4)$$

Este valor se considera adecuado para la propuesta de diseño, ya que se encuentra cercano a 1 Hz y permite utilizar la salida del 555 como reloj base del sistema. La salida del temporizador se conecta a un LED únicamente como indicador visual durante la simulación (Figura 1).




Figura 2. Circuito del reloj de aproximadamente 1 Hz implementado con temporizador 555 en configuración astable.

IV. SUBSISTEMA DE DESPLIEGUE

Este subsistema opera en base a dos contadores CMOS CD4029 conectados en cascodo, uno encargado de contar decenas, y el otro unidades. Ambos contadores se encuentran en modo de contado por década, de modo regresivo, y conectados a la señal de reloj del subsistema de temporización. El contador de decenas se tiene preestablecido empezar en 2, y el de unidades en 5, de modo que se inicie una cuenta regresiva a partir de 25 cuando se habilita el pin de *Preset Enable* de ambos contadores.

Las salidas del contador de las decenas, del bit menos significativo al bit más significativo, se definen D_0 , D_1 , D_2 , y D_3 . Las salidas del contador de unidades se definen U_0 , U_1 , U_2 , y U_3 , de la misma manera. Ambos contadores tienen un decodificador CD4511B respectivo, al cuál las salidas del contador están conectadas. Ambos decodificadores están conectados a un display de 7 segmentos de cátodo común correspondiente. El cátodo de estos está conectado a tierra mediante una resistencia de 330Ω para limitar la corriente.




Figura 3. Subsistema de decodificador de los display.

V. SUBSISTEMA DE AUDIO

El subsistema de audio tiene como objetivo generar señalización auditiva para el semáforo peatonal. Según las especificaciones del proyecto, el sistema debe producir un sonido periódico mientras el paso peatonal está habilitado, y aumentar la frecuencia de ese sonido durante los últimos cinco segundos antes del cambio al estado de detención.

Para lograr esto se diseñó un subsistema compuesto por tres etapas principales: generación de tono y ritmo mediante temporizadores NE555, selección lógica del ritmo adecuado según la fase del semáforo, y amplificación de la señal para excitar un parlante de 8Ω .

V-A. Generación de Tono y Ritmo

Se utilizaron tres temporizadores NE555 configurados en modo astable [6]. Esta es la misma configuración que la del 555 en el subsistema de temporización, y permite generar una onda cuadrada de forma autónoma cuya frecuencia depende de los valores de R_a , R_b y el capacitor de temporización C . Los tres temporizadores cumplen funciones distintas: uno genera el tono audible, uno genera el ritmo lento para el paso peatonal normal, y uno genera el ritmo rápido para los últimos cinco segundos.

NE555 de Tono ($\approx 300\text{ Hz}$). Este temporizador genera la frecuencia audible que percibe el peatón. Su salida por el pin 3 produce una onda cuadrada de aproximadamente 300 Hz, representativa de los tonos utilizados en semáforos peatonales reales. Los valores de componentes seleccionados se muestran en la Tabla I.

Tabla I
COMPONENTES DEL NE555 DE TONO.

Componente	Valor	Justificación
R_a	1 k Ω	Protege el pin de descarga
R_b	20 k Ω	Define la frecuencia junto con C
C timing	100 nF	Capacitor de temporización

Aplicando la ecuación (1):

$$f = \frac{1,44}{(1\text{ k} + 2 \cdot 20\text{ k}) \cdot 100\text{ nF}} = \frac{1,44}{41\,000 \times 100 \times 10^{-9}} \approx 351\text{ Hz} \quad (5)$$

El pin 4 (RST) de este temporizador recibe la señal del bloque de selección de ritmo (compuertas AND1A, AND2A, OR1A y AND_ENABLE1A, ver Subsección V-B), lo que permite interrumpir el tono rítmicamente para crear los bips audibles.




Figura 4. Circuito del NE555 de tono ($\approx 351\text{ Hz}$).

NE555 de Ritmo Lento ($\approx 5,7\text{ Hz}$). Este temporizador genera la cadencia de bips durante la fase normal del paso peatonal. Para lograr una pausa notablemente más larga que el bip, se incorporó un diodo 1N4149 en paralelo con R_b , separando los tiempos de carga y descarga del capacitor:

$$t_{\text{HIGH}} = 0,693 \cdot R_a \cdot C \quad (6)$$

$$t_{\text{LOW}} = 0,693 \cdot R_b \cdot C \quad (7)$$

Los valores seleccionados se muestran en la Tabla II.

Tabla II
COMPONENTES DEL NE555 DE RITMO LENTO.

El pin 4 (RST) recibe la señal *AUD*, proveniente de la máquina de estados. Mientras esa señal está en HIGH, el temporizador oscila y genera el ritmo; cuando baja a LOW, el temporizador se detiene y el audio se apaga.




Figura 5. Circuito del NE555 de ritmo lento ($\approx 5,7$ Hz).

NE555 de Ritmo Rápido ($\approx 14,6$ Hz). Este temporizador genera la cadencia acelerada durante los últimos cinco segundos del paso peatonal, comunicando urgencia al peatón. Opera con los mismos principios que el de ritmo lento pero con C reducido para aumentar la frecuencia. Los valores se muestran en la Tabla III.

Tabla III
COMPONENTES DEL NE555 DE RITMO RÁPIDO.

Componente	Valor	Función
R_a	1 k Ω	Duración del bip (≈ 3 ms)
R_b	20 k Ω	Duración de la pausa (≈ 65 ms)
C	4,7 μ F	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga




Figura 6. Circuito del NE555 de ritmo rápido ($\approx 14,6$ Hz).

V-B. Selección Lógica del Ritmo

Para que el subsistema de audio cambie automáticamente entre ritmo lento y ritmo rápido según la fase del semáforo, se implementó un bloque de selección lógica compuesto por compuertas AND (74HC08), una compuerta OR (74HC32) y un inversor (74HC04), en lugar de un switch analógico.

El inversor (*not1A*) invierte la señal $AF(5S)$ (últimos 5 s) proveniente de la máquina de estados. Esta señal, junto con su versión invertida, habilita de forma mutuamente excluyente cuál de las dos señales de ritmo avanza hacia la etapa de tono:

- **AND1A**: combina la salida del NE555 de ritmo lento con $\overline{AF(5S)}$, de modo que solo deja pasar el ritmo lento cuando el sistema *no* se encuentra en los últimos 5 s del cruce peatonal.
- **AND2A**: combina la salida del NE555 de ritmo rápido con $AF(5S)$, de modo que solo deja pasar el ritmo rápido durante los últimos 5 s del cruce peatonal.

Ambas señales se combinan mediante la compuerta **OR1A**, que actúa como un multiplexor de dos entradas cuya señal de control es $AF(5S)$: mientras $AF(5S)$ está en LOW, el ritmo lento pasa a la salida; cuando $AF(5S)$ pasa a HIGH, el ritmo rápido toma el control.

Finalmente, la salida de **OR1A** se combina con la señal AUD mediante la compuerta **AND_ENABLE1A**, que habilita el ritmo seleccionado únicamente durante las fases en que el cruce peatonal está activo (S_2 y S_3) y lo mantiene en LOW durante el resto del ciclo, evitando que se genere sonido fuera de esos estados. La salida de esta última compuerta alimenta el pin 4 (RST) del NE555 de tono.

V-C. Etapa de Amplificación

La señal del pin 3 del NE555 de tono tiene una amplitud de aproximadamente 5 V con $V_{CC} = 5$ V, suficiente en voltaje pero con poca capacidad de corriente para excitar directamente un parlante de $8\ \Omega$. Por ello se diseñó un amplificador de dos etapas: emisor común para amplificar el voltaje, seguido de un seguidor de emisor para amplificar la corriente.

Antes de ingresar al amplificador, la señal del NE555 se atenúa mediante un divisor de tensión ($47\text{ k}\Omega$ en serie, con capacitor de acople de $4,7\ \mu\text{F}$) para reducirla de 5 V a aproximadamente 800–900 mV, evitando la saturación del transistor de la primera etapa.

Primera etapa: Emisor Común (2N2222). La polarización se realiza con un divisor de tensión en la base para establecer el punto Q centrado en $V_{CE} \approx V_{CC}/2$ [4]. Los componentes se muestran en la Tabla IV.

Tabla IV
COMPONENTES DE LA PRIMERA ETAPA (EMISOR COMÚN).

Componente	Valor	Justificación
R_1 (divisor base, V_{CC})	47 k Ω	Fija la corriente del divisor
R_2 (divisor base, GND)	8,2 k Ω	Establece $V_B \approx 0,74$ V
R_C (colector)	1,2 k Ω	Define I_C y el punto Q
C acople entre etapas	100 μF	Bloquea el DC entre etapas

El punto de operación Q se calcula como:

$$V_B = V_{CC} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{8,2\text{ k}}{55,2\text{ k}} \approx 0,74\text{ V} \quad (8)$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C} = \frac{5 - 2,5}{1200} \approx 2,08\text{ mA} \quad (9)$$

$$V_C \approx 2,9\text{ V} \quad (\text{medido en simulación}) \quad (10)$$

Segunda etapa: Seguidor de Emisor (TIP31C). La configuración de colector común con TIP31C amplifica la corriente para excitar el parlante, presentando alta ganancia de corriente ($h_{FE} \geq 25$ con $I_C = 1$ A según datasheet [5]) y baja impedancia de salida. Los componentes se listan en la Tabla V.

Tabla V
COMPONENTES DE LA SEGUNDA ETAPA (SEGUIDOR DE EMISOR).

Componente	Valor	Justificación
R_6 (divisor base, V_{CC})	$820\ \Omega$	Fija la corriente del divisor
R_7 (divisor base, GND)	$2,2\ \text{k}\Omega$	Establece $V_B \approx 2,5\ \text{V}$
Parlante (carga)	$8\ \Omega$	Carga en el emisor del TIP31C

Con $V_B = 2,5\ \text{V}$, la corriente y potencia entregadas al parlante resultan:

$$V_E = V_B - 0,7\ \text{V} = 1,8\ \text{V}$$

(11)

$$I_C = \frac{V_E}{R_L} = \frac{1,8}{8} = 225\ \text{mA}$$

(12)

$$P = I_C^2 \cdot R_L = (0,225)^2 \times 8 \approx 405\ \text{mW}$$

(13)

Este valor de potencia es suficiente para garantizar la audibilidad del semáforo peatonal en condiciones normales de uso.




Figura 7. Esquemático del amplificador de dos etapas.




Figura 8. Esquemático completo del subsistema de audio.

VI. MÁQUINA DE ESTADOS (FSM)

VI-A. Contador y Drivers

La máquina de estados está basada en un contador CMOS CD4029 sincronizado al reloj del sistema. Este se utilizó por su capacidad de poder moverse entre diferentes estados de manera secuencial y reinicio asincrónico. Se utilizaron sus dos primeras salidas Q_0 y Q_1 , correspondientes a los dos bits menos significativos de la cuenta, para representar los cuatro estados necesarios. En conjunto a una compuera AND CD4081 y una NOT CD4069 se pasó de esta cuenta en binario de dos bits a una condificación *one-hot*, donde se tiene solo una señal en alto por cada uno de los diferentes estados. Cada una de estas señales se usó como señal de activación para su propio driver, cuyo esquemático se puede ver en la Figura 9. El resultado es una FSM que se mueve de manera secuencial entre cuatro estados cuándo esta recibe una señal de conteo síncrona con el reloj del sistema. Cada estado tiene su respectivo driver, el cuál permite acessar la alimentación de 5 V solamente cuando su respectivo estado está activo.

Se definen los cuatro estados, junto a sus respectivas señales de driver, como S_0 , S_1 , S_2 , y S_3 . Las cuatro señales de salida del contador de la FSM, del bit menos significativo al bit más significativo, como Q_0 , Q_1 , Q_2 , y Q_3 .

preestablecido. El diseño del botón está basado en el flip-flop SN7474, en conjunto con un buffer inversor SN7404. El uso de un flip-flop es crucial para poder guardar la "decisión" de apretar el botón hasta que la FSM regrese a su estado inicial. De esta manera, volver a apretar el botón durante un estado no deseado no tiene efecto alguno.

El 7474 se encuentra en modo asincrónico, por lo que no se utilizan sus pines de *Clock* y *Data*. Su pin de *Set* está invertido. Conectarlo mediante una resistencia de $10\text{ k}\Omega$ a V_S permite que la entrada esté usualmente inactiva. Para activar el pin de *Set*, se tienen dos botones conectados desde este pin a tierra. Estos proveen un switch momentario que pone la entrada del pin en bajo, que en torno fija las salidas $Q = 1$, y la salida $\overline{Q} = 0$. Se evita un corto de V_S a tierra mediante la resistencia de $10\text{ k}\Omega$ mencionada.

El pin de *Clear* también está negado, y se conecta a la señal del tercer bit de la FSM $\overline{Q_2}$, invertida mediante el 7404. Esto permite que cuando la cuenta de la FSM llegue a 4, se active el pin de *Clear* del botón, y se fijen las salidas $Q = 0$ y $\overline{Q} = 1$. Como $\overline{Q}$ vuelve a estar en alto, esto activa los pines de *Preset* de los contadores de la FSM y el subsistema de despliegue, preestableciendo las cuentas en 0 y 25 respectivamente. Cambiar el número del contador de la FSM de 4 a 0 no tiene un efecto notable en el sistema, ya que en ambos casos la máquina se encuentra en el estado S_0 , visto en la Tabla VI.

Dado que, al encender el sistema por primera vez, el 7474 tiene la posibilidad de comenzar en cualquiera de sus dos estados, se tuvo que divisar una manera de que el pin de *Clear* siempre reciba una señal baja en este momento. Para esto se utilizó otro de los inversores del 7404. Se conectó la entrada de un inversor a V_S mediante un capacitor de $10\text{ }\mu\text{F}$, así como a tierra mediante una resistencia de $10\text{ k}\Omega$. La salida de este inversor se conectó al pin de *Clear*.

Cuándo el circuito se enciende, este capacitor se encuentra descargado, por lo que actúa brevemente como un corto entre V_S y la entrada del inversor. Esto permite que *Clear* reciba una señal baja cuando el switch del subsistema de alimentación es cerrado. Posteriormente a este evento, el capacitor se logra cargar a los 5 V de V_S , actuando como un abierto hasta que el sistema sea apagado. Una vez que este capacitor se carga, la entrada del inversor es fijada en bajo mediante la resistencia de $10\text{ k}\Omega$, lo cuál le envía perpetuamente una señal en alto al pin de *Clear* y permite el funcionamiento ordinario del sistema.




Figura 10. Esquemático del circuito de antirrebote y preset del botón peatonal.

VI-C. Señal T_C

La señal T_C es generada por lógica combinatorial a partir de las salidas de los contadores de decenas (D_0-D_3) y unidades (U_0-U_3) del subsistema de despliegue, mediante la red de compuertas 4049, 4002, 4081 y 4072 que decodifican los valores específicos de la cuenta regresiva de 25 s en los que debe ocurrir una transición de estado.

Esta señal ingresa al pin *Carry-In* (negado) del contador CD4029 de la FSM, habilitando un incremento de su cuenta interna cada vez que se activa. T_C permanece normalmente en alto (conteo deshabilitado) y se pone en bajo de forma síncrona con el reloj del sistema en los siguientes instantes de la cuenta regresiva:

- **Cuenta de despliegue = 20** (5 s después del botón): $T_C = 1 \Rightarrow$ la cuenta de la FSM avanza de 1 a 2 ($S_1 \rightarrow S_2$).
- **Cuenta de despliegue = 5** (20 s después del botón): $T_C = 1 \Rightarrow$ la cuenta de la FSM avanza de 2 a 3 ($S_2 \rightarrow S_3$).
- **Cuenta de despliegue = 0** (25 s después del botón): $T_C = 1 \Rightarrow$ la cuenta de la FSM avanza de 3 a 4, condición equivalente a S_0 (ver Tabla VI). Este último pulso, a través

de $\overline{Q_2}$, dispara además el pin *Clear* del botón descrito anteriormente, reiniciando el ciclo completo.

La transición inicial de la cuenta 0 (S_0) a la cuenta 1 (S_1) no depende de T_C , sino de la liberación del pin de *Preset Enable* de la FSM al presionar el botón peatonal, la cual permite que su contador comience a incrementar con el siguiente pulso de reloj disponible.

De esta manera, la duración efectiva de cada estado queda determinada por el intervalo entre disparos consecutivos de T_C : 5 s para S_1 , 15 s para S_2 , y 5 s para S_3 , sumando los 25 s totales de la cuenta regresiva del subsistema de despliegue.




Figura 11. Lógica combinacional de generación de la señal T_C a partir de las salidas de los contadores de decenas y unidades.

VII. ESTADOS

En esta sección se quiere mencionar cómo las señales tomadas de los 4 drivers interactúan con el resto del sistema. De esta manera, se puede tener el panorama completo de cómo funciona el sistema en su totalidad durante cada estado.

Tabla VII
RESUMEN DE LEDs Y AUDIO ACTIVOS POR DRIVER

Driver	Vehicular	Peatonal	Audio	Duración
Driver 0 (S_0)	Verde	Rojo	—	Indefinida
Driver 1 (S_1)	Amarillo	Rojo	—	5 s
Driver 2 (S_2)	Rojo	Verde	Ritmo lento	15 s
Driver 3 (S_3)	Rojo	Verde	Ritmo rápido	5 s

Cabe destacar que, físicamente, el semáforo peatonal cuenta con cuatro LEDs (dos por cada extremo de la calle: rojo y verde), pero ambos pares se controlan con la misma pareja de señales lógicas provenientes de la FSM, de modo que los LEDs de ambos lados de la calle conmutan siempre de forma idéntica.

VII-A. S_0

Es el estado inicial del sistema, correspondiente al Driver 0 (cuenta 0, y también cuenta 4 tras completarse el ciclo). En este estado se enciende el LED verde del semáforo vehicular, permitiendo el paso de vehículos, y el LED rojo del semáforo peatonal, indicando que el cruce no está habilitado. Ninguna señal de audio está activa. El sistema permanece en S_0 por tiempo indefinido hasta que el botón peatonal es presionado, momento en el cual se libera el *Preset Enable* de la FSM y se habilita la cuenta regresiva de 25 s del subsistema de despliegue.

VII-B. S_1

Corresponde al Driver 1 (cuenta 1). El semáforo vehicular cambia a amarillo, advirtiendo a los conductores del cambio inminente a rojo, mientras que el semáforo peatonal se mantiene en rojo. Ninguna señal de audio está activa. Este estado dura 5 s, al cabo de los cuales $T_C = 1$ lleva a la FSM al Driver 2 (S_2).

VII-C. S_2

Corresponde al Driver 2 (cuenta 2). El semáforo vehicular cambia a rojo y el semáforo peatonal cambia a verde, habilitando el cruce. Se activa la señal AUD , que habilita el temporizador NE555 de ritmo lento ($\approx 5,7$ Hz), produciendo la cadencia de bips normal del cruce peatonal. Este estado dura 15 s, al cabo de los cuales $T_C = 1$ lleva a la FSM al Driver 3 (S_3).

VII-D. S_3

Corresponde al Driver 3 (cuenta 3). Los LEDs vehicular (rojo) y peatonal (verde) se mantienen iguales que en S_2 , por lo que visualmente no hay cambio en el semáforo. Lo que cambia es la señalización auditiva: la señal $AF(5S)$ (últimos 5 s) conmuta el bloque de selección lógica (Subsección V-B) para que el NE555 de ritmo rápido ($\approx 14,6$ Hz) tome el control del tono, advirtiendo al peatón que el tiempo de cruce está por terminar. Transcurridos estos 5 s (25 s totales desde que se presionó el botón), $T_C = 1$ avanza la cuenta de la FSM a 4, condición equivalente al Driver 0 (S_0), lo cual además dispara el *Clear* del botón y reinicia el ciclo completo.

REFERENCIAS

- [1] Texas Instruments, “SN74LS74A Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset and Clear Datasheet,” Dallas, TX, USA. [Online]. Available: <https://c1555f5ec9.clvaw-cdnwnd.com/34662fcf1f1e607c561442431023ac8e/200000751-dcad7dda84/74LS74%20Datasheet.pdf>
- [2] onsemi, MC7800, MC7800A, MC7800AE, NCV7800 Positive 1.0 A Voltage Regulators Datasheet, Rev. 28, Apr. 2014. [Online]. Available: <https://www.onsemi.com/pdf/datasheet/mc7800-d.pdf>
- [3] Electrónica FP, “555 Astable,” YouTube, 2021. [Online]. Available: <https://www.youtube.com/watch?v=OKDaA-yE2QY>
- [4] Philips Semiconductors, “2N2222 NPN Switching Transistors,” datasheet, Philips Semiconductors, Eindhoven, Netherlands. [Online]. Available: <https://www.alldatasheet.com/html-pdf/15067/PHILIPS/2N2222/995/4/2N2222.html>. [Accessed: May 2026].
- [5] ON Semiconductor, “TIP31, TIP31A, TIP31B, TIP31C: NPN Epitaxial Silicon Transistor,” datasheet, ON Semiconductor, Phoenix, AZ, USA. [Online]. Available: <https://www.alldatasheet.com/html-pdf/499213/ONSEMI/TIP31/214/1/TIP31.html>. [Accessed: May 2026].
- [6] Ariat Tech, “What is the NE555?” *Ariat Tech Blog*, 2024. [Online]. Available: <https://www.ariat-tech.es/blog/what-is-the-ne555.html#t2>. [Accessed: May 2026].
- [7] D. M. Harris and S. L. Harris, *Digital Design and Computer Architecture*, 2nd ed. Morgan Kaufmann, 2013.