

Proyecto Final: Semáforo Vehicular y Peatonal

Gabriel Alonso Chavarría Rodríguez
José Andrés Guerrero Araya
Julián Murillo Wo Ching
Jimena Vargas Vega

Resumen

Resumen del proyecto.

Index Terms

Semáforo, FSM, temporización, lógica digital, electrónica analógica.

I. INTRODUCCIÓN

Texto de introducción.

II. PROPUESTA DE DISEÑO

II-A. Subsistema de Alimentación

El voltaje del sistema será proporcionado en su totalidad por una fuente de 120 VAC, de manera que el semáforo funcione al ser conectado a un tomacorrientes común. Esta señal pasará por un transformador de 120 VAC a 12 VAC. La señal de este transformador luego será procesada por un arreglo rectificador de 4 diodos 1N4007 con un capacitor de filtro de $2000 \mu\text{F}$. El subsistema hasta este punto, produce una señal promedio de 15 V. Sin embargo, se planea utilizar un regulador de voltaje para estabilizar aún más la señal. La capacidad de este regulador será decidida a futuro, cuando los prototipos de los otros subsistemas indiquen con claridad cuál será el voltaje máximo requerido de la alimentación.




Figura 1. Subsistema de alimentación rectificador

II-B. Subsistema de Control y Temporización

II-B1. Reloj con Temporizador 555: Para el funcionamiento adecuado del sistema de control, y en general del proyecto, se requiere una señal de reloj que permita establecer una referencia de tiempo para los contadores y la máquina de estados. Por esta razón, se diseñó un circuito basado en el temporizador 555 en configuración astable, ya que esta configuración permite generar una señal cuadrada periódica sin necesidad de una señal externa de disparo.

La frecuencia de oscilación del 555 en modo astable se aproxima mediante [2]:

$$f = \frac{1,44}{(R_A + 2R_B)C} \quad (1)$$

El objetivo fue obtener una frecuencia cercana a 1 Hz , de manera que cada ciclo de la señal represente aproximadamente un segundo dentro del sistema. Inicialmente se seleccionaron valores comerciales para las resistencias y el capacitor, y posteriormente se ajustó el valor de R_A para acercar la frecuencia al valor deseado.

Los valores utilizados fueron:

- $R_A = 12\text{ k}\Omega$
- $R_B = 68\text{ k}\Omega$
- $C = 10\text{ }\mu\text{F}$

Sustituyendo estos valores en la ecuación:

$$f = \frac{1,44}{(12\text{ k}\Omega + 2(68\text{ k}\Omega))(10\text{ }\mu\text{F})} \quad (2)$$

$$f \approx 0,973\text{ Hz} \quad (3)$$

Por lo tanto, el período aproximado es:

$$T = \frac{1}{f} \approx 1,03\text{ s} \quad (4)$$

Este valor se considera adecuado para la propuesta de diseño, ya que se encuentra cercano a 1 Hz y permite utilizar la salida del 555 como reloj base del sistema. La salida del temporizador se conecta a un LED únicamente como indicador visual durante la simulación (Figura 1).




Figura 2. Circuito del reloj de aproximadamente 1 Hz implementado con temporizador 555 en configuración astable.

II-B2. Botón y Antirrebote: El botón peatonal funciona como la entrada principal externa hacia el sistema de control. Básicamente su activación acciona toda la lógica de ambos semáforos y sistemas asociados por medio de la máquina de estados. Sin embargo, los pulsadores mecánicos pueden generar rebotes no deseados durante su accionar, provocando así múltiples transiciones rápidas aunque solo se haya presionado el botón una vez. Para evitar que la máquina de estados interprete una sola pulsación como varias solicitudes, se implementó un circuito de antirrebote.

El circuito utiliza una red RC formada por una resistencia de pull-down y un capacitor conectado a tierra. Esta red suaviza las variaciones rápidas producidas por el rebote mecánico del pulsador. Los valores seleccionados fueron:

- $R = 10\text{ k}\Omega$
- $C = 100\text{ nF}$

La constante de tiempo de la red RC se calcula como:

$$\tau = RC \quad (5)$$

Sustituyendo los valores utilizados:

$$\tau = (10\text{ k}\Omega)(100\text{ nF}) \quad (6)$$

$$\tau = 1\text{ ms} \quad (7)$$

Posteriormente, la señal pasa por dos inversores Schmitt Trigger del circuito integrado 74LS14D (Figura 2). El primer inversor convierte la señal suavizada en una señal digital estable, mientras que el segundo inversor se utiliza para recuperar la polaridad original. De esta forma, la salida final, denominada `BTN_CLEAN`, toma un valor lógico alto cuando el botón es presionado y un valor lógico bajo cuando se encuentra liberado. En resumen, este módulo genera una salida llamada `BTN_CLEAN` que será usada a partir de ahora para referirse a la señal limpia del botón.




Figura 3. Circuito de entrada del botón peatonal con red RC y compuertas Schmitt Trigger.

II-B3. Contador FSM: Se estimó que, al apretar el botón, hay un ciclo de 25 segundos antes de que la luz del semáforo vehicular regrese a la luz verde. Por lo tanto, se utilizaron 2 compuertas de contadores CD40192BE en cascado para la cuenta regresiva, uno para las decenas, y el otro para las unidades. Estos se configuraron en modo de conteo por década, regresivo, con un valor pregrabado de 25 mediante el modo de asignación en paralelo. Para esto se tuvo que

invertir la señal brindada por el botón. Una vez que el botón está activo, se deshabilita el modo paralelo y se habilita la habilidad de conteo mediante el pin CI.




Figura 4. Circuito de contador para cambio de estado mediante TC

Los contadores representan el valor del número en el que se encuentran actualmente en binario mediante sus cuatro salidas. Para establecer el pulso T_C , que va a avanzar a la FSM de estado, se utilizó lógica combinacional en las salidas de los contadores. Esto permite generar un pulso T_C que dure exactamente un ciclo de reloj en los momentos deseados. Se quiere un pulso a los 5 segundos, luego otro 15 segundos después, y el final 5 segundos después. La siguiente tabla muestra el estado de la máquina y los contadores durante los momentos que se desea que la salida de T_C sea en alto durante la cuenta de 25 segundos. Los bits del contador de unidades se designan U_3 , U_2 , U_1 , y U_0 , de más a menos significativos. De manera similar, los de las decenas se asignan D_1 , y D_0 .

Tabla I
ESTADO DEL CONTADOR DURANTE TIEMPOS DE CAMBIO

Cuenta	Estado Actual	Estado Siguiente	D_1	D_0	U_3	U_2	U_1	U_0
21 s	$S1$	$S2$	1	0	0	0	0	1
6 s	$S2$	$S3$	0	0	0	1	1	0
1 s	$S3$	$S0$	0	0	0	0	0	1

La Tabla I permitió derivar las siguientes ecuaciones de lógicas:

$$T_C = (\bar{D}_0 \bar{U}_3 \bar{U}_2 \bar{U}_1 U_0) + (\bar{D}_0 \bar{U}_3 U_2 U_1 \bar{U}_0) \quad (8)$$

$$T_C = \bar{D}_0 \bar{U}_3 (\bar{U}_2 \bar{U}_1 U_0 + U_2 U_1 \bar{U}_0) \quad (9)$$

El diseño actual utiliza compuertas AND e inversores para seguir el modelo de la ecuación 8. Sin embargo, el diseño de esta lógica combinacional está sujeto a cambios dependiendo de los componentes disponibles a la hora de diseñar.

Una vez que se llegue al último estado S_0 , la FSM se encargará de abrir el corto hecho por el botón, representado por el switch en la Figura 4. Este cambio regresará al contador a su estado inicial, con un valor de 25 precargado y la habilidad de conteo deshabilitada.

II-B4. Memoria del botón: La memoria del botón surge a partir de una consideración importante del sistema: ¿qué ocurre si el botón peatonal se presiona mientras el semáforo ya se encuentra en media secuencia? Para evitar que una nueva pulsación altere el funcionamiento del sistema en la máquina de estados, se decidió que el botón solamente debe ser aceptado cuando la misma se encuentra en el estado inicial $S0$, ya que solamente aquí habría una necesidad real de cruzar.

La codificación de estados considerada para la máquina de estados es la siguiente:

Tabla II
CODIFICACIÓN DE ESTADOS DE LA FSM.

Estado	$Q1$	$Q0$
$S0$	0	0
$S1$	0	1
$S2$	1	0
$S3$	1	1

Como el único estado en el que se desea aceptar el botón es $S0$, se implementó una señal de habilitación llamada $S0_ACTIVE$. Esta señal debe ser igual a 1 únicamente cuando $Q1 = 0$ y $Q0 = 0$. Para lograr esto se utilizó una compuerta NOR 74LS02, ya que:

$$S0_ACTIVE = \overline{Q1 + Q0} \quad (10)$$

De esta forma, cuando el sistema se encuentra en $S0$, la salida de la NOR se activa. En cualquier otro estado, la señal permanece en cero.

Luego, la señal $S0_ACTIVE$ se combina con la salida limpia del botón (BTN_CLEAN). Esta combinación genera la señal $REQUEST_VALID$, la cual indica que existe una solicitud peatonal válida:

$$REQUEST_VALID = S0_ACTIVE \cdot BTN_CLEAN \quad (11)$$

Para implementar esta operación lógica se utilizó una compuerta AND 74LS08. La Tabla III muestra el comportamiento esperado cuando el botón se encuentra presionado, es decir, cuando $BTN_CLEAN = 1$.

Tabla III
VALIDACIÓN DEL BOTÓN PEATONAL SEGÚN EL ESTADO ACTUAL.

$Q1$	$Q0$	Estado	$S0_ACTIVE$	BTN_CLEAN	$REQUEST_VALID$
0	0	$S0$	1	1	1
0	1	$S1$	0	1	0
1	0	$S2$	0	1	0
1	1	$S3$	0	1	0

En esta tabla, $Q1$ y $Q0$ representan los bits del estado actual de la FSM. La señal $S0_ACTIVE$ confirma que el sistema está en el estado inicial. La señal BTN_CLEAN corresponde a la salida del circuito antirrebote del botón peatonal. Finalmente, $REQUEST_VALID$ indica que la solicitud debe ser aceptada por el sistema.

Una vez generada la señal $REQUEST_VALID$, es necesario almacenarla, ya que se podría soltar el botón antes de que la FSM procese la solicitud. Para esto se utilizó un flip-flop D 74LS74. La entrada D se conectó a nivel lógico alto, mientras que la señal $REQUEST_VALID$ se conectó

al reloj del flip-flop. De esta forma, cuando ocurre un flanco positivo en REQUEST_VALID, el flip-flop almacena un 1 en su salida Q .

La salida Q del flip-flop se denomina TB . Esta señal permanece en 1 aunque el botón sea liberado, indicando que existe una solicitud peatonal pendiente. Posteriormente, esta memoria se reinicia mediante la señal de reset proveniente de la FSM, haciendo que TB vuelva a cero una vez que la solicitud ha sido atendida.

La configuración utilizada para el 74LS74 fue la siguiente [1]:

- Entrada D conectada a 5 V.
- Entrada de reloj conectada a REQUEST_VALID.
- Salida Q utilizada como TB .
- Entrada CLR conectada a la señal de reinicio de la FSM.
- Entrada PR conectada a nivel lógico alto para mantenerla inactiva.

En la Fig. 5 se muestra la implementación completa del bloque de validación y memoria del botón peatonal.




Figura 5. Circuito de validación y memoria de la solicitud peatonal.

II-C. Subsistema Audio

El subsistema de audio tiene como objetivo generar señalización auditiva para el semáforo peatonal. Según las especificaciones del proyecto, el sistema debe producir un sonido periódico

mientras el paso peatonal está habilitado, y aumentar la frecuencia de ese sonido durante los últimos cinco segundos antes del cambio al estado de detención.

Para lograr esto se diseñó un subsistema compuesto por tres etapas principales: generación de tono y ritmo mediante temporizadores NE555, selección lógica del ritmo adecuado según la fase del semáforo, y amplificación de la señal para excitar un parlante de $8\ \Omega$.

II-C1. Generación de Tono y Ritmo: Se utilizaron tres temporizadores NE555 configurados en modo astable [5]. Esta configuración permite generar una onda cuadrada de forma autónoma cuya frecuencia depende de los valores de R_a , R_b y el capacitor de temporización C , según la ecuación:

$$f = \frac{1,44}{(R_a + 2R_b) \cdot C} \quad (12)$$

Los tres temporizadores cumplen funciones distintas: uno genera el tono audible, uno genera el ritmo lento para el paso peatonal normal, y uno genera el ritmo rápido para los últimos cinco segundos.

NE555 de Tono ($\approx 300\text{ Hz}$). Este temporizador genera la frecuencia audible que percibe el peatón. Su salida por el pin 3 produce una onda cuadrada de aproximadamente 300 Hz, representativa de los tonos utilizados en semáforos peatonales reales. Los valores de componentes seleccionados se muestran en la Tabla IV.

Tabla IV
COMPONENTES DEL NE555 DE TONO.

Componente	Valor	Justificación
R_a	1 k Ω	Protege el pin de descarga
R_b	20 k Ω	Define la frecuencia junto con C
C timing	100 nF	Capacitor de temporización

Aplicando la ecuación (12):

$$f = \frac{1,44}{(1\text{ k} + 2 \cdot 20\text{ k}) \cdot 100\text{ nF}} = \frac{1,44}{41\,000 \times 100 \times 10^{-9}} \approx 351\text{ Hz} \quad (13)$$

El pin 4 (RST) de este temporizador recibe la señal del bloque de selección de ritmo (TC4066BP), lo que permite interrumpir el tono rítmicamente para crear los bips audibles.




Figura 6. Circuito del NE555 de tono (≈ 351 Hz).

NE555 de Ritmo Lento (≈ 2 Hz). Este temporizador genera la cadencia de bips durante la fase normal del paso peatonal. Para lograr una pausa notablemente más larga que el bip, se incorporó un diodo 1N4149 en paralelo con R_b , separando los tiempos de carga y descarga del capacitor:

$$t_{\text{HIGH}} = 0,693 \cdot R_a \cdot C \quad (14)$$

$$t_{\text{LOW}} = 0,693 \cdot R_b \cdot C \quad (15)$$

Los valores seleccionados se muestran en la Tabla V.

Tabla V
COMPONENTES DEL NE555 DE RITMO LENTO.

Componente	Valor	Función
R_a	1 kΩ	Duración del bip (≈ 7 ms)
R_b	68 kΩ	Duración de la pausa (≈ 470 ms)
C	10 μF	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga

El pin 4 (RST) recibe la señal de *paso peatonal habilitado* proveniente de la máquina de estados. Mientras esa señal está en HIGH, el temporizador oscila y genera el ritmo; cuando baja a LOW, el temporizador se detiene y el audio se apaga.




Figura 7. Circuito del NE555 de ritmo lento (≈ 2 Hz).

NE555 de Ritmo Rápido (≈ 6 Hz). Este temporizador genera la cadencia acelerada durante los últimos cinco segundos del paso peatonal, comunicando urgencia al peatón. Opera con los mismos principios que el de ritmo lento pero con R_b reducido para aumentar la frecuencia. Los valores se muestran en la Tabla VI.

Tabla VI
COMPONENTES DEL NE555 DE RITMO RÁPIDO.

Componente	Valor	Función
R_a	1 k Ω	Duración del bip (≈ 7 ms)
R_b	20 k Ω	Duración de la pausa (≈ 139 ms)
C	10 μ F	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga




Figura 8. Circuito del NE555 de ritmo rápido (≈ 6 Hz).

II-C2. Selección Lógica del Ritmo: Para que el subsistema de audio cambie automáticamente entre ritmo lento y ritmo rápido según la fase del semáforo, se implementó un bloque de selección lógica compuesto por un switch analógico TC4066BP y un inversor 74LS14N.

Se utilizó uno de los seis inversores Schmitt del 74LS14N para invertir la señal de *últimos 5 s* proveniente de la máquina de estados. Esta señal invertida controla el Switch 1 del TC4066BP, garantizando que ambos switches operen de forma complementaria y nunca estén activos simultáneamente:

- Señal *últimos 5 s* en LOW $\Rightarrow$ inversor da HIGH $\Rightarrow$ Switch 1 activo $\Rightarrow$ ritmo lento pasa al tono.
- Señal *últimos 5 s* en HIGH $\Rightarrow$ inversor da LOW $\Rightarrow$ Switch 1 inactivo $\Rightarrow$ ritmo rápido toma el control.

Se utilizaron dos switches del TC4066BP para seleccionar cuál señal de ritmo llega al pin 4 (RST) del NE555 de tono: Switch 1 con la salida del 555 de ritmo lento, y Switch 2 con la salida del 555 de ritmo rápido controlado directamente por la señal *últimos 5 s*. De esta forma el TC4066BP actúa como un multiplexor de dos entradas cuya señal de control proviene directamente de la máquina de estados.

II-C3. Etapa de Amplificación: La señal del pin 3 del NE555 de tono tiene una amplitud de aproximadamente $5V_{pp}$ con $V_{CC} = 5V$, suficiente en voltaje pero con poca capacidad de corriente para excitar directamente un parlante de 8Ω . Por ello se diseñó un amplificador de dos etapas: emisor común para amplificar el voltaje, seguido de un seguidor de emisor para amplificar la corriente.

Antes de ingresar al amplificador, la señal del NE555 se atenúa mediante un divisor de tensión ($47k\Omega$ en serie, con capacitor de acople de $4,7\mu F$) para reducirla de $5V$ a aproximadamente $800\text{--}900\text{ mV}$, evitando la saturación del transistor de la primera etapa.

Primera etapa: Emisor Común (2N2222). La polarización se realiza con un divisor de tensión en la base para establecer el punto Q centrado en $V_{CE} \approx V_{CC}/2$ [3]. Los componentes se muestran en la Tabla VII.

Tabla VII
COMPONENTES DE LA PRIMERA ETAPA (EMISOR COMÚN).

Componente	Valor	Justificación
R_1 (divisor base, V_{CC})	47 k Ω	Fija la corriente del divisor
R_2 (divisor base, GND)	8,2 k Ω	Establece $V_B \approx 0,74$ V
R_C (colector)	1,2 k Ω	Define I_C y el punto Q
C acople entre etapas	100 μ F	Bloquea el DC entre etapas

El punto de operación Q se calcula como:

$$V_B = V_{CC} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{8,2 \text{ k}}{55,2 \text{ k}} \approx 0,74 \text{ V} \quad (16)$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C} = \frac{5 - 2,5}{1200} \approx 2,08 \text{ mA} \quad (17)$$

$$V_C \approx 2,9 \text{ V} \quad (\text{medido en simulación}) \quad (18)$$

Segunda etapa: Seguidor de Emisor (TIP31C). La configuración de colector común con TIP31C amplifica la corriente para excitar el parlante, presentando alta ganancia de corriente ($h_{FE} \geq 25$ con $I_C = 1$ A según datasheet [4]) y baja impedancia de salida. Los componentes se listan en la Tabla VIII.

Tabla VIII
COMPONENTES DE LA SEGUNDA ETAPA (SEGUIDOR DE EMISOR).

Componente	Valor	Justificación
R_6 (divisor base, V_{CC})	820 Ω	Fija la corriente del divisor
R_7 (divisor base, GND)	2,2 k Ω	Establece $V_B \approx 2,5$ V
Parlante (carga)	8 Ω	Carga en el emisor del TIP31C

Con $V_B = 2,5$ V, la corriente y potencia entregadas al parlante resultan:

$$V_E = V_B - 0,7 \text{ V} = 1,8 \text{ V} \quad (19)$$

$$I_C = \frac{V_E}{R_L} = \frac{1,8}{8} = 225 \text{ mA} \quad (20)$$

$$P = I_C^2 \cdot R_L = (0,225)^2 \times 8 \approx 405 \text{ mW} \quad (21)$$

Este valor de potencia es suficiente para garantizar la audibilidad del semáforo peatonal en condiciones normales de uso.




Figura 9. Esquemático del amplificador de dos etapas (emisor común + seguidor de emisor).




Figura 10. Esquemático completo del subsistema de audio en Multisim.

II-C4. Verificación en Simulación: El subsistema fue simulado en Multisim. Las mediciones con osciloscopio virtual y multímetro confirmaron el correcto funcionamiento de cada etapa. Los resultados se resumen en la Tabla IX.

Tabla IX
COMPARACIÓN DE VALORES ESPERADOS Y MEDIDOS EN SIMULACIÓN.

Parámetro	Valor esperado	Valor medido
Frecuencia del tono	≈ 350 Hz	$\approx 300\text{--}350$ Hz
Ritmo lento	≈ 2 Hz	≈ 2 Hz
Ritmo rápido	≈ 6 Hz	$\approx 6,48$ Hz
Voltaje colector etapa 1	$\approx 2,5$ V	$\approx 2,9$ V
Voltaje base TIP31C	$\approx 2,5$ V	$\approx 2,5$ V
Corriente en parlante	≈ 225 mA	200–240 mA
Potencia en parlante	≈ 405 mW	320–460 mW

Al activar la señal de *últimos 5 s* mediante el switch manual que simula la máquina de estados, el ritmo cambia automáticamente al ritmo rápido, confirmando el correcto funcionamiento del bloque de selección con TC4066BP y 74LS14N. La variación observada en las mediciones de corriente se atribuye a los artefactos del simulador al trabajar con señales de onda cuadrada y múltiples etapas no lineales interactuando simultáneamente.

III. SIMULACIONES

III-A. Simulación de algo

IV. CONCLUSIONES

- Conclusión 1.
- Conclusión 2.
- Conclusión 3.

REFERENCIAS

- [1] Texas Instruments, “SN74LS74A Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset and Clear Datasheet,” Dallas, TX, USA. [Online]. Available: <https://c1555f5ec9.clvaw-cdnwnd.com/34662fcf1f1e607c561442431023ac8e/200000751-dcad7dda84/74LS74%20Datasheet.pdf>
- [2] Electrónica FP, “555 Astable,” YouTube, 2021. [Online]. Available: <https://www.youtube.com/watch?v=OKDaA-yE2QY>
- [3] Philips Semiconductors, “2N2222 NPN Switching Transistors,” datasheet, Philips Semiconductors, Eindhoven, Netherlands. [Online]. Available: <https://www.alldatasheet.com/html-pdf/15067/PHILIPS/2N2222/995/4/2N2222.html>. [Accessed: May 2026].
- [4] ON Semiconductor, “TIP31, TIP31A, TIP31B, TIP31C: NPN Epitaxial Silicon Transistor,” datasheet, ON Semiconductor, Phoenix, AZ, USA. [Online]. Available: <https://www.alldatasheet.com/html-pdf/499213/ONSEMI/TIP31/214/1/TIP31.html>. [Accessed: May 2026].
- [5] Ariat Tech, “What is the NE555?” *Ariat Tech Blog*, 2024. [Online]. Available: <https://www.ariat-tech.es/blog/what-is-the-ne555.html#t2>. [Accessed: May 2026].