

Proyecto Final: Semáforo Vehicular y Peatonal

Gabriel Alonso Chavarría Rodríguez
José Andrés Guerrero Araya
Julián Murillo Wo Ching
Jimena Vargas Vega

Resumen

Resumen del proyecto.

Index Terms

Semáforo, FSM, temporización, lógica digital, electrónica analógica.

I. INTRODUCCIÓN

Texto de introducción.

II. PROPUESTA DE DISEÑO

II-A. Subsistema de Control y Temporización

II-A1. Reloj con Temporizador 555: Para el funcionamiento adecuado del sistema de control, y en general del proyecto, se requiere una señal de reloj que permita establecer una referencia de tiempo para los contadores y la máquina de estados. Por esta razón, se diseñó un circuito basado en el temporizador 555 en configuración astable, ya que esta configuración permite generar una señal cuadrada periódica sin necesidad de una señal externa de disparo.

La frecuencia de oscilación del 555 en modo astable se aproxima mediante [2]:

$$f = \frac{1,44}{(R_A + 2R_B)C} \quad (1)$$

El objetivo fue obtener una frecuencia cercana a 1 Hz, de manera que cada ciclo de la señal represente aproximadamente un segundo dentro del sistema. Inicialmente se seleccionaron valores comerciales para las resistencias y el capacitor, y posteriormente se ajustó el valor de R_A para acercar la frecuencia al valor deseado.

Los valores utilizados fueron:

- $R_A = 12 \text{ k}\Omega$
- $R_B = 68 \text{ k}\Omega$
- $C = 10 \text{ }\mu\text{F}$

Sustituyendo estos valores en la ecuación:

$$f = \frac{1,44}{(12\text{k}\Omega + 2(68\text{k}\Omega))(10\mu\text{F})} \quad (2)$$

$$f \approx 0,973 \text{ Hz} \quad (3)$$

Por lo tanto, el período aproximado es:

$$T = \frac{1}{f} \approx 1,03 \text{ s} \quad (4)$$

Este valor se considera adecuado para la propuesta de diseño, ya que se encuentra cercano a 1 Hz y permite utilizar la salida del 555 como reloj base del sistema. La salida del temporizador se conecta a un LED únicamente como indicador visual durante la simulación (Figura 1).




Figura 1. Circuito del reloj de aproximadamente 1 Hz implementado con temporizador 555 en configuración astable.

II-A2. Botón y Antirrebote: El botón peatonal funciona como la entrada principal externa hacia el sistema de control. Básicamente su activación acciona toda la lógica de ambos semáforos y sistemas asociados por medio de la máquina de estados. Sin embargo, los pulsadores mecánicos pueden generar rebotes no deseados durante su accionar, provocando así múltiples transiciones rápidas aunque solo se haya presionado el botón una vez. Para evitar que la máquina de estados interprete una sola pulsación como varias solicitudes, se implementó un circuito de antirrebote.

El circuito utiliza una red RC formada por una resistencia de pull-down y un capacitor conectado a tierra. Esta red suaviza las variaciones rápidas producidas por el rebote mecánico del pulsador. Los valores seleccionados fueron:

- $R = 10 \text{ k}\Omega$
- $C = 100 \text{ nF}$

La constante de tiempo de la red RC se calcula como:

$$\tau = RC \quad (5)$$

Sustituyendo los valores utilizados:

$$\tau = (10\text{k}\Omega)(100\text{nF}) \quad (6)$$

$$\tau = 1 \text{ ms} \quad (7)$$

Posteriormente, la señal pasa por dos inversores Schmitt Trigger del circuito integrado 74LS14D (Figura 2). El primer inversor convierte la señal suavizada en una señal digital estable, mientras que el segundo inversor se utiliza para recuperar la polaridad original. De esta forma, la salida final, denominada `BTN_CLEAN`, toma un valor lógico alto cuando el botón es presionado y

un valor lógico bajo cuando se encuentra liberado. En resumen, este módulo genera una salida llamada `BTN_CLEAN` que será usada a partir de ahora para referirse a la señal limpia del botón.




Figura 2. Circuito de entrada del botón peatonal con red RC y compuertas Schmitt Trigger.

II-A3. Memoria del botón: La memoria del botón surge a partir de una consideración importante del sistema: ¿qué ocurre si el botón peatonal se presiona mientras el semáforo ya se encuentra en media secuencia? Para evitar que una nueva pulsación altere el funcionamiento del sistema en la máquina de estados, se decidió que el botón solamente debe ser aceptado cuando la misma se encuentra en el estado inicial S_0 , ya que solamente aquí habría una necesidad real de cruzar.

La codificación de estados considerada para la máquina de estados es la siguiente:

Cuadro I
CODIFICACIÓN DE ESTADOS DE LA FSM.

Estado	$Q1$	$Q0$
S_0	0	0
S_1	0	1
S_2	1	0
S_3	1	1

Como el único estado en el que se desea aceptar el botón es S_0 , se implementó una señal de habilitación llamada S_0_ACTIVE . Esta señal debe ser igual a 1 únicamente cuando $Q1 = 0$ y $Q0 = 0$. Para lograr esto se utilizó una compuerta NOR 74LS02, ya que:

$$S_0_ACTIVE = \overline{Q1 + Q0} \quad (8)$$

De esta forma, cuando el sistema se encuentra en S_0 , la salida de la NOR se activa. En cualquier otro estado, la señal permanece en cero.

Luego, la señal S_0_ACTIVE se combina con la salida limpia del botón (`BTN_CLEAN`). Esta combinación genera la señal `REQUEST_VALID`, la cual indica que existe una solicitud peatonal válida:

$$REQUEST_VALID = S_0_ACTIVE \cdot BTN_CLEAN \quad (9)$$

Para implementar esta operación lógica se utilizó una compuerta AND 74LS08. La Tabla II muestra el comportamiento esperado cuando el botón se encuentra presionado, es decir, cuando $BTN_CLEAN = 1$.

Cuadro II
VALIDACIÓN DEL BOTÓN PEATONAL SEGÚN EL ESTADO ACTUAL.

$Q1$	$Q0$	Estado	$S0_ACTIVE$	BTN_CLEAN	$REQUEST_VALID$
0	0	$S0$	1	1	1
0	1	$S1$	0	1	0
1	0	$S2$	0	1	0
1	1	$S3$	0	1	0

En esta tabla, $Q1$ y $Q0$ representan los bits del estado actual de la FSM. La señal $S0_ACTIVE$ confirma que el sistema está en el estado inicial. La señal BTN_CLEAN corresponde a la salida del circuito antirrebote del botón peatonal. Finalmente, $REQUEST_VALID$ indica que la solicitud debe ser aceptada por el sistema.

Una vez generada la señal $REQUEST_VALID$, es necesario almacenarla, ya que se podría soltar el botón antes de que la FSM procese la solicitud. Para esto se utilizó un flip-flop D 74LS74. La entrada D se conectó a nivel lógico alto, mientras que la señal $REQUEST_VALID$ se conectó al reloj del flip-flop. De esta forma, cuando ocurre un flanco positivo en $REQUEST_VALID$, el flip-flop almacena un 1 en su salida Q .

La salida Q del flip-flop se denomina TB . Esta señal permanece en 1 aunque el botón sea liberado, indicando que existe una solicitud peatonal pendiente. Posteriormente, esta memoria se reinicia mediante la señal de reset proveniente de la FSM, haciendo que TB vuelva a cero una vez que la solicitud ha sido atendida.

La configuración utilizada para el 74LS74 fue la siguiente [1]:

- Entrada D conectada a 5 V.
- Entrada de reloj conectada a $REQUEST_VALID$.
- Salida Q utilizada como TB .
- Entrada CLR conectada a la señal de reinicio de la FSM.
- Entrada PR conectada a nivel lógico alto para mantenerla inactiva.

En la Fig. 3 se muestra la implementación completa del bloque de validación y memoria del botón peatonal.




Figura 3. Circuito de validación y memoria de la solicitud peatonal.

II-B. Subsistema Audio

II-C. Sistema de Control

El sistema de control está diseñado para que desde este modulo se puedan manejar las demás etapas del proyecto, ya que de aquí se van a generar las señales de activación y desactivación para que funcionen otros sistemas, como las luces de los semáforos tanto del vehicular como del peatonal, así como la señal del audio, la cuenta regresiva y los tiempos de espera. Por lo que era importante investigar la forma más óptima y segura de poder generar las señales que de una manera segura eficiente.

II-C1. Máquina de estados: Para la creación del controlador se implementó una máquina de estados basándose en un ejemplo del libro de Harris y Harris [?], el cual presentaba cuatro estados de control para un cruce de dos vías. Adaptándolo a las características del proyecto, se utilizaron igualmente cuatro estados, pero con otras variables de señales de salida. Se puede observar en la Fig. 4.

Máquina de Estados




Figura 4. Diagrama de la máquina de estados del semáforo.

De acuerdo con la lógica implementada, en el estado inicial se mantienen la luz verde del semáforo vehicular y luz roja del semáforo peatonal siempre que $T_B = 0$; en el caso de que cambie con $T_B = 1$ pasa al segundo estado donde se activa la luz amarilla del semáforo vehicular y se mantiene la luz roja del peatonal. Aquí se va a utilizar la señal T_C para controlar los tiempos de espera en cada estado; para el siguiente estado se cambia la señal del semáforo vehicular a rojo y el peatonal a verde, iniciando la cuenta regresiva y la señal de audio durante 15 segundos. Por último, al llegar al estado S3, este solo se creó para diferenciar los últimos 5 segundos donde el ritmo de la señal de audio se va a aumentar para indicarle al peatón que ya se le va a finalizar su tiempo.

Definida la máquina de estados, se procedió a la creación de las tablas de verdad.

Cuadro III
TABLA DE TRANSICIÓN DE ESTADOS.

Estado actual	T_B	T_C	Próximo estado
S0	0	X	S0
S0	1	X	S1
S1	X	0	S1
S1	X	1	S2
S2	X	0	S2
S2	X	1	S3
S3	X	0	S3
S3	X	1	S0

Cuadro IV
TABLA DE CODIFICACIÓN DE ESTADOS.

Estado	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Cuadro V
TABLA DE TRANSICIÓN CON CODIFICACIÓN BINARIA.

Estado actual		T_B	T_C	Próximo estado	
S_1	S_0			S_1'	S_0'
0	0	0	X	0	0
0	0	1	X	0	1
0	1	X	0	0	1
0	1	X	1	1	0
1	0	X	0	1	0
1	0	X	1	1	1
1	1	X	0	1	1
1	1	X	1	0	0

Cuadro VI
TABLA DE SALIDAS DE LA MÁQUINA DE ESTADOS.

Estado	S_1	S_0	LV	LA	LR	PV	PR	AUD	AF
S0	0	0	1	0	0	0	1	0	0
S1	0	1	0	1	0	0	1	0	0
S2	1	0	0	0	1	1	0	1	0
S3	1	1	0	0	1	1	0	1	1

Definidas las tablas de verdad, se crearon los mapas de Karnaugh para optimizar las compuertas y obtener las ecuaciones booleanas necesarias para implementar los circuitos.

Cuadro VII
MAPA DE KARNAUGH PARA S'_1 .

$T_B T_C \backslash S_1 S_0$		00	01	11	10
0	0	0	0	0	0
0	1	0	1	1	0
1	1	1	0	0	1
1	0	1	1	1	1

$$S'_1 = S_1 \cdot \overline{S_0} + S_1 \cdot \overline{T_C} + \overline{S_1} \cdot S_0 \cdot T_C \quad (10)$$

Cuadro VIII
MAPA DE KARNAUGH PARA S'_0 .

$T_B T_C \backslash S_1 S_0$		00	01	11	10
0	0	0	0	1	1
0	1	1	0	0	1
1	1	1	0	0	1
1	0	0	1	1	0

$$S'_0 = S_0 \cdot \overline{T_C} + S_1 \cdot \overline{S_0} \cdot T_C + \overline{S_1} \cdot \overline{S_0} \cdot T_B \quad (11)$$

Cuadro IX
MAPAS DE KARNAUGH PARA LAS SEÑALES DE SALIDA.

LV

$S_1 \backslash S_0$	0	1
0	1	0
1	0	0

LA

$S_1 \backslash S_0$	0	1
0	0	1
1	0	0

LR

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

PV

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

PR

$S_1 \backslash S_0$	0	1
0	1	1
1	0	0

AUD

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

AF

$S_1 \backslash S_0$	0	1
0	0	0
1	0	1

$$LV = \overline{S_1} \cdot \overline{S_0} \quad (12)$$

$$LA = \overline{S_1} \cdot S_0 \quad (13)$$

$$LR = PV = AUD = S_1 \quad (14)$$

$$PR = \overline{S_1} \quad (15)$$

$$AF = S_1 \cdot S_0 \quad (16)$$

Una vez obtenidas y simplificadas las funciones mediante los mapas de Karnaugh, se procedió al diseño e implementación de los circuitos utilizando compuertas lógicas, dando como resultado el dibujo de la




Figura 5. Diagrama del circuito de la máquina de estados dibujado.

De con la cantidad de compuerta de AND, OR e inversores se propuso utilizar algunos componentes integrados como el 74HC04, tres del del 74HC08, uno del 74HC075 y otro del 74HC74.

III. SIMULACIONES

III-A. Simulación de algo

IV. CONCLUSIONES

- Conclusión 1.
- Conclusión 2.
- Conclusión 3.

REFERENCIAS

- [1] Texas Instruments, "SN74LS74A Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset and Clear Datasheet," Dallas, TX, USA. [Online]. Available: <https://c1555f5ec9.clvaw-cdnwnd.com/34662fcf1f1e607c561442431023ac8e/200000751-dcad7dda84/74LS74%20Datasheet.pdf>

- [2] Electrónica FP, “555 Astable,” YouTube, 2021. [Online]. Available: <https://www.youtube.com/watch?v=OKDaA-yE2QY>
- [3]