

Proyecto Final: Semáforo Vehicular y Peatonal

Gabriel Alonso Chavarría Rodríguez

José Andrés Guerrero Araya

Julián Murillo Wo Ching

Jimena Vargas Vega

Resumen

En este trabajo se presenta el diseño, simulación e implementación física de un sistema de semáforo vehicular y peatonal controlado completamente mediante lógica digital discreta, sin el uso de microcontroladores ni FPGAs. El sistema integra seis subsistemas principales: alimentación rectificada regulada a 5 V, generación de reloj de 1 Hz con temporizador NE555, botón peatonal con antirrebote RC y Schmitt Trigger, contador regresivo BCD de 25 segundos con detección combinacional de los instantes de cambio de estado, máquina de estados finitos (FSM) de cuatro estados implementada con flip-flops 74HC74 y compuertas lógicas, y un subsistema de audio con tres osciladores NE555, selección de ritmo por switch analógico TC4066 y amplificación en dos etapas (2N2222 + TIP31C) para excitar un parlante de $8\ \Omega$. Todos los subsistemas fueron verificados en simulación con Multisim y posteriormente construidos e integrados sobre protoboard. Los resultados obtenidos confirman el correcto funcionamiento de la secuencia de estados, la temporización, la señalización auditiva con cambio automático de ritmo, y la visualización del conteo regresivo en displays de siete segmentos.

Index Terms

Semáforo, FSM, temporización, lógica digital, electrónica analógica.

I. INTRODUCCIÓN

Los sistemas de semáforos son una de las aplicaciones más visibles de la electrónica digital en la infraestructura urbana. Más allá de su función aparente, integran múltiples subsistemas que deben coordinarse con precisión: temporización, secuenciación de estados, detección de eventos externos y señalización tanto visual como auditiva. Su diseño representa un caso de estudio completo en sistemas digitales, ya que exige soluciones a problemas reales como el rebote mecánico de pulsadores, la generación de señales de reloj estables y la amplificación de audio para condiciones de uso en exteriores.

El presente proyecto corresponde al diseño e implementación de un semáforo vehicular con cruce peatonal desarrollado como proyecto final del curso EL3215 Laboratorio de Electrónica Analógica (IS2026, Grupo 8). La restricción principal del proyecto establece que el sistema debe implementarse exclusivamente con componentes de lógica digital discreta y electrónica analógica, sin el uso de microcontroladores, FPGAs ni ningún dispositivo programable. Esta restricción obliga a resolver cada función del sistema a nivel de compuertas, flip-flops y componentes analógicos básicos, lo que constituye en sí mismo el objetivo pedagógico central del proyecto.

El sistema diseñado opera con cuatro estados definidos por una máquina de estados finitos: estado inicial con semáforo vehicular en verde (S_0), transición con luz amarilla vehicular (S_1), paso peatonal activo (S_2) y advertencia de cierre de paso con ritmo de audio acelerado (S_3). La transición entre estados es controlada por un contador regresivo BCD de 25 s, cuya lógica combinacional genera pulsos en los instantes precisos de cambio. La solicitud de cruce peatonal

se introduce mediante un botón con circuito antirrebote y queda memorizada en un flip-flop hasta que la FSM la atiende.

El presente documento describe el diseño, análisis teórico, simulación e implementación en protoboard de cada subsistema, incluyendo los valores finales de componentes utilizados en el prototipo físico.

II. PROPUESTA DE DISEÑO

II-A. Subsistema de Alimentación

El voltaje del sistema será proporcionado en su totalidad por una fuente de 120 VAC, de manera que el semáforo funcione al ser conectado a un tomacorrientes común. Esta señal pasará por un transformador de 120 VAC a 12 VAC. La señal de este transformador luego será procesada por un arreglo rectificador de 4 diodos 1N4007 con un capacitor de filtro de $2000 \mu\text{F}$. El subsistema hasta este punto, produce una señal promedio de 15 V. Sin embargo, se planea utilizar un regulador de voltaje para estabilizar aún más la señal. La capacidad de este regulador será decidida a futuro, cuando los prototipos de los otros subsistemas indiquen con claridad cuál será el voltaje máximo requerido de la alimentación.

(nueva foto del diagrama)

Figura 1. Subsistema de alimentación rectificador

II-B. Subsistema de Control y Temporización

II-B1. Reloj con Temporizador 555: Para el funcionamiento adecuado del sistema de control, y en general del proyecto, se requiere una señal de reloj que permita establecer una referencia de tiempo para los contadores y la máquina de estados. Por esta razón, se diseñó un circuito basado en el temporizador 555 en configuración astable, ya que esta configuración permite generar una señal cuadrada periódica sin necesidad de una señal externa de disparo.

La frecuencia de oscilación del 555 en modo astable se aproxima mediante [?]:

$$f = \frac{1,44}{(R_A + 2R_B)C} \quad (1)$$

El objetivo fue obtener una frecuencia cercana a 1 Hz , de manera que cada ciclo de la señal represente aproximadamente un segundo dentro del sistema. Inicialmente se seleccionaron valores comerciales para las resistencias y el capacitor, y posteriormente se ajustó el valor de R_A para acercar la frecuencia al valor deseado.

Los valores utilizados fueron:

- $R_A = 12 \text{ k}\Omega$
- $R_B = 68 \text{ k}\Omega$
- $C = 10 \mu\text{F}$

Sustituyendo estos valores en la ecuación:

$$f = \frac{1,44}{(12\text{k}\Omega + 2(68\text{k}\Omega))(10\mu\text{F})} \quad (2)$$

$$f \approx 0,973 \text{ Hz} \quad (3)$$

Por lo tanto, el período aproximado es:

$$T = \frac{1}{f} \approx 1,03 \text{ s} \quad (4)$$

Este valor se considera adecuado para la propuesta de diseño, ya que se encuentra cercano a 1 Hz y permite utilizar la salida del 555 como reloj base del sistema. La salida del temporizador se conecta a un LED únicamente como indicador visual durante la simulación (Figura 1).

(nueva foto del diagrama)

Figura 2. Circuito del reloj de aproximadamente 1 Hz implementado con temporizador 555 en configuración astable.

II-B2. Botón y Antirrebote: El botón peatonal funciona como la entrada principal externa hacia el sistema de control. Básicamente su activación acciona toda la lógica de ambos semáforos y sistemas asociados por medio de la máquina de estados. Sin embargo, los pulsadores mecánicos pueden generar rebotes no deseados durante su accionar, provocando así múltiples transiciones rápidas aunque solo se haya presionado el botón una vez. Para evitar que la máquina de estados interprete una sola pulsación como varias solicitudes, se implementó un circuito de antirrebote.

El circuito utiliza una red RC formada por una resistencia de pull-down y un capacitor conectado a tierra. Esta red suaviza las variaciones rápidas producidas por el rebote mecánico del pulsador. Los valores seleccionados fueron:

- $R = 10 \text{ k}\Omega$
- $C = 100 \text{ nF}$

La constante de tiempo de la red RC se calcula como:

$$\tau = RC \quad (5)$$

Sustituyendo los valores utilizados:

$$\tau = (10\text{k}\Omega)(100\text{nF}) \quad (6)$$

$$\tau = 1 \text{ ms} \quad (7)$$

Posteriormente, la señal pasa por dos inversores Schmitt Trigger del circuito integrado 74LS14D (Figura 2). El primer inversor convierte la señal suavizada en una señal digital estable, mientras que el segundo inversor se utiliza para recuperar la polaridad original. De esta forma, la salida final, denominada `BTN_CLEAN`, toma un valor lógico alto cuando el botón es presionado y un valor lógico bajo cuando se encuentra liberado. En resumen, este módulo genera una salida llamada `BTN_CLEAN` que será usada a partir de ahora para referirse a la señal limpia del botón.

(nueva foto del diagrama)

Figura 3. Circuito de entrada del botón peatonal con red RC y compuertas Schmitt Trigger.

II-B3. Memoria del botón: La memoria del botón surge a partir de una consideración importante del sistema: ¿qué ocurre si el botón peatonal se presiona mientras el semáforo ya se encuentra en media secuencia? Para evitar que una nueva pulsación altere el funcionamiento del sistema en la máquina de estados, se decidió que el botón solamente debe ser aceptado cuando la misma se encuentra en el estado inicial $S0$, ya que solamente aquí habría una necesidad real de cruzar.

La codificación de estados considerada para la máquina de estados es la siguiente:

Tabla I
CODIFICACIÓN DE ESTADOS DE LA FSM.

Estado	$Q1$	$Q0$
$S0$	0	0
$S1$	0	1
$S2$	1	0
$S3$	1	1

Como el único estado en el que se desea aceptar el botón es $S0$, se implementó una señal de habilitación llamada $S0_ACTIVE$. Esta señal debe ser igual a 1 únicamente cuando $Q1 = 0$ y $Q0 = 0$. Para lograr esto se utilizó una compuerta NOR 74LS02, ya que:

$$S0_ACTIVE = \overline{Q1 + Q0} \quad (8)$$

De esta forma, cuando el sistema se encuentra en $S0$, la salida de la NOR se activa. En cualquier otro estado, la señal permanece en cero.

Luego, la señal $S0_ACTIVE$ se combina con la salida limpia del botón (BTN_CLEAN). Esta combinación genera la señal $REQUEST_VALID$, la cual indica que existe una solicitud peatonal válida:

$$REQUEST_VALID = S0_ACTIVE \cdot BTN_CLEAN \quad (9)$$

Para implementar esta operación lógica se utilizó una compuerta AND 74LS08. La Tabla ?? muestra el comportamiento esperado cuando el botón se encuentra presionado, es decir, cuando $BTN_CLEAN = 1$.

Tabla II
VALIDACIÓN DEL BOTÓN PEATONAL SEGÚN EL ESTADO ACTUAL.

$Q1$	$Q0$	Estado	$S0_ACTIVE$	BTN_CLEAN	$REQUEST_VALID$
0	0	$S0$	1	1	1
0	1	$S1$	0	1	0
1	0	$S2$	0	1	0
1	1	$S3$	0	1	0

En esta tabla, $Q1$ y $Q0$ representan los bits del estado actual de la FSM. La señal $S0_ACTIVE$ confirma que el sistema está en el estado inicial. La señal BTN_CLEAN corresponde a la salida del circuito antirrebote del botón peatonal. Finalmente, $REQUEST_VALID$ indica que la solicitud debe ser aceptada por el sistema.

Una vez generada la señal $REQUEST_VALID$, es necesario almacenarla, ya que se podría soltar el botón antes de que la FSM procese la solicitud. Para esto se utilizó un flip-flop D 74LS74. La entrada D se conectó a nivel lógico alto, mientras que la señal $REQUEST_VALID$ se conectó

al reloj del flip-flop. De esta forma, cuando ocurre un flanco positivo en REQUEST_VALID, el flip-flop almacena un 1 en su salida Q .

La salida Q del flip-flop se denomina TB . Esta señal permanece en 1 aunque el botón sea liberado, indicando que existe una solicitud peatonal pendiente. Posteriormente, esta memoria se reinicia mediante la señal de reset proveniente de la FSM, haciendo que TB vuelva a cero una vez que la solicitud ha sido atendida.

La configuración utilizada para el 74LS74 fue la siguiente [?]:

- Entrada D conectada a 5 V.
- Entrada de reloj conectada a REQUEST_VALID.
- Salida Q utilizada como TB .
- Entrada CLR conectada a la señal de reinicio de la FSM.
- Entrada PR conectada a nivel lógico alto para mantenerla inactiva.

En la Fig. ?? se muestra la implementación completa del bloque de validación y memoria del botón peatonal.

(nueva foto del diagrama)

Figura 4. Circuito de validación y memoria de la solicitud peatonal.

II-C. Subsistema Audio

El subsistema de audio tiene como objetivo generar señalización auditiva para el semáforo peatonal. Según las especificaciones del proyecto, el sistema debe producir un sonido periódico mientras el paso peatonal está habilitado, y aumentar la frecuencia de ese sonido durante los últimos cinco segundos antes del cambio al estado de detención.

Para lograr esto se diseñó un subsistema compuesto por tres etapas principales: generación de tono y ritmo mediante temporizadores NE555, selección lógica del ritmo adecuado según la fase del semáforo, y amplificación de la señal para excitar un parlante de 8Ω .

II-C1. Generación de Tono y Ritmo: Se utilizaron tres temporizadores NE555 configurados en modo astable [?]. Esta configuración permite generar una onda cuadrada de forma autónoma cuya frecuencia depende de los valores de R_a , R_b y el capacitor de temporización C , según la ecuación:

$$f = \frac{1,44}{(R_a + 2R_b) \cdot C} \quad (10)$$

Los tres temporizadores cumplen funciones distintas: uno genera el tono audible, uno genera el ritmo lento para el paso peatonal normal, y uno genera el ritmo rápido para los últimos cinco segundos.

NE555 de Tono ($\approx 300\text{ Hz}$). Este temporizador genera la frecuencia audible que percibe el peatón. Su salida por el pin 3 produce una onda cuadrada de aproximadamente 300 Hz, representativa de los tonos utilizados en semáforos peatonales reales. Los valores de componentes seleccionados se muestran en la Tabla ??.

Tabla III
COMPONENTES DEL NE555 DE TONO.

Componente	Valor	Justificación
R_a	1 k Ω	Protege el pin de descarga
R_b	20 k Ω	Define la frecuencia junto con C
C timing	100 nF	Capacitor de temporización

Aplicando la ecuación (??):

$$f = \frac{1,44}{(1\text{ k} + 2 \cdot 20\text{ k}) \cdot 100\text{ nF}} = \frac{1,44}{41\,000 \times 100 \times 10^{-9}} \approx 351\text{ Hz} \quad (11)$$

El pin 4 (RST) de este temporizador recibe la señal del bloque de selección de ritmo (TC4066BP), lo que permite interrumpir el tono rítmicamente para crear los bips audibles.

(nueva foto del diagrama)

Figura 5. Circuito del NE555 de tono ($\approx 351\text{ Hz}$).

NE555 de Ritmo Lento ($\approx 5,7\text{ Hz}$). Este temporizador genera la cadencia de bips durante la fase normal del paso peatonal. Para lograr una pausa notablemente más larga que el bip, se incorporó un diodo 1N4149 en paralelo con R_b , separando los tiempos de carga y descarga del capacitor:

$$t_{\text{HIGH}} = 0,693 \cdot R_a \cdot C \quad (12)$$

$$t_{\text{LOW}} = 0,693 \cdot R_b \cdot C \quad (13)$$

Los valores seleccionados se muestran en la Tabla ??.

Tabla IV
COMPONENTES DEL NE555 DE RITMO LENTO.

Componente	Valor	Función
R_a	4,7 k Ω	Duración del bip ($\approx 72\text{ ms}$)
R_b	6,8 k Ω	Duración de la pausa ($\approx 104\text{ ms}$)
C	22 μF	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga

El pin 4 (RST) recibe la señal de *paso peatonal habilitado* proveniente de la máquina de estados. Mientras esa señal está en HIGH, el temporizador oscila y genera el ritmo; cuando baja a LOW, el temporizador se detiene y el audio se apaga.

(nueva foto del diagrama)

Figura 6. Circuito del NE555 de ritmo lento ($\approx 5,7\text{ Hz}$).

NE555 de Ritmo Rápido ($\approx 14,6\text{ Hz}$). Este temporizador genera la cadencia acelerada durante los últimos cinco segundos del paso peatonal, comunicando urgencia al peatón. Opera con los

misimos principios que el de ritmo lento pero con C reducido para aumentar la frecuencia. Los valores se muestran en la Tabla ??.

Tabla V
COMPONENTES DEL NE555 DE RITMO RÁPIDO.

Componente	Valor	Función
R_a	1 k Ω	Duración del bip (≈ 3 ms)
R_b	20 k Ω	Duración de la pausa (≈ 65 ms)
C	4,7 μ F	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga

(nueva foto del diagrama)

Figura 7. Circuito del NE555 de ritmo rápido ($\approx 14,6$ Hz).

II-C2. Selección Lógica del Ritmo: Para que el subsistema de audio cambie automáticamente entre ritmo lento y ritmo rápido según la fase del semáforo, se implementó un bloque de selección lógica compuesto por un switch analógico TC4066BP y un inversor 74LS14N.

Se utilizó uno de los seis inversores Schmitt del 74LS14N para invertir la señal de *últimos 5 s* proveniente de la máquina de estados. Esta señal invertida controla el Switch 1 del TC4066BP, garantizando que ambos switches operen de forma complementaria y nunca estén activos simultáneamente:

- Señal *últimos 5 s* en LOW $\Rightarrow$ inversor da HIGH $\Rightarrow$ Switch 1 activo $\Rightarrow$ ritmo lento pasa al tono.
- Señal *últimos 5 s* en HIGH $\Rightarrow$ inversor da LOW $\Rightarrow$ Switch 1 inactivo $\Rightarrow$ ritmo rápido toma el control.

Se utilizaron dos switches del TC4066BP para seleccionar cuál señal de ritmo llega al pin 4 (RST) del NE555 de tono: Switch 1 con la salida del 555 de ritmo lento, y Switch 2 con la salida del 555 de ritmo rápido controlado directamente por la señal *últimos 5 s*. De esta forma el TC4066BP actúa como un multiplexor de dos entradas cuya señal de control proviene directamente de la máquina de estados.

II-C3. Etapa de Amplificación: La señal del pin 3 del NE555 de tono tiene una amplitud de aproximadamente $5 V_{pp}$ con $V_{CC} = 5$ V, suficiente en voltaje pero con poca capacidad de corriente para excitar directamente un parlante de 8 Ω . Por ello se diseñó un amplificador de dos etapas: emisor común para amplificar el voltaje, seguido de un seguidor de emisor para amplificar la corriente.

Antes de ingresar al amplificador, la señal del NE555 se atenúa mediante un divisor de tensión (47 k Ω en serie, con capacitor de acople de 4,7 μ F) para reducirla de 5 V a aproximadamente 800–900 mV, evitando la saturación del transistor de la primera etapa.

Primera etapa: Emisor Común (2N2222). La polarización se realiza con un divisor de tensión en la base para establecer el punto Q centrado en $V_{CE} \approx V_{CC}/2$ [?]. Los componentes se muestran en la Tabla ??.

Tabla VI
COMPONENTES DE LA PRIMERA ETAPA (EMISOR COMÚN).

Componente	Valor	Justificación
R_1 (divisor base, V_{CC})	47 k Ω	Fija la corriente del divisor
R_2 (divisor base, GND)	8,2 k Ω	Establece $V_B \approx 0,74$ V
R_C (colector)	1,2 k Ω	Define I_C y el punto Q
C acople entre etapas	100 μ F	Bloquea el DC entre etapas

El punto de operación Q se calcula como:

$$V_B = V_{CC} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{8,2 \text{ k}}{55,2 \text{ k}} \approx 0,74 \text{ V} \quad (14)$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C} = \frac{5 - 2,5}{1200} \approx 2,08 \text{ mA} \quad (15)$$

$$V_C \approx 2,9 \text{ V} \quad (\text{medido en simulación}) \quad (16)$$

Segunda etapa: Seguidor de Emisor (TIP31C). La configuración de colector común con TIP31C amplifica la corriente para excitar el parlante, presentando alta ganancia de corriente ($h_{FE} \geq 25$ con $I_C = 1$ A según datasheet [?]) y baja impedancia de salida. Los componentes se listan en la Tabla ??.

Tabla VII
COMPONENTES DE LA SEGUNDA ETAPA (SEGUIDOR DE EMISOR).

Componente	Valor	Justificación
R_6 (divisor base, V_{CC})	820 Ω	Fija la corriente del divisor
R_7 (divisor base, GND)	2,2 k Ω	Establece $V_B \approx 2,5$ V
Parlante (carga)	8 Ω	Carga en el emisor del TIP31C

Con $V_B = 2,5$ V, la corriente y potencia entregadas al parlante resultan:

$$V_E = V_B - 0,7 \text{ V} = 1,8 \text{ V} \quad (17)$$

$$I_C = \frac{V_E}{R_L} = \frac{1,8}{8} = 225 \text{ mA} \quad (18)$$

$$P = I_C^2 \cdot R_L = (0,225)^2 \times 8 \approx 405 \text{ mW} \quad (19)$$

Este valor de potencia es suficiente para garantizar la audibilidad del semáforo peatonal en condiciones normales de uso.

(nueva foto del diagrama)

Figura 8. Esquemático del amplificador de dos etapas (emisor común + seguidor de emisor).

(nueva foto del diagrama)

Figura 9. Esquemático completo del subsistema de audio en Multisim.

II-C4. Verificación en Simulación: El subsistema fue simulado en Multisim. Las mediciones con osciloscopio virtual y multímetro confirmaron el correcto funcionamiento de cada etapa. Los resultados se resumen en la Tabla ??.

Tabla VIII
COMPARACIÓN DE VALORES ESPERADOS Y MEDIDOS EN SIMULACIÓN.

Parámetro	Valor esperado	Valor medido
Frecuencia del tono	≈ 350 Hz	≈ 300 – 350 Hz
Ritmo lento	≈ 2 Hz	≈ 2 Hz
Ritmo rápido	≈ 6 Hz	$\approx 6,48$ Hz
Voltaje colector etapa 1	$\approx 2,5$ V	$\approx 2,9$ V
Voltaje base TIP31C	$\approx 2,5$ V	$\approx 2,5$ V
Corriente en parlante	≈ 225 mA	200–240 mA
Potencia en parlante	≈ 405 mW	320–460 mW

Al activar la señal de *últimos 5 s* mediante el switch manual que simula la máquina de estados, el ritmo cambia automáticamente al ritmo rápido, confirmando el correcto funcionamiento del bloque de selección con TC4066BP y 74LS14N. La variación observada en las mediciones de corriente se atribuye a los artefactos del simulador al trabajar con señales de onda cuadrada y múltiples etapas no lineales interactuando simultáneamente.

II-D. Sistema de Control

El sistema de control está diseñado para que desde este modulo se puedan manejar las demás etapas del proyecto, ya que de aquí se van a generar las señales de activación y desactivación para que funcionen otros sistemas, como las luces de los semáforos tanto del vehicular como del peatonal, así como la señal del audio, la cuenta regresiva y los tiempos de espera. Por lo que era importante investigar la forma más óptima y segura de poder generar las señales que de una manera segura eficiente.

II-D1. Máquina de estados: Para la creación del controlador se implementó una máquina de estados basándose en un ejemplo del libro de Harris y Harris [?], el cual presentaba cuatro estados de control para un cruce de dos vías. Adaptándolo a las características del proyecto, se utilizaron igualmente cuatro estados, pero con otras variables de señales de salida. Se puede observar en la Fig. ??.

(nueva foto del diagrama)

Figura 10. Diagrama de la máquina de estados del semáforo.

De acuerdo con la lógica implementada, en el estado inicial se mantienen la luz verde del semáforo vehicular y luz roja del semáforo peatonal siempre que $T_B = 0$; en el caso de que cambie con $T_B = 1$ pasa al segundo estado donde se activa la luz amarilla del semáforo vehicular y se mantiene la luz roja del peatonal. Aquí se va a utilizar la señal T_C para controlar los tiempos de espera en cada estado; para el siguiente estado se cambia la señal del semáforo vehicular a rojo y el peatonal a verde, iniciando la cuenta regresiva y la señal de audio durante 15 segundos. Por último, al llegar al estado S3, este solo se creó para diferenciar los últimos 5 segundos donde el ritmo de la señal de audio se va a aumentar para indicarle al peatón que ya se le va a finalizar su tiempo.

Definida la máquina de estados, se procedió a la creación de las tablas de verdad.

Tabla IX
TABLA DE TRANSICIÓN DE ESTADOS.

Estado actual	T_B	T_C	Próximo estado
S0	0	X	S0
S0	1	X	S1
S1	X	0	S1
S1	X	1	S2
S2	X	0	S2
S2	X	1	S3
S3	X	0	S3
S3	X	1	S0

Tabla X
TABLA DE CODIFICACIÓN DE ESTADOS.

Estado	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Tabla XI
TABLA DE TRANSICIÓN CON CODIFICACIÓN BINARIA.

Estado actual		T_B	T_C	Próximo estado	
S_1	S_0			S'_1	S'_0
0	0	0	X	0	0
0	0	1	X	0	1
0	1	X	0	0	1
0	1	X	1	1	0
1	0	X	0	1	0
1	0	X	1	1	1
1	1	X	0	1	1
1	1	X	1	0	0

Tabla XII
TABLA DE SALIDAS DE LA MÁQUINA DE ESTADOS.

Estado	S_1	S_0	LV	LA	LR	PV	PR	AUD	AF
S0	0	0	1	0	0	0	1	0	0
S1	0	1	0	1	0	0	1	0	0
S2	1	0	0	0	1	1	0	1	0
S3	1	1	0	0	1	1	0	1	1

Definidas las tablas de verdad, se crearon los mapas de Karnaugh para optimizar las compuertas y obtener las ecuaciones booleanas necesarias para implementar los circuitos.

Tabla XIII
MAPA DE KARNAUGH PARA S'_1 .

$T_B T_C \backslash S_1 S_0$		00	01	11	10
0	0	0	0	0	0
0	1	0	1	1	0
1	1	1	0	0	1
1	0	1	1	1	1

$$S'_1 = S_1 \cdot \overline{S_0} + S_1 \cdot \overline{T_C} + \overline{S_1} \cdot S_0 \cdot T_C \quad (20)$$

Tabla XIV
MAPA DE KARNAUGH PARA S'_0 .

$T_B T_C \backslash S_1 S_0$		00	01	11	10
0	0	0	0	1	1
0	1	1	0	0	1
1	1	1	0	0	1
1	0	0	1	1	0

$$S'_0 = S_0 \cdot \overline{T_C} + S_1 \cdot \overline{S_0} \cdot T_C + \overline{S_1} \cdot \overline{S_0} \cdot T_B \quad (21)$$

Tabla XV
MAPAS DE KARNAUGH PARA LAS SEÑALES DE SALIDA.

LV

$S_1 \backslash S_0$	0	1
0	1	0
1	0	0

PV

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

LA

$S_1 \backslash S_0$	0	1
0	0	1
1	0	0

PR

$S_1 \backslash S_0$	0	1
0	1	1
1	0	0

AF

$S_1 \backslash S_0$	0	1
0	0	0
1	0	1

LR

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

AUD

$S_1 \backslash S_0$	0	1
0	0	0
1	1	1

$$LV = \overline{S_1} \cdot \overline{S_0} \quad (22)$$

$$LA = \overline{S_1} \cdot S_0 \quad (23)$$

$$LR = PV = AUD = S_1 \quad (24)$$

$$PR = \overline{S_1} \quad (25)$$

$$AF = S_1 \cdot S_0 \quad (26)$$

Una vez obtenidas y simplificadas las funciones mediante los mapas de Karnaugh, se determinó la cantidad de compuertas lógicas necesarias para implementar el circuito ya que la ecuación de S'_1 requiere tres términos AND y una compuerta OR de tres entradas, al igual que la ecuación

de S'_0 y en el caso de las señales de salida LV, LA y AF requieren cada una su propia compuerta AND de dos entradas, una vez definido esto se procedió al diseño e implementación de los circuitos utilizando compuertas lógicas, dando como resultado el dibujo de la Fig. ??.

(nueva foto del diagrama)

Figura 11. Diagrama del circuito de la máquina de estados dibujado.

Contemplando las compuertas utilizadas para las señales negadas $\overline{S_1}$, $\overline{S_0}$ y $\overline{T_C}$ se puede utilizar el integrado 74HC04, el cual contiene seis compuertas NOT de las cuales se emplean tres.

En el caso de las compuertas AND se seleccionó el integrado 74HC08, que contiene cuatro compuertas AND de dos entradas cada un y como las ecuaciones de próximo estado contienen tres términos de tres variables, estos se implementaron en cascada utilizando dos compuertas AND de dos entradas, reutilizando las señales de salida LV, LA y AF como productos intermedios. En total se requieren nueve compuertas AND de dos entradas dado esta se va a utilizar tres integrados 74HC08.

Para combinar los tres términos de cada ecuación de próximo estado se seleccionó el integrado 74HC4075, que contiene tres compuertas OR de tres entradas, de las cuales se emplean dos.

Por último, para el registro de estado se utilizó un integrado 74HC74, el cual contiene dos flip-flops tipo D, uno para almacenar S_1 y otro para S_0 .

Para verificar el correcto funcionamiento de toda esta lógica, se simuló con el programa Multisim como se puede observar en las Fig. ??, Fig. ??, Fig. ?? y Fig. ??, donde cada figura representa un estado de la FSM, además se puede observar su correcto funcionamiento, ya que se activa cada señal y luz del LED tal como se definió inicialmente en el diagrama de la FSM y las tablas de verdad.

(nueva foto del diagrama)

Figura 12. Simulación del estado SO

Se observa como en la imagen de la Fig. ?? se enciende el led verde el cual tiene la señal de LV la cual debio activarse en este estado junto con la del PR, y la del TB = 0, ya que nadie a apretado el boto.

(nueva foto del diagrama)

Figura 13. Simulación del estado S1

En el momento que alguien aprete el botón TB = 1 y se desactivan las señales pasadas y se altiva la LA y se mantiene la PR en rojo, pero ahora también se activa el TC para que cambie al siguiente estado.

(nueva foto del diagrama)

Figura 14. Simulación del estado S2

En el tercer estado se activa la LR y la PR, además de una de las señales de audio AUD que va ha ser la encargada de iniciar el sonido para la señal auditiva de peatón.

(nueva foto del diagrama)

Figura 15. Simulación del estado S3

Por ultimo en el cuarto estado se mantienen las mismas señales de semáforo peatonal y vehicular, pero se le agrega la ultima señal de alerta auditiva por lo que la señal AF se activa para indicarle al peatón que le quedan menos de 5 segundos.

II-D2. Señalización del semáforo vehicular: Una vez creado y demostrado que el controlador funciona, se procedió a crear otra de las etapas relacionada con el controlador: las señalizaciones de las luces. Para esta parte se construyeron circuitos básicos con resistencias y un transistor 2N2222, los cuales van a estar funcionando de acuerdo al estado en que se encuentre el controlador. Así se demuestra en las siguientes figuras, donde se simulan los circuitos de las luces del semáforo vehicular que, al conectarle las señales de LV, LA y LR, logran activar los LED de igual forma como se definió en los LED de prueba. Su orden de secuencia se puede ver en las Fig. ??, Fig. ?? y Fig. ??.

(nueva foto del diagrama)

Figura 16. Simulación del semáforo vehicular luz verde

(nueva foto del diagrama)

Figura 17. Simulación del semáforo vehicular luz amarilla

(nueva foto del diagrama)

Figura 18. Simulación del semáforo vehicular luz roja

II-D3. Señalización del semáforo peatonal: Lo mismo aplica para el circuito del semáforo peatonal, donde se definió un circuito sencillo con resistencias y un transistor 2N2222. En este caso se conectaron dos circuitos idénticos en paralelo, donde cada uno simula el semáforo que va a haber en ambos lados de la calle, así se puede observar en las Fig. ?? y Fig. ??.

(nueva foto del diagrama)

Figura 19. Simulación del semáforo peatonal luz roja

(nueva foto del diagrama)

Figura 20. Simulación del semáforo peatonal luz verde

II-D4. Señalización del del conteo regresivo: Para la señalización de la cuenta regresiva se puede observar en la figuras Fig. ?? que se va activar con la señal del AUD porque al final tanto el sonido como el display debe estar sincronizado a que se inicien en el mismo instante

entonces en el momento que se activa AUD, se debe iniciar tanto la señal de la cuenta regresiva como la señal auditiva para el peatón.

(nueva foto del diagrama)

Figura 21. Simulación de la cuenta regresiva inicial

Y en la segunda Fig. ?? se demuestra como está debidamente sincronizado, ya que en el momento que la señal AF se activa deben de faltar 5 segundos en el display.

(nueva foto del diagrama)

Figura 22. Simulación de la cuenta regresiva en los últimos 5 segundos

Sobre el circuito que se va a utilizar tanto para la parte del contador como el del display se puede observar en la Fig. ??, está compuesto por dos contadores 4029BP configurados en modo descendente para las decenas y unidades respectivamente. Ambos contadores comparten un reloj de 1 Hz y sus salidas BCD se conectan a dos decodificadores 74LS47N, que a su vez controlan los displays de 7 segmentos de ánodo común. Para la detección del fin de cuenta se utilizaron compuertas AND e inversores 74LS04D que generan la señal T_C , la cual indica al controlador que el tiempo del estado actual ha finalizado. El conteo se habilita mediante un botón que se interrumpe cuando la FSM regresa al estado S0.

(nueva foto del diagrama)

Figura 23. Simulación del circuito que se va a implementar para el contador y display

REFERENCIAS

- [1] Texas Instruments, “SN74LS74A Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset and Clear Datasheet,” Dallas, TX, USA. [Online]. Available: <https://c1555f5ec9.clvaw-cdnwnd.com/34662fcf1f1e607c561442431023ac8e/200000751-dcad7dda84/74LS74%20Datasheet.pdf>
- [2] Electrónica FP, “555 Astable,” YouTube, 2021. [Online]. Available: <https://www.youtube.com/watch?v=OKDaA-yE2QY>
- [3] Philips Semiconductors, “2N2222 NPN Switching Transistors,” datasheet, Philips Semiconductors, Eindhoven, Netherlands. [Online]. Available: <https://www.alldatasheet.com/html-pdf/15067/PHILIPS/2N2222/995/4/2N2222.html>. [Accessed: May 2026].
- [4] ON Semiconductor, “TIP31, TIP31A, TIP31B, TIP31C: NPN Epitaxial Silicon Transistor,” datasheet, ON Semiconductor, Phoenix, AZ, USA. [Online]. Available: <https://www.alldatasheet.com/html-pdf/499213/ONSEMI/TIP31/214/1/TIP31.html>. [Accessed: May 2026].
- [5] Ariat Tech, “What is the NE555?” *Ariat Tech Blog*, 2024. [Online]. Available: <https://www.ariat-tech.es/blog/what-is-the-ne555.html#t2>. [Accessed: May 2026].
- [6] D. M. Harris and S. L. Harris, *Digital Design and Computer Architecture*, 2nd ed. Morgan Kaufmann, 2013.