

Proyecto Final: Semáforo Vehicular y Peatonal

Gabriel Alonso Chavarría Rodríguez

José Andrés Guerrero Araya

Julián Murillo Wo Ching

Jimena Vargas Vega

Resumen

En este trabajo se presenta el diseño, simulación e implementación física de un sistema de semáforo vehicular y peatonal controlado completamente mediante lógica digital discreta, sin el uso de microcontroladores ni FPGAs. El sistema integra seis subsistemas principales: alimentación rectificada regulada a 5 V, generación de reloj de 1 Hz con temporizador NE555, botón peatonal con antirrebote RC y Schmitt Trigger, contador regresivo BCD de 25 segundos con detección combinacional de los instantes de cambio de estado, máquina de estados finitos (FSM) de cuatro estados implementada con flip-flops 74HC74 y compuertas lógicas, y un subsistema de audio con tres osciladores NE555, selección de ritmo por switch analógico TC4066 y amplificación en dos etapas (2N2222 + TIP31C) para excitar un parlante de $8\ \Omega$. Todos los subsistemas fueron verificados en simulación con Multisim y posteriormente construidos e integrados sobre protoboard. Los resultados obtenidos confirman el correcto funcionamiento de la secuencia de estados, la temporización, la señalización auditiva con cambio automático de ritmo, y la visualización del conteo regresivo en displays de siete segmentos.

Index Terms

Semáforo, FSM, temporización, lógica digital, electrónica analógica.

I. INTRODUCCIÓN

Los sistemas de semáforos son una de las aplicaciones más visibles de la electrónica digital en la infraestructura urbana. Más allá de su función aparente, integran múltiples subsistemas que deben coordinarse con precisión: temporización, secuenciación de estados, detección de eventos externos y señalización tanto visual como auditiva. Su diseño representa un caso de estudio completo en sistemas digitales, ya que exige soluciones a problemas reales como el rebote mecánico de pulsadores, la generación de señales de reloj estables y la amplificación de audio para condiciones de uso en exteriores.

El presente proyecto corresponde al diseño e implementación de un semáforo vehicular con cruce peatonal desarrollado como proyecto final del curso EL3215 Laboratorio de Electrónica Analógica (IS2026, Grupo 8). La restricción principal del proyecto establece que el sistema debe implementarse exclusivamente con componentes de lógica digital discreta y electrónica analógica, sin el uso de microcontroladores, FPGAs ni ningún dispositivo programable. Esta restricción obliga a resolver cada función del sistema a nivel de compuertas, flip-flops y componentes analógicos básicos, lo que constituye en sí mismo el objetivo pedagógico central del proyecto.

El sistema diseñado opera con cuatro estados definidos por una máquina de estados finitos: estado inicial con semáforo vehicular en verde (S_0), transición con luz amarilla vehicular (S_1), paso peatonal activo (S_2) y advertencia de cierre de paso con ritmo de audio acelerado (S_3). La transición entre estados es controlada por un contador regresivo BCD de 25 s, cuya lógica combinacional genera pulsos en los instantes precisos de cambio. La solicitud de cruce peatonal

se introduce mediante un botón con circuito antirrebote y queda memorizada en un flip-flop hasta que la FSM la atiende.

El presente documento describe el diseño, análisis teórico, simulación e implementación en protoboard de cada subsistema, incluyendo los valores finales de componentes utilizados en el prototipo físico.

II. SUBSISTEMA DE ALIMENTACIÓN

El voltaje del sistema será proporcionado en su totalidad por una fuente de 120 VAC, de manera que el semáforo funcione al ser conectado a un tomacorrientes común. Esta señal pasará por un transformador de 120 VAC a 12 VAC. La señal de este transformador luego será procesada por un arreglo rectificador de 4 diodos 1N4007 con un capacitor de filtro de $4700\ \mu\text{F}$. El subsistema hasta este punto, produce una señal promedio de 15 V. Para obtener la señal final en DC, se utilizaron dos reguladores de voltaje LM7805 de 5 V en paralelo. Uno de estos reguladores es responsable de la alimentación del subsistema de audio, mientras que el otro actúa como fuente para los subsistemas restantes.




Figura 1. Subsistema de alimentación rectificador

Además, para ambos reguladores se conectó un capacitor de $1\ \mu\text{F}$ entre su entrada y tierra. Esto se llevó a cabo para estabilizar el voltaje de entrada que ve el regulador ante ruido que puede aparecer en el circuito rectificador. Además, protege al regulador de caídas en el voltaje de entrada debido a cambios abruptos en la corriente utilizada por el sistema. Asimismo, un capacitor de $0,1\ \mu\text{F}$ entre su salida y tierra por las mismas razones. [2]

La decisión de utilizar dos reguladores en paralelo emergió tras observar muy altas temperaturas en el regulador cuando solo se utilizó uno para la alimentación del sistema completo. El 7805 tiene una corriente máxima de $1,5\ \text{A}$ [2]. Después de una serie de mediciones, se vió que el subsistema de audio requería alrededor de $800\ \text{mA}$, mientras que el resto de los subsistemas juntos requieren alrededor de $600\ \text{mA}$. Por motivos de seguridad y preservación del sistema, se decidió entonces utilizar un regulador exclusivamente para la alimentación del subsistema de audio, cuya señal fue denotada V_{CC} . La señal del regulador responsable por la alimentación del resto de subsistemas se denotó V_S .

III. SUBSISTEMA DE TEMPORIZACIÓN

Para el funcionamiento adecuado del sistema de control, y en general del proyecto, se requiere una señal de reloj que permita establecer una referencia de tiempo para los contadores y la máquina de estados. Por esta razón, se diseñó un circuito basado en el temporizador NE555 en configuración astable, ya que esta configuración permite generar una señal cuadrada periódica sin necesidad de una señal externa de disparo.

La frecuencia de oscilación del 555 en modo astable se aproxima mediante [3]:

$$f = \frac{1,44}{(R_A + 2R_B)C} \quad (1)$$

El objetivo fue obtener una frecuencia cercana a 1 Hz, de manera que cada ciclo de la señal represente aproximadamente un segundo dentro del sistema. Inicialmente se seleccionaron valores comerciales para las resistencias y el capacitor, y posteriormente se ajustó el valor de R_A para acercar la frecuencia al valor deseado.

Los valores utilizados fueron:

- $R_A = 12 \text{ k}\Omega$
- $R_B = 68 \text{ k}\Omega$
- $C = 10 \text{ }\mu\text{F}$

Sustituyendo estos valores en la ecuación:

$$f = \frac{1,44}{(12\text{k}\Omega + 2(68\text{k}\Omega))(10\mu\text{F})} \quad (2)$$

$$f \approx 0,973 \text{ Hz} \quad (3)$$

Por lo tanto, el período aproximado es:

$$T = \frac{1}{f} \approx 1,03 \text{ s} \quad (4)$$

Este valor se considera adecuado para la propuesta de diseño, ya que se encuentra cercano a 1 Hz y permite utilizar la salida del 555 como reloj base del sistema. La salida del temporizador se conecta a un LED únicamente como indicador visual durante la simulación (Figura 1).

(nueva foto del diagrama)

Figura 2. Circuito del reloj de aproximadamente 1 Hz implementado con temporizador 555 en configuración astable.

IV. SUBSISTEMA DE DESPLIEGUE

Este subsistema opera en base a dos contadores CMOS CD4029 conectados en cascodo, uno encargado de contar decenas, y el otro unidades. Ambos contadores se encuentran en modo de contado por década, de modo regresivo, y conectados a la señal de reloj del subsistema de temporización. El contador de decenas se tiene preestablecido empezar en 2, y el de unidades en 5, de modo que se inicie una cuenta regresiva a partir de 25 cuando se habilita el pin de *Preset Enable* de ambos contadores.

Las salidas del contador de las decenas, del bit menos significativo al bit más significativo, se definen D_0 , D_1 , D_2 , y D_3 . Las salidas del contador de unidades se definen U_0 , U_1 , U_2 , y U_3 ,

de la misma manera. Ambos contadores tienen un decodificador CD4511B respectivo, al cuál las salidas del contador están conectadas. Ambos decodificadores están conectados a un display de 7 segmentos de cátodo común correspondiente. El cátodo de estos está conectado a tierra mediante una resistencia de $330\ \Omega$ para limitar la corriente.

V. SUBSISTEMA DE AUDIO

El subsistema de audio tiene como objetivo generar señalización auditiva para el semáforo peatonal. Según las especificaciones del proyecto, el sistema debe producir un sonido periódico mientras el paso peatonal está habilitado, y aumentar la frecuencia de ese sonido durante los últimos cinco segundos antes del cambio al estado de detención.

Para lograr esto se diseñó un subsistema compuesto por tres etapas principales: generación de tono y ritmo mediante temporizadores NE555, selección lógica del ritmo adecuado según la fase del semáforo, y amplificación de la señal para excitar un parlante de $8\ \Omega$.

V-A. Generación de Tono y Ritmo

Se utilizaron tres temporizadores NE555 configurados en modo astable [6]. Esta es la misma configuración que la del 555 en el subsistema de temporización, y permite generar una onda cuadrada de forma autónoma cuya frecuencia depende de los valores de R_a , R_b y el capacitor de temporización C . Los tres temporizadores cumplen funciones distintas: uno genera el tono audible, uno genera el ritmo lento para el paso peatonal normal, y uno genera el ritmo rápido para los últimos cinco segundos.

NE555 de Tono ($\approx 300\text{ Hz}$). Este temporizador genera la frecuencia audible que percibe el peatón. Su salida por el pin 3 produce una onda cuadrada de aproximadamente 300 Hz, representativa de los tonos utilizados en semáforos peatonales reales. Los valores de componentes seleccionados se muestran en la Tabla I.

Tabla I
COMPONENTES DEL NE555 DE TONO.

Componente	Valor	Justificación
R_a	1 k Ω	Protege el pin de descarga
R_b	20 k Ω	Define la frecuencia junto con C
C timing	100 nF	Capacitor de temporización

Aplicando la ecuación (1):

$$f = \frac{1,44}{(1\text{ k} + 2 \cdot 20\text{ k}) \cdot 100\text{ nF}} = \frac{1,44}{41\ 000 \times 100 \times 10^{-9}} \approx 351\text{ Hz} \quad (5)$$

El pin 4 (RST) de este temporizador recibe la señal del bloque de selección de ritmo (TC4066BP), lo que permite interrumpir el tono rítmicamente para crear los bips audibles.

(nueva foto del diagrama)

Figura 3. Circuito del NE555 de tono ($\approx 351\text{ Hz}$).

NE555 de Ritmo Lento ($\approx 5,7$ Hz). Este temporizador genera la cadencia de bips durante la fase normal del paso peatonal. Para lograr una pausa notablemente más larga que el bip, se incorporó un diodo 1N4149 en paralelo con R_b , separando los tiempos de carga y descarga del capacitor:

$$t_{\text{HIGH}} = 0,693 \cdot R_a \cdot C \quad (6)$$

$$t_{\text{LOW}} = 0,693 \cdot R_b \cdot C \quad (7)$$

Los valores seleccionados se muestran en la Tabla II.

Tabla II
COMPONENTES DEL NE555 DE RITMO LENTO.

Componente	Valor	Función
R_a	4,7 k Ω	Duración del bip (≈ 72 ms)
R_b	6,8 k Ω	Duración de la pausa (≈ 104 ms)
C	22 μ F	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga

El pin 4 (RST) recibe la señal AUD , proveniente de la máquina de estados. Mientras esa señal está en HIGH, el temporizador oscila y genera el ritmo; cuando baja a LOW, el temporizador se detiene y el audio se apaga.

(nueva foto del diagrama)

Figura 4. Circuito del NE555 de ritmo lento ($\approx 5,7$ Hz).

NE555 de Ritmo Rápido ($\approx 14,6$ Hz). Este temporizador genera la cadencia acelerada durante los últimos cinco segundos del paso peatonal, comunicando urgencia al peatón. Opera con los mismos principios que el de ritmo lento pero con C reducido para aumentar la frecuencia. Los valores se muestran en la Tabla III.

Tabla III
COMPONENTES DEL NE555 DE RITMO RÁPIDO.

Componente	Valor	Función
R_a	1 k Ω	Duración del bip (≈ 3 ms)
R_b	20 k Ω	Duración de la pausa (≈ 65 ms)
C	4,7 μ F	Capacitor de temporización
Diodo	1N4149	Separa tiempos de carga y descarga

(nueva foto del diagrama)

Figura 5. Circuito del NE555 de ritmo rápido ($\approx 14,6$ Hz).

V-B. Selección Lógica del Ritmo

Para que el subsistema de audio cambie automáticamente entre ritmo lento y ritmo rápido según la fase del semáforo, se implementó un bloque de selección lógica compuesto por un switch analógico TC4066BP y un inversor 74LS14N.

Se utilizó uno de los seis inversores Schmitt del 74LS14N para invertir la señal de *últimos 5 s* proveniente de la máquina de estados. Esta señal invertida controla el Switch 1 del TC4066BP, garantizando que ambos switches operen de forma complementaria y nunca estén activos simultáneamente:

- Señal *últimos 5 s* en LOW $\Rightarrow$ inversor da HIGH $\Rightarrow$ Switch 1 activo $\Rightarrow$ ritmo lento pasa al tono.
- Señal *últimos 5 s* en HIGH $\Rightarrow$ inversor da LOW $\Rightarrow$ Switch 1 inactivo $\Rightarrow$ ritmo rápido toma el control.

Se utilizaron dos switches del TC4066BP para seleccionar cuál señal de ritmo llega al pin 4 (RST) del NE555 de tono: Switch 1 con la salida del 555 de ritmo lento, y Switch 2 con la salida del 555 de ritmo rápido controlado directamente por la señal *últimos 5 s*. De esta forma el TC4066BP actúa como un multiplexor de dos entradas cuya señal de control proviene directamente de la máquina de estados.

V-C. Etapa de Amplificación

La señal del pin 3 del NE555 de tono tiene una amplitud de aproximadamente 5 V con $V_{CC} = 5$ V, suficiente en voltaje pero con poca capacidad de corriente para excitar directamente un parlante de $8\ \Omega$. Por ello se diseñó un amplificador de dos etapas: emisor común para amplificar el voltaje, seguido de un seguidor de emisor para amplificar la corriente.

Antes de ingresar al amplificador, la señal del NE555 se atenúa mediante un divisor de tensión ($47\text{ k}\Omega$ en serie, con capacitor de acople de $4,7\ \mu\text{F}$) para reducirla de 5 V a aproximadamente 800–900 mV, evitando la saturación del transistor de la primera etapa.

Primera etapa: Emisor Común (2N2222). La polarización se realiza con un divisor de tensión en la base para establecer el punto Q centrado en $V_{CE} \approx V_{CC}/2$ [4]. Los componentes se muestran en la Tabla IV.

Tabla IV
COMPONENTES DE LA PRIMERA ETAPA (EMISOR COMÚN).

Componente	Valor	Justificación
R_1 (divisor base, V_{CC})	47 k Ω	Fija la corriente del divisor
R_2 (divisor base, GND)	8,2 k Ω	Establece $V_B \approx 0,74$ V
R_C (colector)	1,2 k Ω	Define I_C y el punto Q
C acople entre etapas	100 μF	Bloquea el DC entre etapas

El punto de operación Q se calcula como:

$$V_B = V_{CC} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{8,2\text{ k}}{55,2\text{ k}} \approx 0,74\text{ V} \quad (8)$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C} = \frac{5 - 2,5}{1200} \approx 2,08\text{ mA} \quad (9)$$

$$V_C \approx 2,9\text{ V} \quad (\text{medido en simulación}) \quad (10)$$

Segunda etapa: Seguidor de Emisor (TIP31C). La configuración de colector común con TIP31C amplifica la corriente para excitar el parlante, presentando alta ganancia de corriente ($h_{FE} \geq 25$ con $I_C = 1$ A según datasheet [5]) y baja impedancia de salida. Los componentes se listan en la Tabla V.

Tabla V
COMPONENTES DE LA SEGUNDA ETAPA (SEGUIDOR DE EMISOR).

Componente	Valor	Justificación
R_6 (divisor base, V_{CC})	820Ω	Fija la corriente del divisor
R_7 (divisor base, GND)	$2,2 \text{ k}\Omega$	Establece $V_B \approx 2,5 \text{ V}$
Parlante (carga)	8Ω	Carga en el emisor del TIP31C

Con $V_B = 2,5 \text{ V}$, la corriente y potencia entregadas al parlante resultan:

$$V_E = V_B - 0,7 \text{ V} = 1,8 \text{ V} \quad (11)$$

$$I_C = \frac{V_E}{R_L} = \frac{1,8}{8} = 225 \text{ mA} \quad (12)$$

$$P = I_C^2 \cdot R_L = (0,225)^2 \times 8 \approx 405 \text{ mW} \quad (13)$$

Este valor de potencia es suficiente para garantizar la audibilidad del semáforo peatonal en condiciones normales de uso.

(nueva foto del diagrama)

Figura 6. Esquemático del amplificador de dos etapas (emisor común + seguidor de emisor).

(nueva foto del diagrama)

Figura 7. Esquemático completo del subsistema de audio en Multisim.

VI. MÁQUINA DE ESTADOS (FSM)

VI-A. Contador y Drivers

La máquina de estados está basada en un contador CMOS CD4029 sincronizado al reloj del sistema. Este se utilizó por su capacidad de poder moverse entre diferentes estados de manera secuencial y reinicio asincrónico. Se utilizaron sus dos primeras salidas Q_0 y Q_1 , correspondientes a los dos bits menos significativos de la cuenta, para representar los cuatro estados necesarios. En conjunto a una compuera AND CD4081 y una NOT CD4069 se pasó de esta cuenta en binario de dos bits a una condificación *one-hot*, donde se tiene solo una señal en alto por cada uno de los diferentes estados. Cada una de de estas señales se usó como señal de activación para su propio driver, cuyo esquemático se puede ver en la Figura 8. El resultado es una FSM que se mueve de manera secuencial entre cuatro estados cuándo esta recibe una señal de conteo síncrona con el reloj del sistema. Cada estado tiene su respectivo driver, el cuál permite acessar la alimentación de 5 V solamente cuando su respectivo estado está activo.

Se definen los cuatro estados, junto a sus respectivas señales de driver, como $S0$, $S1$, $S2$, y $S3$. Las cuatro señales de salida del contador de la FSM, del bit menos significativo al bit más significativo, como Q_0 , Q_1 , Q_2 , y Q_3 .

(nueva foto del diagrama)

Figura 8. Esquemático de drivers en FSM

Tabla VI
DESGLOSE DE CODIFICACIÓN ONE-HOT

Estado	Bits de Contador	Driver 0	Driver 1	Driver 2	Driver 3
$S0$	$\overline{Q_1} \overline{Q_0}$	ON	OFF	OFF	OFF
$S1$	$\overline{Q_1} Q_0$	OFF	ON	OFF	OFF
$S2$	$Q_1 \overline{Q_0}$	OFF	OFF	ON	OFF
$S3$	$Q_1 Q_0$	OFF	OFF	OFF	ON

El número preestablecido del contador se configuro para ser 0, de manera que todas sus salidas se niegan una vez que el pin de *Preset Enable* recibe una señal en alto. En el sistema, *Preset Enable* recibe la señal de salida del botón $\overline{Q}$, por lo que el contador de la FSM se encuentra perpetuamente en el estado $S0$ hasta que el botón sea activado. Una vez que el el botón se activa, su señal $\overline{Q}$ permanecerá baja, lo cuál le permitirá a la FSM cambiar a estados diferentes de $S0$.

La transición de un estado a otro es controlada por la señal T_C . Está sera explicada a fondo más adelante. Se recalca que el conteo del CD4029 se habilita mediante el pin de *Carry-In*, el cuál está negado. Por lo tanto, la señal T_C que recibe esta entrada usualmente se encuentra en alto, y se pone baja de manera síncrona durante un pulso del reloj cuando se quiere que la FSM avance al siguiente estado.

VI-B. Botón

Como se mencionó anteriormente, el botón cumple la función de controlar cuándo el contador de la FSM, así como los contadores en el subsistema de despliegue, se encuentran en su modo preestablecido.

VI-C. Señal T_C

VII. ESTADOS

En esta sección se quiere mencionar cómo las señales tomadas de los 4 drivers interactúan con el resto del sistema. De esta manera, se puede tener el panorama completo de cómo funciona el sistema en su totalidad durante cada estado.

VII-A. *S0*

VII-B. *S1*

VII-C. *S2*

VII-D. *S3*

REFERENCIAS

- [1] Texas Instruments, “SN74LS74A Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset and Clear Datasheet,” Dallas, TX, USA. [Online]. Available: <https://c1555f5ec9.clvaw-cdnwnd.com/34662fcf1f1e607c561442431023ac8e/200000751-dcad7dda84/74LS74%20Datasheet.pdf>
- [2] onsemi, MC7800, MC7800A, MC7800AE, NCV7800 Positive 1.0 A Voltage Regulators Datasheet, Rev. 28, Apr. 2014. [Online]. Available: <https://www.onsemi.com/pdf/datasheet/mc7800-d.pdf>
- [3] Electrónica FP, “555 Astable,” YouTube, 2021. [Online]. Available: <https://www.youtube.com/watch?v=OKDaA-yE2QY>
- [4] Philips Semiconductors, “2N2222 NPN Switching Transistors,” datasheet, Philips Semiconductors, Eindhoven, Netherlands. [Online]. Available: <https://www.alldatasheet.com/html-pdf/15067/PHILIPS/2N2222/995/4/2N2222.html>. [Accessed: May 2026].
- [5] ON Semiconductor, “TIP31, TIP31A, TIP31B, TIP31C: NPN Epitaxial Silicon Transistor,” datasheet, ON Semiconductor, Phoenix, AZ, USA. [Online]. Available: <https://www.alldatasheet.com/html-pdf/499213/ONSEMI/TIP31/214/1/TIP31.html>. [Accessed: May 2026].
- [6] Ariat Tech, “What is the NE555?” *Ariat Tech Blog*, 2024. [Online]. Available: <https://www.ariat-tech.es/blog/what-is-the-ne555.html#t2>. [Accessed: May 2026].
- [7] D. M. Harris and S. L. Harris, *Digital Design and Computer Architecture*, 2nd ed. Morgan Kaufmann, 2013.