


3D-IC IJTAG/DFT 自動化環境建置規劃

以 Tessent 建立 TAP, SIB 與 TDR, 使用 Synopsys Design Compiler 完成 post-DFT synthesis, 並保留 per-die 與 stack-level 的擴充能力.



核心決策

採用 bottom-up hierarchical flow, 但提供單一自動化入口.每顆 die 可獨立插入, 合成與驗證; 最上層再負責 3D stack access, retargeting 與 patterns.

項目	選擇
DFT/IJTAG insertion	Siemens Tessent Shell
Logic synthesis	Synopsys Design Compiler
Instrument access	IEEE 1687 / IJTAG
3D die test access	逐步擴充至 IEEE 1838 PTAP, STAP, DWR
自動化入口	run_all.sh 或 Makefile, 而非單一工具專用 Tcl

1. 專案目標與責任分工

本專案先以 upper-die temperature core 與 lower-die ALU 驗證工具流程. 電路功能保持簡單, 重點放在可重複的 DFT insertion, DC synthesis, ICL extraction 與跨 die access.

工作內容	負責工具/檔案	說明
Temperature / ALU 功能	Golden RTL	不手寫 TAP, SIB, TDR shift logic
Control / observe mapping	Tessent config	以 pin path 指定 DataOutPorts / DataInPorts
TAP, SIB, TDR	Tessent	由 DftSpecification 自動插入
Post-DFT synthesis	Design Compiler	合成 Tessent 產生的 post-DFT RTL
Gate-level IJTAG validation	Tessent	重新載入 netlist, 驗證 ICL 與 connectivity
3D stack integration	Tessent + stack RTL	整合 per-die 結果並進行 retargeting


為什麼不把 TDR 寫進 RTL

- 若每個 instrument 都手寫 Capture/Shift/Update, 日後新增訊號就必須重做 RTL 與驗證.
- 使用 DftSpecification 時, 只需更新 TDR bit mapping 與 pin path; 共用 insertion procedure 不必改動.
- 若 functional pin 已有來源, Tessent 可依 multiplexing 設定插入測試 mux.

為什麼仍採 per-die flow

- 支援 die 在堆疊前單獨測試與驗證.
- 避免工具跨 die hierarchy 任意插入 mux 或 TDR.
- 單一 die 修改時, 只需重跑該 die 與受影響的 stack integration.
- 較容易擴充 IEEE 1838 的 PTAP, STAP, DWR 與 pre-bond/post-bond test.

2. 自動化架構



最外層必須使用 shell script 或 Makefile, 因為 Tessent Tcl 與 DC Tcl 分別由不同執行檔解析. 不要把兩套命令混在同一份 Tcl.

建議專案目錄

```

3dic_dft/
|-- rtl/
|   |-- upper_die/
|   |-- lower_die/
|   `-- stack/
|-- config/
|   |-- environment.tcl
|   |-- upper_die_instruments.tcl
|   `-- lower_die_instruments.tcl
|-- tessent/
|   |-- insert/
|   `-- validate/
|-- dc/scripts/
|-- output/{upper_die, lower_die, stack}/
|-- tsdb/{upper_die, lower_die, stack}/
|-- logs/
|-- run_all.sh
`-- Makefile
  
```

單一入口的執行順序

```

# Lower die
tessent -shell -dofile tessent/insert/lower_die.tcl
dc_shell -f dc/scripts/lower_die.tcl
tessent -shell -dofile tessent/validate/lower_die_gate.tcl

# Upper die
tessent -shell -dofile tessent/insert/upper_die.tcl
dc_shell -f dc/scripts/upper_die.tcl
tessent -shell -dofile tessent/validate/upper_die_gate.tcl

# Stack
tessent -shell -dofile tessent/insert/integrate_stack.tcl
  
```

3. Per-die 工具流程

階段 A - Tessent RTL insertion

- 讀入 golden RTL 與 Tessent .tcelllib.
- 指定 current design, design level, clock 與 JTAG pin functions.
- 建立 DftSpecification, 加入 HostScanInterface, TAP, SIB 與 TDR.
- 以 DataOutPorts 連接 control nodes, 以 DataInPorts 連接 observe nodes.
- 執行 process_dft_specification, extract_icl 與 write_design.
- 使用 write_design_import_script 產生 DC 載入與約束資訊.

階段 B - Design Compiler synthesis

- DC 必須讀取 post-DFT RTL, 不是原始 golden RTL.
- 設定 .db target_library / link_library, functional clocks 與 I/O constraints.
- 優先使用 Tessent 輸出的 DC import script, 避免 IJTAG 結構被錯誤最佳化.
- 輸出 gate-level Verilog, DDC, SDC 與 synthesis reports.

階段 C - Tessent gate-level validation

- 使用 gate-level context 重新讀入 DC netlist 與 cell library.
- 驗證 IJTAG connectivity, ICL mapping 與必要的 post-synthesis update.
- 產生 pattern/testbench, 執行 gate-level simulation.

建議的階段性輸出

階段	必要輸出
Tessent RTL insertion	post-DFT RTL, ICL, TSDB, DC import script
DC synthesis	gate netlist, DDC, SDC, area/timing reports
Tessent validation	validated ICL, patterns, simulation testbench, logs

4. 目前兩個 instrument 的 TDR 規劃

Upper die - Temperature TDR

TDR bits	方向	RTL node	功能
7:0	Observe	u_temperature/temperature_value[7:0]	擷取溫度碼
8	Observe	u_temperature/temperature_valid	表示取樣完成
9	Control	u_temperature/sample_enable	觸發溫度取樣

Lower die - ALU TDR

TDR bits	方向	RTL node	功能
7:0	Control	u_alu/operand_a[7:0]	Operand A
15:8	Control	u_alu/operand_b[7:0]	Operand B
18:16	Control	u_alu/opcode[2:0]	ALU operation
26:19	Observe	u_alu/result[7:0]	運算結果
27	Observe	u_alu/zero_flag	Zero flag
28	Observe	u_alu/carry_flag	Carry flag
29	Observe	u_alu/overflow_flag	Overflow flag

DftSpecification 核心概念

```

Sib(alu) {
  Tdr(alu_tdr) {
    length : 30;
    DataOutPorts {
      connection(7:0) : u_alu/operand_a[7:0];
      connection(15:8) : u_alu/operand_b[7:0];
      connection(18:16) : u_alu/opcode[2:0];
    }
    DataInPorts {
      connection(26:19) : u_alu/result[7:0];
      connection(27) : u_alu/zero_flag;
      connection(28) : u_alu/carry_flag;
      connection(29) : u_alu/overflow_flag;
    }
  }
}

```

5. 環境需求與啟動檢查

項目	內容
Tessent executable	tessent -shell
DC executable	dc_shell
Tessent library	technology.tcelllib
DC library	target/link.db
Simulation model	standard-cell Verilog model
後續 ATPG	必要時加入 .atpglib

建議環境變數

```
export PROJECT_ROOT=/path/to/3dic_dft
export TESSANT_CELL_LIBRARY=/path/to/technology.tcelllib
export DC_TARGET_LIBRARY=/path/to/standard_cell.db
export DC_LINK_LIBRARY=/path/to/standard_cell.db
```

第一輪 smoke test

```
which tessent
which dc_shell
echo $TESSANT_CELL_LIBRARY
echo $DC_TARGET_LIBRARY

tessent -shell
SETUP> get_context
SETUP> help create_dft_specification
SETUP> help extract_icl
SETUP> set_context dft -rtl
```

注意: .tcelllib 與 .db 不是同一種 library.前者供 Tessent 描述 DFT cells; 後者供 Design Compiler 進行 technology mapping.

建議先只跑 lower die

- Lower golden RTL 能被 Tessent elaboration.
- DftSpecification 能成功產生並插入 30-bit ALU TDR.
- post-DFT RTL 能被 DC link 與 compile.
- DC gate netlist 能重新載入 Tessent 並通過 IJTAG connectivity validation.

6. 實作里程碑與風險控制

里程碑	完成條件
M0 - Environment	Tessent/DC 可啟動, library 路徑有效
M1 - Lower RTL insertion	TAP/SIB/ALU TDR 插入成功, ICL 可擷取
M2 - Lower DC synthesis	post-DFT RTL 完成 compile, 無 unresolved reference
M3 - Lower gate validation	gate netlist IJTAG path 驗證成功
M4 - Upper flow	Temperature TDR 完成相同三階段流程
M5 - Stack integration	單一外部 access 可分別存取兩顆 die
M6 - IEEE 1838 extension	加入 PTAP/STAP/DWR 與 pre/post-bond test

常見風險

- DC 讀取 golden RTL 而不是 post-DFT RTL, 造成插入硬體消失.
- 沒有套用 Tessent 產生的 DC import/constraint script, 導致 IJTAG network 被最佳化.
- TDR 被插入 stack top, 而非預期 die hierarchy; 需要 per-die flow 或 parent_instance 控制.
- TDR bit mapping 與 PDL/ICL 定義不一致, 造成讀寫位元錯置.
- 直接把兩顆 die 當成 flat SoC, 雖能模擬存取, 但不能代表完整 IEEE 1838 compliance.

立即下一步

先收集實際環境中的 Tessent 版本, dc_shell 路徑, .tcelllib 與 .db 路徑.接著建立 lower-die 的最小 RTL insertion script, 跑通 M1 後才加入 DC synthesis.

參考文件

1. Siemens, Tessent Shell User's Manual, v2021.3.
2. IEEE Std 1687-2014, Access and Control of Instrumentation Embedded within a Semiconductor Device.
3. IEEE Std 1838-2019, Test Access Architecture for Three-Dimensional Stacked Integrated Circuits.