

Basic Die 單顆 IJTAG 合成與驗證流程

Tessent RTL insertion -> Synopsys Design Compiler -> gate ICL mapping -> PDL / IJTAG pattern verification



本文件只處理一顆 basic_die_top.完成 gate netlist、ICL mapping、DRC 與 IJTAG pattern simulation 之前, 不進行其他 die 或 3DIC stack 整合.

完成條件

- Tessent 成功插入 TAP、SIB、TDR 與 mux/control logic.
- extract_icl 產生 RTL ICL、consolidated PDL 與 Tessent SDC.
- Synopsys DC 使用 .db 合成出 basic_die_top.vg, 且 persistent anchors 未被移除.
- Tessent 將 rtl1 ICL/DFT collateral 對應到 gate netlist, DRC 無阻斷性錯誤.
- PatternsSpecification 能生成 iWrite/iRead access patterns; 若提供 full standard-cell Verilog model, gate simulation 通過.

工具與 library 分工

工作	工具	Library
RTL IJTAG insertion / ICL extraction	Tessent Shell	本 POC 不呼叫 read_cell_library
Technology mapping	Synopsys DC	Synopsys compiled .db
Gate netlist elaboration	Tessent Shell	可選 standard-cell Verilog interface model
Gate simulation	Tessent testbench + simulator	完整 standard-cell Verilog simulation model

1. 套件內容與執行順序

```
basic_die_single_flow/  
|-- config/basic_die_flow_config.tcl  
|-- tcl/01_basic_die_insert_and_extract_icl.tcl  
|-- tcl/02_basic_die_dc_synthesis.tcl  
|-- tcl/03_basic_die_gate_import_and_map_icl.tcl  
`-- tcl/04_basic_die_gate_ijtag_verify.tcl
```

使用前先編輯 config/basic_die_flow_config.tcl. 預設 top module 為 basic_die_top, RTL hierarchy 內的 ALU instance 為 u_alu.

建議目錄

```
basic_die_single_flow/  
|-- rtl/basic_die_alu_core.v  
|-- rtl/basic_die_top.v  
|-- constraints/           # optional functional SDC  
|-- generated/            # scripts create outputs here  
|-- reports/  
|-- tsdb_basic/  
|-- config/  
`-- tcl/
```

執行命令

```
# Stage 1: Tessent RTL insertion + extract_icl  
tessent -shell -dofile tcl/01_basic_die_insert_and_extract_icl.tcl  
  
# Stage 2: Synopsys Design Compiler  
export DC_TARGET_LIBRARY=/path/to/standard_cells.db  
export DC_LINK_LIBRARY=/path/to/standard_cells.db  
dc_shell -f tcl/02_basic_die_dc_synthesis.tcl  
  
# Stage 3: Tessent gate import + RTL ICL correlation  
tessent -shell -dofile tcl/03_basic_die_gate_import_and_map_icl.tcl  
  
# Stage 4: gate IJTAG pattern generation / simulation  
tessent -shell -dofile tcl/04_basic_die_gate_ijtag_verify.tcl
```

每一階段成功後再進下一階段. TSDB 不靠 RTL simulation 自動出現; 它由 Tessent 的 write_design -tsdb 明確建立與更新.

2. Stage 1 - RTL insertion、ICL 與 PDL

01_basic_die_insert_and_extract_icl.tcl 讀入 golden RTL、指定 TAP pins、建立 DftSpecification, 並讓 Tessent 插入一個 TAP、一個 SIB 和一個 30-bit TDR.

TDR bits	方向	basic_die_top/u_alu signal
7:0	TDR -> instrument	operand_a[7:0]
15:8	TDR -> instrument	operand_b[7:0]
18:16	TDR -> instrument	opcode[2:0]
26:19	instrument -> TDR	result[7:0]
27	instrument -> TDR	zero_flag
28	instrument -> TDR	carry_flag
29	instrument -> TDR	overflow_flag

extract_icl 的三個主要輸出

輸出	角色	使用時間
basic_die_top.icl	IJTAG module、port、scan path 與 access network 描述	Tessent pattern retarget 與 gate correlation
basic_die_top.pdl	Tessent collateral 中已有 procedure 的 consolidated PDL	patterns flow; 不等同完整 ALU 測試程式
basic_die_top.sdc	測試時序與 persistent-object helper procedures	DC synthesis 與後端 STA

DC 不讀 .icl 或 .pdl.DC source 的是 basic_die_dc_import.tcl 與 basic_die_top.sdc.關鍵字 icl_extract 是 preservation use case, 不是 read_icl 命令.

預期檔案位置

```
tsdb_basic/dft_inserted_designs/
|-- basic_die_top_rtl1.dft_inserted_design/
|   |-- basic_die_top.icl
|   |-- basic_die_top.pdl
|   |-- basic_die_top.sdc
|
generated/
|-- basic_die_ijtag_inserted.v
|-- basic_die_dc_import.tcl
```

3. Stage 2 - Synopsys DC 合成

02_basic_die_dc_synthesis.tcl 先設定 Synopsys .db, 再 source Tessent 產生的 import Tcl.import Tcl 已載入 basic die、TAP、SIB、TDR 與 mux; 不要再 read_verilog inserted RTL, 避免重複定義。

Tessent SDC 的必要呼叫

```
source $tessent_sdc
tessent_set_default_variables
set tessent_tck_period 100.0
set_app_var timing_enable_multiple_clocks_per_reg true
tessent_set_non_modal
```

Persistent object 保護

```
set_app_var compile_enable_constant_propagation_with_no_boundary_opt false

set p [tessent_get_preserve_instances icl_extract]
set_ungroup $p false
set_boundary_optimization $p false

set s [tessent_get_size_only_instances]
set_size_only -all_instances $s
```

compile 與 compile_ultra

選項	何時使用	風險與必要保護
compile -map_effort high	第一次建立流程; 一般 DC license	較保守, 手冊指出通常不會發生 DC Ultra 的 aggressive constant removal 問題
compile_ultra -no_autoungroup	已有 DC Ultra license, 且 basic flow 已通過	no_autoungroup 不阻止 constant propagation; 仍須使用 Tessent SDC preserve/size-only 與 global app var

本套件預設 USE_COMPILE_ULTRA=0. 先讓 gate ICL mapping 與 pattern simulation 通過, 再切換成 1 比較 QoR.

合成輸出

```
generated/basic_die_top.vg
generated/basic_die_top.ddc
generated/basic_die_top_merged.sdc
reports/dc_basic/tessent_preserve_instances.rpt
```

4. Stage 3 - Gate netlist 匯回 Tessent

03_basic_die_gate_import_and_map_icl.tcl 建立 gate design view, 讀入 .vg, 再從 rtl1 TSDB 載入 ICL/PDL/DFT metadata.

```
set_context dft -no_rtl -design_id gate
set_tsdb_output_directory ./tsdb_basic

read_verilog ./generated/basic_die_top.vg

read_design basic_die_top -design_id rtl1 -no_hdl -verbose

set_current_design basic_die_top
update_icl_attributes_from_design -verbose
check_design_rules
write_design -tsdb -verbose
```

這一步真正做什麼

- RTL ICL 保留 IJTAG 的邏輯模型與 access path.
- DC SDC preservation 盡量保留 module、port 與 persistent anchors.
- update_icl_attributes_from_design 將 RTL collateral 中的 ICL objects 更新成 gate netlist 對應.
- write_design -tsdb 將結果保存成 gate view, 供下一階段 patterns context 讀取.

此處仍不讀 Synopsys .db.若 .vg 中的 standard cells 無法解析, 可在 config 設定 STDCELL_INTERFACE_VERILOG, 使用 standard-cell Verilog interface model.

成功判定

檢查	成功條件
read_verilog	basic_die_top 成功 elaborate; 無關鍵 unresolved module
read_design -no_hdl	rtl1 collateral 成功載入, 沒有覆蓋 gate HDL
update_icl_attributes_from_design	沒有無法匹配的關鍵 ICL modules/ports
check_design_rules	沒有阻斷 pattern generation 的 ICL/DFT rule violations
write_design	tsdb_basic 內出現 gate design view

5. Stage 4 - PDL、pattern retarget 與模擬

04_basic_die_gate_ijtag_verify.tcl 從 gate TSDB view 建立 PatternsSpecification.Tessent 會產生 ICL-network verification patterns, 以 iWrite/iRead 存取 TDR, 並透過 TAP/SIB network retarget 成外部 pin sequence.

```
set_context patterns -ijtag -design_id gate
read_design basic_die_top -design_id gate -verbose
set_current_design basic_die_top
check_design_rules

set spec [create_patterns_specification]
report_config_data $spec
process_patterns_specification
```

兩種 PDL 不要混淆

PDL 類型	來源	用途
Consolidated PDL	extract_icl 收集 Tessent/instrument collateral	讓 patterns flow 知道既有 procedures; 可能只有 network 基礎操作
Application PDL	設計者依 generated ICL 名稱撰寫	例如 set_alu_operands、execute_add、read_result 等功能程序

本階段先驗證 IJTAG transport: TAP、SIB、TDR 能否 iWrite/iRead. 確認 generated ICL 中的實際 module/register 名稱後, 再加入 ALU application PDL, 避免用猜測名稱寫出無法 retarget 的 procedure.

Gate simulation

```
set_simulation_library_sources      -v /path/to/standard_cell_simulation.v

run_testbench_simulations
check_testbench_simulations -report_status
```

config 中的 STDCELL_SIM_VERILOG 必須是完整 Verilog simulation models; .db 和 -interface_only model 都不能提供 gate behavior. 若保持空白, 腳本仍會產生 patterns, 但跳過 simulation.

6. 除錯順序與驗收表

停止位置	先檢查	常見原因
Stage 1 無 ICL/PDL/SDC	DftSpecification report、extract_icl log、TSDB 路徑	top/instance/signal 名稱不一致; TAP pin function 未設定
DC 找不到 import Tcl	generated/basic_die_dc_import.tcl	Stage 1 未完成; 工作目錄錯誤
Tessent procs 不存在	是否 source TSDB 內的 basic_die_top.sdc	誤用 read_sdc; 讀錯 design_id 的 SDC
.vg 缺少 Tessent hierarchy	DC log 與 preserve report	未套用 preserve/size-only; compile_ultra constant removal
Gate import unresolved cells	standard-cell Verilog interface model	誤以為 Tessent 能直接讀 Synopsys .db
ICL mapping 失敗	update_icl_attributes_from_design -verbose	module/port 被改名、ungroup 或 boundary optimization
Pattern simulation compile 失敗	STDCELL_SIM_VERILOG	只提供 interface model; 缺 UDP/primitive/functional model
Pattern compare fail	TAP reset、TCK、TDO、TDR bit map	reset polarity、bit order、DataIn/DataOut mapping 錯誤

DC log 快速搜尋

```
grep -Ei "unmapped|unresolved|link error|black.?box" dc.log
grep -Ei "removing unused.*tessent|constant.*tessent" dc.log
grep -Ei "ungrouping.*tessent|OPT-1318|OPT-1055|OPT-1206" dc.log
grep -in "tessent" generated/basic_die_top.vg | head
```

Basic die 驗收清單

- basic_die_top_rtl1.dft_inserted_design 中有 ICL、PDL、SDC.
- DC reports 沒有 unmapped cells; basic_die_top.vg 可重新 elaborate.
- tessent_preserve_instances.rpt 非預期地為空時, 先檢查 generated SDC 與 preserve use case.
- update_icl_attributes_from_design 與 check_design_rules 通過.
- PatternsSpecification 成功處理; 提供 simulation models 後, check_testbench_simulations 報告 PASS.

參考: Tessent Shell User's Manual v2021.3, Timing Constraints (SDC) 章節與 Synthesis Guidelines for RTL Designs with Tessent Inserted DFT(手冊頁 779-783).