

TESSANT MULTI-DIE 2024.4 | 實作與驗證手冊

IEEE 1838 Multi-die DFT 自動化導入與驗證指南

從 IEEE 1687 IJTAG baseline 到 PTAP/STAP/3DCR、DWR、SSN/FPP 與 Stack-level Signoff

適用工具Siemens Tessent Multi-die 2024.4

Synopsys Design Compiler

v1.0 | 2026-07-19

術語更正 本文件依目前專案脈絡將問題中的 IEEE 1638 視為 IEEE 1687 IJTAG。IEEE 1687 才是與 ICL、PDL、SIB、TDR 及 on-die instrument access 直接相關的標準。

文件目的與使用方式

本指南提供一套可以交接給團隊的 3DIC DFT 自動化框架。內容從已完成的單 die IJTAG 驗證出發說明如何在不重複插入 TAP/SIB/TDR 的前提下重新產生最終 IEEE 1838 die 版本接續 Synopsys DC 合成、DWR/scan insertion、stack integration 及完整驗證。

核心結論 先做 Golden RTL + IJTAG baseline 確認 instrument 與 PDL 再以同一份 Golden RTL、相同 TDR/PDL 規格及 IEEE 1838 final die。兩個版本必須使用不同 design_id 與 TSDB。

閱讀路線

1. 先閱讀第 1 至 3 IEEE 1687、IEEE 1838 及 Multi-die license 的差別。
2. 依第 4 至 7 章建立 Bottom/Middle/Top 與 DWR 流程。
3. 依第 8 至 10 章完成 DC、die-level、stack-level 驗證。
4. 發生 X、ICL path 或 synthesis mapping 問題時直接使用第 11 章除錯流程。

1. IEEE 1687 與 IEEE 1838 的關係

IEEE 1687 處理單顆 die 內部 instrument 的描述與存取 IEEE 1838 處理多顆 die 堆疊後如何把 package-level test access 送到不同層的 die 以及如何測試 die-to-die interconnect。兩者不是互斥標準而是上下層關係。

圖 1 標準分工



標準元件	主要責任	本專案中的用途
IEEE 1149.1 TAP	JTAG TAP state machine 與基本 serial test port	每顆 die 的 test access 基礎
IEEE 1687	以 ICL 描述 network 以 PDL 描述 instrument procedure	讀取 sensor、寫入 ALU control、讀回結果
IEEE 1838	3D stack 的 PTAP/STAP、3DCR、DWR 與選配 FPP	讓 package 端選擇並存取不同 die
DWR	包覆 die-to-die ports 支援 capture/shift 與外部測試模式	測試 TSV/micro-bump 及 die 間連線
SSN/FPP	平行傳送大量 scan data	完整 Tessent 3D scan 及 interconnect flow

判斷原則 若目標只是在 stack 內讀寫少量 instrument serial PTAP/STAP + IJTAG 即可完成第一階段若要測試 die-to-die functional wires 必須規劃 DWR 通常也要納入 EDT/OCC 與 SSN/FPP。

2. 建議的分層驗證策略

圖 2 遞進式驗證而非在已插入 RTL 上重複插入

Stage A	Golden RTL + IJTAG -> ICL/PDL/RTL pattern verification -> baseline only
Stage B	Golden RTL + same IJTAG spec + IEEE 1838 role -> per-die RTL verification -> final implementation candidate
Stage C	DC synthesis + gate ICL mapping + DWR/scan insertion -> per-die gate verification
Stage D	wiring-only stack integration -> stack ICL extraction / PDL retarget / ATPG / simulation

Stage B 不能直接把 Stage A 產生的 IJTAG-inserted RTL 再交給 create_dft_specification 重新插入同一套 IJTAG。正確做法是重用已驗證的『規格』TDR mapping、ICL/PDL procedure、clock/reset final RTL 則由 Golden RTL 重新產生。

項目	Baseline	Final IEEE 1838
RTL 輸入	Golden RTL	同一份 Golden RTL
TDR/PDL	建立並驗證	重用相同行為規格
Basic die	一般 TAP + IJTAG	PTAP enhancement + 3DCR + STAP + IJTAG
Sensor top die	一般 TAP + IJTAG	無下游 STAP由下層 STAP 存取
ICL	單 die access model	會因 PTAP/STAP/3DCR 而改變
TSDB	獨立保存	必須用另一個 design_id/TSDB

3. 如何確認 Tessent Multi-die 可用

3.1 先確認版本與指令能力

本文件依據 Tessent Multi-die User's Manual 2024.4。首先啟動 Tessent Shell查詢 create_dft_specification 的說明確認 help 輸出包含 -stap_host_list。

Shell 能力檢查

tessent -shell
help create_dft_specification

重要 看得到 -stap_host_list 只代表安裝版本含有該指令不代表執行時一定能成功 checkout Multi-die license。

3.2 使用實際 insertion 做 license smoke test

最可靠的測試是使用一個已能通過基本 DRC 的小型 Golden RTL process_dft_specification。只有這一步能同時驗證 command、product installation 及 license checkout。

最小 Multi-die smoke test

```
set_context dft -rtl -design_id multidie_smoke
set_tsdb_output_directory ./tsdb_multidie_smoke

read_verilog basic_die_alu_core.v
read_verilog basic_die_top.v
set_current_design basic_die_top
set_design_level chip

set_attribute_value tck -name function -value tck
set_attribute_value tms -name function -value tms
set_attribute_value tdi -name function -value tdi
set_attribute_value tdo -name function -value tdo
set_attribute_value trst -name function -value trst

check_design_rules
set spec [create_dft_specification -stap_host_list [list s1]]
report_config_data $spec
process_dft_specification
```

觀察結果	代表意義	下一步
Unknown option / command	版本不符或 Multi-die command 未安裝	確認 2024.4 安裝與產品模組
License checkout failure	指令存在但 license feature 不可用	請 CAD/admin 確認 license server 與 feature
Design rule failure	通常已進入工具流程但 RTL/port/spec 不完整	依 DRC 訊息修正設計
產生 STAP/3DCR RTL	產品、指令及 license 皆可用	進入正式 per-die flow

若公司使用 FlexNet/lmutil可另外查詢 license server但 feature smoke test °

選用license server 輔助查詢

```
| lmutil lmstat -a -c "$MGLS_LICENSE_FILE" | egrep -i "multi[-_]?die|tessent"
```

4. Bottom、Middle、Top 角色設定

Final insertion 前必須知道 die 的拓樸角色但不一定要設定數字型 layer index ° 真正上下層關係由 STAP host list 與 stack netlist wiring 決定 °

角色	PTAP 來源	是否 host STAP	其他典型差異
Bottom/Base	Package pins	是控制上層 die	通常只有此層做 package BoundaryScan
Middle	下層 die 的 STAP	是控制下一層 die	需同時處理 upstream 與 downstream access
Top	下層 die 的 STAP	否	上方無返回 TDI不應留下浮接 STAP

角色參數化範例

```
switch -- $DIE_ROLE {
  bottom { set stap_hosts [list s1] }
  middle { set stap_hosts [list s_next] }
  top    { set stap_hosts [list] }
  default { error "DIE_ROLE must be bottom, middle, or top" }
}
```

```

if {[llength $stap_hosts] > 0} {
    set spec [create_dft_specification -stap_host_list $stap_hosts]
} else {
    set spec [create_dft_specification]
}

```

目前兩層專案 Basic die = Bottom stap_hosts = {s1} Sensor die = Top stap_hosts = {} ° Middle profile 可留在共用 framework 內但目前不執行。

5. Same-Tcl 雙模式 insertion

同一份 Tcl 可以支援 baseline 與 final 但必須以參數控制不能靠手動註解。建議要求使用者明確設定 FLOW_MODE 避免把 baseline 誤當 final。

輸出隔離

```

switch -- $env(FLOW_MODE) {
    baseline {
        set design_id rtl_ijtag_baseline
        set tsdb_dir ./tsdb_baseline
    }
    ieee1838 {
        set design_id rtl_1838_final
        set tsdb_dir ./tsdb_1838
    }
    default {
        error "FLOW_MODE must be baseline or ieee1838"
    }
}

```

Baseline 與 final 可以共用完整的 IjtagNetwork/TDR wrapper。唯一主要差別是 final Basic/Middle die 建立 DftSpecification 時加入 -stap_host_list。每次仍需重新執行 extract_icl 自 ICL/PDL/TSDB。

建議執行方式

```

# Baseline
FLOW_MODE=baseline DIE_ROLE=bottom tesseract -shell -dofile basic_die_insert.tcl

# Final Basic die
FLOW_MODE=ieee1838 DIE_ROLE=bottom tesseract -shell -dofile basic_die_insert.tcl

# Final Sensor die
FLOW_MODE=ieee1838 DIE_ROLE=top tesseract -shell -dofile sensor_die_insert.tcl

```

6. Full 3D flow 與 DWR 所在階段

圖 3 完整 production flow

```

Pass 1 - RTL DFT insertion
    IJTAG + PTAP/STAP/3DCR
    optional BoundaryScan / MemoryBIST

Pass 2 - RTL DFT insertion
    EDT + OCC + SSN/FPP

Synopsys DC synthesis

Gate-level Tesseract Scan
    wrapper analysis + DWR + internal/external scan modes

```

```
analyze_scan_chains + insert_test_logic

Per-die verification
  scan_graybox + ijtag_graybox + patterns

Stack integration
  wiring-only netlist + ICL extraction + retarget + ATPG
```

DWR 定位 DWR 不是單純在第一份 IJTAG Tcl 增加一個 enable。它依賴 die boundary ports、方向、clock、wrapper cell 策略及 scan mode 主要在合成後的 gate-level wrapper/scan insertion 階段形成。

7. DWR 預設策略與必要輸入

若團隊規劃 die-to-die interconnect test default policy 設為 REQUIRE_DWR=1 並採 fail-closed 沒有提供 die-to-die port 清單就停止而不是靜默產生沒有 DWR 的結果。

安全預設

```
set REQUIRE_DWR 1
set DIE_TO_DIE_PORTS [list]

if {$REQUIRE_DWR && [llength $DIE_TO_DIE_PORTS] == 0} {
  error "DWR required but DIE_TO_DIE_PORTS is empty"
}
```

必要資訊	為何需要	不能猜測的風險
Die-to-die port list	決定哪些 boundary signals 進入 DWR	包錯 port 或漏測 TSV
Port 方向/雙向屬性	決定 capture、drive 及 isolation 行為	contention 或 X propagation
Functional/test clocks	建立 external capture 與 OCC bypass	capture timing 錯誤
EDT/SSN instance 與 mode	internal/external wrapper chains	scan chain 無法存取
Wrapper cell policy	決定 reuse 或 dedicated wrapper cells	面積或功能行為不符

依 Multi-die 手冊概念整理的 gate-level DWR/scan skeleton

```
set tsv_ports [get_ports $DIE_TO_DIE_PORTS]

set_wrapper_analysis_options -exclude_ports [remove_from_collection [get_ports]
$tsv_ports]

set_dedicated_wrapper_cell_options off -ports $tsv_ports

analyze_wrapper_cells

# Internal/external mode 與 EDT instance 名稱必須由設計填入
add_scan_mode int_edt_mode -edt_instance $INT_EDT_INSTANCE
add_scan_mode ext_edt_mode -edt_instance $EXT_EDT_INSTANCE

analyze_scan_chains
insert_test_logic
```

保密環境的作法 流程維護者不需要知道公司內部功能邏輯只需定義介面契約 port pattern、clock、reset、role、scan mode、library 與期望測試類型。實際專案負責人填入受保護的名稱後再執行。

8. Synopsys Design Compiler 銜接

- 只 source Tessent 產生的 DC import Tcl 不要再額外 read 同一份 human-readable inserted RTL。
- 讀取功能 SDC 後 source Tessent 產生的 SDC tessent_set_default_variables 與 tessent_set_non_modal。
- 使用 tessent_get_preserve_instances icl_extract 取得需要保留的 mapping anchors。
- compile_ultra -no_autoungroup 可以使用但不能取代 Tessent SDC 所指定的 preservation。
- 避免 set_dont_touch *tessent* 這類大範圍萬用字元它可能造成面積/時序惡化。

DC 核心銜接示意實際 library 與 SDC 路徑由環境填入

```
source generated/basic_die_1838_dc_import.tcl
current_design basic_die_top
link

read_sdc constraints/basic_functional.sdc
source tsdb_basic_1838/dft_inserted_designs/.../basic_die_top.sdc

tessent_set_default_variables
set tessent_tck_period 100.0
tessent_set_non_modal

set preserve_instances [tessent_get_preserve_instances icl_extract]
set_ungroup $preserve_instances false
set_boundary_optimization $preserve_instances false

compile_ultra -no_autoungroup
change_names -rules verilog -hierarchy
write -format verilog -hierarchy -output basic_die.vg
```

Library 分工 Synopsys .db 只供 DC technology mapping。Tessent gate import 與 simulation 需要 standard-cell Verilog interface/full simulation models 不要把.db 交給 read_verilog 或 read_cell_library。

9. 每顆 die 的驗證流程

階段	必做檢查	通過標準
Baseline RTL	DRC、ICL extraction、PDL compile、iWrite/iRead	所有 instrument 可獨立存取
Final 1838 RTL	PTAP/STAP/3DCR 結構、local 與 downstream access	STAP disabled/enabled 路徑皆正確
Post-DC gate	update_icl_attributes_from_design、gate ICL pattern	無 unresolved cell、無 TDO X
DWR/scan	internal/external modes、capture/shift/update	所有 die-to-die ports 被 wrapper 覆蓋
Graybox	ijtag_graybox 與 scan_graybox 生成	stack 可用正確 view 讀取

9.1 Final Basic die 重點

- Reset 後 STAP_EN local Basic IJTAG 可用。
- 啟用 3DCR/STAP s1 後 serial path 可到達上層 Sensor PTAP。
- 停用 STAP 後上層 network 不應污染 Basic TDO。
- 產生的五線介面名稱與 stack template 一致 TDO/TMS/TCK/TRSTN 向上 TDI 由上層返回。

9.2 Final Sensor top die 重點

- Top die 不插入無下游用途的 STAP。
- 本地 temperature TDR/PDL 行為與 baseline 一致。
- 由 Sensor 外部 TAP pins 存取成功後再於 stack 中驗證由 Basic STAP retarget 的路徑。

10. Stack integration 與整體驗證

Stack level 只能建立 wire connectivity 不應在 package top 再插入額外 DFT logic。所有 PTAP/STAP/DWR/SSN die view 內。

Stack ICL extraction 骨架

```
read_verilog stack_top.v
open_tsdb ../basic/tsdb_basic_1838
open_tsdb ../sensor/tsdb_sensor_1838
read_design basic_die_top -design_id gate -view interface
-include_child_blocks_icl_and_pdl
read_design sensor_die_top -design_id gate -view interface
-include_child_blocks_icl_and_pdl

set_current_design stack_top
set_design_level chip
write_design -tsdb
extract_icl
```

Stack-level acceptance tests

1. Package TAP reset 與 BYPASS 行為穩定 TDO 不出現 X。
2. Basic instrument 可在 STAP disabled 狀態下存取。
3. 寫入 Basic 3DCR 並啟用 s1 後 Sensor instrument 可被 retarget 與存取。
4. 停用 s1 後 Sensor path 被正確隔離。
5. 對 Basic 與 Sensor 執行原始 instrument PDL stack-level consolidated PDL 語意一致。
6. 若有 DWR 對每組相鄰 die external mode interconnect ATPG 與 gate simulation。
7. 若有 SSN/FPP 驗證所有 continuity/loopback 路徑及 clock forwarding。

PDL 原則 可以重用 leaf instrument PDL 的行為但 final consolidated/retargeted PDL 必須依新的 ICL hierarchy 重新生成。不要假設 baseline 與 stack PDL 文字會完全相同。

11. 常見失敗與除錯順序

症狀	優先檢查	典型原因
create_dft_specification 不認得-stap_host_list	Tessent 版本/help	非 Multi-die 版本或 command 未載入
License checkout failure	Tessent log/license server	Multi-die feature 不足或 server 不可達
Final ICL 找不到原	TDR path 與 design_id	重複插入或讀錯 TSDB

症狀	優先檢查	典型原因
instrument		
TDO 為 X	TRSTN、STAP return TDI、3DCR、SDF timing	浮接 top STAP、reset 或時序問題
RTL 過、gate 失敗	DC preserve report 與 update_icl_attributes	anchor 被 ungroup/rename/optimize
DWR 漏 port	DIE_TO_DIE_PORTS 與 wrapper report	port pattern 不完整或方向定義錯
Stack ICL 斷線	五線 STAP/PTAP wiring 與 interface view	TDI/TDO 方向接反或 port 名不一致
PDL retarget 失敗	leaf PDL procedure 與 ICL instance path	沿用 baseline consolidated PDL

X 傳到 TDO 的最短排查路徑

1. 先在無 SDF 的 gate simulation 確認結構若無 X 再加入 SDF 判斷是否為 timing violation。
2. TRSTN 在所有 die 與 STAP reset 期間符合 TCK/TMS 需求。
3. top-most die 沒有啟用空接 STAP 若為可重用 die 返回 TDI 必須有定義並在 ICL extraction 中處理 floating upward pins。
4. 先測 Basic local path 再單獨啟用 s1 用二分法定位 X 在哪一層進入 serial path。
5. 檢查 valid/shadow register 是否在 DC 後被最佳化、reset 或 timing constraint 是否改變。

12. 建議的自動化目錄與交付物

建議專案結構

```

project/
  config/
    flow_config.tcl
    die_ports.tcl          # company-specific, protected
  rtl/
    <golden die RTL>
  tcl/
    01_insert_ijtag_1838.tcl
    02_insert_edt_occ_ssn.tcl
    03_dc_synthesis.tcl
    04_gate_import.tcl
    05_insert_dwr_scan.tcl
    06_die_verify.tcl
    07_stack_integrate.tcl
    08_stack_verify_atpg.tcl
  generated/
  reports/
  logs/
  tsdb_baseline/
  tsdb_1838/

```

交付物	內容	用途
Inserted RTL	PTAP/STAP/3DCR/IJTAG 及選用 DFT logic	送入 DC
DC import Tcl + Tessent SDC	完整 hierarchy 與 preserve 要求	正確合成
Gate netlist .vg	映射至 process cells	gate verification 與 APR

交付物	內容	用途
ICL/PDL	die 與 stack access model/procedure	retarget 與 pattern generation
ijtag_graybox/ scan_graybox	縮減驗證 view	stack simulation 與 ATPG
DRC/pattern/ simulation reports	每階段 pass/fail 證據	signoff 與交接

13. 最終 Signoff Checklist

- 已確認 Tessent 版本為目標 release help 包含-stap_host_list。
- Multi-die smoke test 確實完成 process_dft_specification 沒有 license failure。
- Baseline 與 final 使用不同 design_id 與 TSDB。
- 每顆 die 的 instrument TDR 與 leaf PDL 均已在 baseline 驗證。
- Bottom/Middle/Top 角色與 STAP host list 符合 stack topology。
- Top-most die 沒有未處理的浮接 STAP return path。
- 若要求 DWR die-to-die port list 不得為空 wrapper coverage 已審查。
- DC 已 source Tessent import Tcl 與 SDC preserve report 已保存。
- 每顆 die 通過 post-DC gate IJTAG/scan simulation。
- Stack 只含 wire connectivity 已成功 extract_icl。
- Stack-level PDL retarget、ICLNetworkVerify 及 TDO-X 檢查通過。
- 若有 DWR/SSN interconnect ATPG、continuity 與 loopback patterns 通過。

參考文件

- Siemens EDA, Tessent Multi-die User's Manual, Software Version 2024.4, Document Revision 9。
重點章節為 pp. 29-32、120-135。
- IEEE Std 1838-2019, IEEE Standard for Test Access Architecture for Three-Dimensional Stacked Integrated Circuits。
- IEEE Std 1687-2014, IEEE Standard for Access and Control of Instrumentation Embedded within a Semiconductor Device。
- Tessent Shell User's Manual DFT specification、ICL/PDL、synthesis guidelines、graybox 與 pattern verification 相關章節。