

Tessent 2025.02

三層 Die IEEE 1687/1838

Stack 試跑指南

使用既有 Base / Middle / Top 電路完成 stack_top 建立、ICL extraction 與 pattern retargeting

先講結論

可以先用你原來的電路跑。前提是 Base 與 Middle 都使用已修正的版本：HostIjtag + HostStap 在同一份 DFT specification、同一次 read_config_data 與同一次 processing 中建立。Top 只保留本地 HostIjtag。這次主流程完全不做 DWR。

本次要驗證	本次不處理
IEEE 1687 instrument access	DWR insertion / wrapper-cell analysis
IEEE 1838 PTAP/STAP 垂直存取	功能性 die-to-die interconnect test
stack_top 結構與 combined ICL	DWR capture / update patterns
Top-die TDR 端到端 retarget	大規模 ATPG 或 signoff

回公司後，照這 8 步做

這一頁是最短操作版；後面各頁補上判定標準與除錯方法。

1

保留原始資料

複製三顆 die 的已驗證 TSDB，不覆蓋任何原始輸出。

2

確認 die-level 狀態

Base / Middle 使用合併 HostIjtag + HostStap 的新版；Top 的本地 IJTAG 可獨立存取。

3

檢查 2025.02 命令

執行 command check；每個 option 仍以公司安裝版 help 為準。

4

填 stack 設定

更新 TSDB path、design_id、module、instance；三個 module 必須唯一。

5

先跑 discovery

列出每顆 die 的真實 PTAP / STAP port 名稱與 direction，先不正式接線。

6

修正連線表

依 source -> destination 填入 package 與跨 die serial access connections。

7

正式整合

產生 stack_top.v、stack TSDB、combined ICL view 與 import.tcl。

8

最小 retarget 驗證


只挑一個 Top-die TDR，確認 package TDI -> Top TDR -> package TDO 全路徑通過。

停止條件

如果任何一顆 die 單獨 retarget 都不會過、discovery 找不到明確的 PTAP/STAP 邊界 port、或三顆 die 的 HDL/ICL/TSDB 不是同一版，就先停止 stack 整合。此時繼續接線只會把 die-level 問題變成更難追的 stack-level 問題。

1. 這份流程到底在建立什麼

三顆 die 先各自完成 DFT insertion，再把已完成的設計 view 組成一個 package-visible 的 stack_top。stack_top 的工作是描述裝配連線與整體 access path，不重新插入 IJTAG、STAP 或 DWR。



角色	die-level 必要狀態	在 stack 中的責任
Base	HostIjtag + HostStap(s1) 同一次 insertion	接 package TAP；向上控制 Middle；接回 Middle TDO
Middle	HostIjtag + HostStap(s2) 同一次 insertion	由 Base STAP 存取；再向上控制 Top；轉回 TDO
Top	HostIjtag；不建立未使用的向上 STAP	接收 Middle STAP；提供最後一段 TDO return

三個不要跨 die 亂接的訊號

CE、SE、UE 通常是各 die 內部由 TAP / IJTAG network 解碼出的控制訊號。它們在波形中可見，不代表要成為 stack-level 實體連線。tdo_en 也只有在 discovery 證明兩端都是實體 boundary port 且方向合法時才加入。

2. 開始前的資料檢查

先把每顆 die 當成獨立產品驗證。以下六項沒有全部通過前，不進入 final integration。

項目	檢查對象	通過條件	等級
A	Base / Middle insertion	HostIjtag 與 HostStap 位於同一 Tap(main) / specification，並由同一次流程處理。	必要
B	單 die access	每顆 die 至少有一個最簡單 TDR 可單獨 retarget 並完成模擬。	必要
C	資料一致性	HDL、ICL、PDL、TCD/TSDB 來自同一次成功 insertion，不混用舊版。	必要
D	命名唯一	Base / Middle / Top top module 名稱互不相同；instance 名稱也明確。	必要
E	輸出隔離	stack 輸出放進新目錄，例如 generated/ 與 tsdb_stack_top/。	必要
F	記錄完整	保留 transcript、DRC、pin inventory、retarget log 與 simulation waveform。	建議

建議先建立工作副本

- 將三顆 die 的 final TSDB 複製成只供 stack 試跑使用的目錄；原始已驗證 TSDB 保持不動。
- 把本次腳本與輸出放在獨立 work directory；每次試跑清楚標註 run 編號。
- 不要在第一次試跑就加入功能性 die-to-die ports、DWR 或多個 instruments；先證明 serial access path。

最容易踩到的舊資料問題

如果曾經先 insert IJTAG、之後再用另一份 specification insert STAP，那一版 TSDB 不應拿來做這次 stack。先用你已經修正並驗證成功的合併版本，否則常見結果是 SIB/TDR 在 stack retarget 時無法 access。

建議的資料夾概念

```

stack_trial/
stack_top_config.tcl
stack_top_extract_icl.tcl
check_tessent_2025_02_commands.tcl
logs/
generated/
tsdb_stack_top/
../base_die/tsdb_base_1838_final/
../middle_die/tsdb_middle_1838_final/
../top_die/tsdb_top_1838_final/

```

3. 每個檔案是做什麼的

檔案	用途	你要做什麼
check_tessent_2025_02_commands.tcl	只檢查腳本引用的 command name 是否存在。	先跑；若 MISSING，查 context / license / 2025.02 help。
stack_top_config.tcl	定義 TSDB、design_id、module、instance 與連線表。	你最主要要修改的檔案。
stack_top_extract_icl.tcl	載入三顆 die、discovery、接線、寫 stack_top、extract_icl、輸出 import.tcl。	主流程；不要先亂改連線拓撲。
die_level_combined_host_2025_02.template.tcl	示範 HostIjtag + HostStap 必須同份 specification。	只有要重做 die insertion 時才用。
import.tcl	由 final stack view 產生，供後續讀入 stack 設計 / retarget。	輸出，不是手寫輸入。

stack_top_config.tcl 必填欄位

欄位	代表意義	檢查重點
tsdb	final per-die TSDB 目錄	路徑存在，且與使用的 HDL/ICL 同版
design_id	TSDB 內實際 view ID	以公司環境產生結果為準
module	每顆 die 的 top module	Base / Middle / Top 三者必須唯一
instance	stack 中的 instance 名稱	建議 u_base_die / u_middle_die / u_top_die
package ports	package TAP 到 Base PTAP	TCK/TMS/TRST/TDI 為 input；TDO 為 output
interdie connections	STAP 到下游 PTAP 及 TDO return	必須依 discovery 的真實 leaf name 填寫

方向規則

所有 connection 都用 source -> destination 思考。package input 是 package port 驅動 Base input；package TDO 則相反，是 Base output 驅動 package output。這個方向寫反最容易得到 no source、no destination 或浮接錯誤。

4. Phase A - 命令檢查與 discovery

第一輪只確認工具能力與真實 boundary port 名稱。不要假設 s1_tck、s2_tdi 或 ptap_tdo 等 placeholder 就是實際名稱。

A1. 檢查 2025.02 command name

```
mkdir -p logs
tessent -shell -dofile check_tessent_2025_02_commands.tcl |& tee logs/00_command_check.log
```

- 全部顯示 PRESENT：代表 command name 可被目前 shell 辨識，但不保證每個 option 完全相同。
- 出現 MISSING：先確認 Tessent context、Multi-Die capability / license、公司安裝版手冊與 support kit。
- 對主流程使用到的關鍵命令執行 help，確認 2025.02 的 option form，再跑正式流程。

A2. 執行 discovery

```
setenv STACK_DISCOVERY_ONLY 1
tessent -shell -dofile stack_top_extract_icl.tcl |& tee logs/01_discovery.log
```

Discovery 會載入三顆 die、建立記憶體中的 stack instance，並列出每顆 instance 的 top pin 與 direction；它不做正式跨 die 接線，也不輸出可拿去 retarget 的 final stack。

你要從 log 抄下來	用途	不能猜的原因
Base PTAP 的 TCK/TMS/TRST/TDI/TDO leaf name	package boundary	generated prefix / wrapper hierarchy 可能不同
Base STAP(s1) forward 與 return ports	Base <-> Middle	TDO return 名稱和方向常與直覺不同
Middle PTAP 與 STAP(s2) ports	Base <-> Middle、Middle <-> Top	同時扮演下游 PTAP 與上游 STAP
Top PTAP ports	Top 的最終 access / return	必須確認 TDO 是 output
所有 pin 的 direction	建立 source -> destination	名稱正確但方向錯仍會接線失敗

Discovery 通過條件

三顆 instance 都成功載入；每段 forward path 都能找到 output/source 與 input/destination；每段 TDO return 都能找到下游 output 與上游 return input。任一段不清楚就先不要把 STACK_DISCOVERY_ONLY 改成 0。

5. Phase B - 正式建立 stack_top

將 discovery 得到的真實 leaf name 填回 stack_top_config.tcl，逐列確認連線方向後才進 final run。

B1. 必須形成的 serial access 路徑

連線段	source -> destination	類型
Package -> Base	tck/tms/trst/tdi -> Base PTAP input	forward
Base -> Package	Base PTAP tdo -> package tdo	return
Base -> Middle	Base STAP(s1) control/tdi -> Middle PTAP	forward
Middle -> Base	Middle PTAP tdo -> Base STAP(s1) return	return
Middle -> Top	Middle STAP(s2) control/tdi -> Top PTAP	forward
Top -> Middle	Top PTAP tdo -> Middle STAP(s2) return	return

B2. Final run

```
setenv STACK_DISCOVERY_ONLY 0
tessent -shell -dofile stack_top_extract_icl.tcl |& tee logs/02_final_integration.log
```

預期輸出不是只有一個 ICL 檔，而是一組可以重建 stack view 的資料。

輸出	應有內容	初步檢查
generated/stack_top.v	三顆 die instances、package TAP ports、跨 die serial nets	方向正確；mandatory port 不浮接
tsdb_stack_top/	pre/final stack design view 與 extracted ICL 資料	可重新 open/read；extract_icl 無未解決 I-rule
import.tcl	重新載入 final stack design 所需設定	路徑可解析；沒有指回被覆蓋的原始 TSDB
logs/02_final_integration.log	所有 connection、write、extract 訊息	沒有 error；warning 有逐項判讀

Final integration 的成功定義

不是「腳本跑到最後一行」而已。你要同時確認：(1) 連線方向正確；(2) stack_top.v 結構完整；(3) extract_icl 完成；(4) import.tcl 能重新載入；(5) 最小 Top-die TDR retarget 在模擬中通過。

6. Phase C - 最小 pattern retarget 驗證

第一個驗證目標只選 Top die 內一個最簡單、已在單 die 模式通過的 TDR。先證明完整路徑，再擴大到多個 instruments。

步驟	動作	通過條件
1	載入 stack	使用 final run 產生的 import.tcl / final TSDB view，確認 current design 是 stack_top。
2	確認 instrument path	從 combined ICL 報告找到 Top-die TDR 的完整階層路徑與必須開啟的 SIB。
3	重用已驗證程序	沿用原本可工作的 TDR PDL / retarget flow；只把 access level 改成 stack boundary。
4	產生 package-level pattern	pattern 的外部介面只能看到 package TCK/TMS/TRST/TDI/TDO。
5	模擬 structural stack	使用 generated/stack_top.v 加上三顆 die 的 matching inserted RTL。
6	比對結果	TDR 寫入、讀回與 TDO compare 全部通過，且沒有 X 汙染主要 compare window。

波形 trace 的最小觀察點

訊號	你要證明什麼
TAP state / TMS	確認 Capture-DR -> Shift-DR -> Update-DR 的順序完整。
SIB state	每一層通往下一顆 die 的 segment 在需要的 update 後才開啟；不要只看瞬間高低。
CE / SE / UE	通常分別對應 capture、shift、update；短暫 one-cycle pulse 或邊緣觸發本身不代表錯。
TDI	資料依 retarget pattern 由 package 端送入，經 Base / Middle 到 Top。
TDO	Top 回傳資料經 Middle / Base 返回 package；要考慮 serial pipeline 與 compare mask。
tdo_en	只有在作為真實 boundary/output enable 且工具 pattern 預期比較時才用來判斷。

第一個 pattern 不要太複雜

不要一開始同時開很多 SIB、做多個 TDR 讀寫或加入 DWR。最有效的 smoke test 是：固定一個 Top TDR，寫入一個容易辨識的資料，再讀回同一筆資料，完整 trace TDI 到 TDO。

7. 錯誤出現時怎麼判斷

現象	優先懷疑	下一步
pin not found / found 0	config 仍使用 placeholder；generated leaf name 不同	回到 discovery log，複製 exact leaf name；不要用模糊比對硬接。
no source	把 input 當成 driver；TDO / return 方向接反	查 pin direction；source 必須能驅動。
no destination	把 output 當成 sink；package tdo 方向寫反	package input: port -> die；package output: die -> port。
L1 / L2 interface mismatch	HDL、ICL、TSDB 或 design_id 不是同一版	重新整理 matching final view；不要混用舊 insertion 輸出。
SIB / TDR inaccessible	HostIjtag 與 HostStap 分開 insertion；return path 漏接；SIB 未 update	先驗證單 die；再逐段 Base->Middle->Top trace。
extract_icl I-rule	拓撲、port function、方向或 access path 有違規	先分析第一個 I-rule；修完再看後續連鎖錯誤。
TDO 有資料但 compare fail	pipeline 對齊、mask、negedge change 或 tdo_en window 不一致	比對 retarget pattern 的 expected/compare cycle，不只看肉眼資料值。

建議的除錯順序

- 先看第一個 error / DRC violation，不要先處理後面大量衍生訊息。
- 先證明 package <-> Base；再加 Base <-> Middle；最後才加 Middle <-> Top。
- 若 Top TDR 不通，先換成 Middle TDR；Middle 可通通常表示問題集中在第二段 STAP/PTAP 或 Top view。
- 若所有 stack TDR 都不通，但單 die 皆通，優先檢查 package TDO 方向與兩段 TDO return。
- 每次只改一類東西：port name、direction、TSDB view、或 retarget path；不要同時全改。

不要用 DWR 解 access 問題

現在的問題若是 SIB/TDR 無法存取、PTAP/STAP 回傳路徑錯誤或 ICL extraction 失敗，加入 DWR 不會修好它。DWR 是未來做功能性 die-to-die interconnect test 時的另一階段。

8. 這次試跑完成的判定表

	完成條件
☐	Base、Middle、Top 各自有一個 TDR 單 die retarget / simulation 通過。
☐	Base / Middle 使用合併 HostIjtag + HostStap 的 final TSDB。
☐	2025.02 command check 完成，關鍵 option 已用公司 help / manual 核對。
☐	Discovery log 已保存，所有 PTAP / STAP / TDO-return pin 與 direction 已確認。
☐	stack_top_config.tcl 的 TSDB、design_id、module、instance 均為實際值。
☐	generated/stack_top.v 中三顆 die 與 serial connections 完整，package TDO 方向正確。
☐	extract_icl 完成，第一層 I-rule 無未解決項目。
☐	import.tcl 可重新載入 final stack view。
☐	一個 Top-die TDR 的 package-level retarget pattern 通過模擬。
☐	已保存 command check、discovery、final integration、retarget 與 waveform 證據。

完成後下一步

先擴充到更多 Top / Middle instruments，再做 regression。只有團隊後續明確要求測試功能性 die-to-die interconnect，才另開 DWR insertion、wrapper-cell planning、capture/update 與 interconnect pattern 的工作；不要把它混回本次 smoke test。

版本與資料來源

本文件以你目前的三層設定與 Tessent 2025.02 公司環境為目標。因外部環境無法執行公司授權的 Tessent 2025.02，所有版本相依 command option 必須以公司安裝版 help、Tessent Multi-die User's Manual 與 3D Multi-Die support kit 為最終依據。

Siemens 官方概覽：[Introduction to Tessent Multi-Die](#)。官方說明涵蓋 per-die DFT、die-level mode retargeting 與 multi-die consolidated pattern 的整體定位。

一句話交付標準

從 package TDI 出發，能穿過 Base 與 Middle 的 1838 access path，存取 Top die 的已知 TDR，並由 package TDO 正確讀回。

做到這件事，才代表你目前的 IEEE 1687 / IEEE 1838 stack integration 基本流程真的成立。