

SIB-accessed Fully-Provisioned Custom DWR

Tessent 2025.02 lower-die ALU 實作、ICL 整合與驗證指南

最終定位

這是一條可由既有 PTAP / HostIJTAG 存取、具備 Capture / Shift / Update / Apply 與 Mission / INTEST / EXTEST 行為的 custom DWR。它在電路行為上接近 IEEE 1838 fully-provisioned dedicated DWR，但在 Tessent 報告中仍是 non-Tessent IJTAG instrument，不應宣稱為 ScanPro native DWR insertion。

本指南的範例基準

項目	設定
設計	lower_die_top + 8-bit lower_die_alu_core
DWR 寬度	30 bits：19 個 input-side cells + 11 個 output-side cells
Access	既有 PTAP -> HostIJTAG -> SIB(dwr)
模式控制	3-bit Tessent-generated mode TDR
工具版本	Tessent 2025.02；實際 HostStap 欄位以公司已驗證設定為準

文件搭配檔案：lower_die_custom_dwr_tessent_2025_02.tcl

1. 為什麼採用這個方向

目前限制是：PTAP、STAP、HostIJTAG、SIB 與一般 TDR 已能在 RTL 階段由 Tessent 產生，但缺少可直接使用的 RTLPro native DWR flow。若只把 ALU 資料放進集中式 TDR，雖然可以控制與觀察資料，卻沒有在每一條 D2D functional boundary 上形成 CFI-CFO 與 CTI-CTO 的 wrapper cell。

方案	與真正 DWR 的接近程度	本專案判定
ScanPro native wrapper insertion	最高；工具辨識 native wrapper cell	先保留為 gate-level 評估路線
手刻 dedicated DWR chain + SIB access	具備 boundary cell、capture、shift、update、apply	本次主路線
TDR data bits + 分散式 MUX	行為可相近，但暫存器不一定位於 boundary	不作為最終 DWR 原型
一般 TDR	只有 IJTAG register，不包覆 functional path	不能稱作 DWR

標準對齊

IEEE 1838 Clause 6 將 fully-provisioned cell 定義為支援 capture、shift 與 control，並可具有 update / safe features；Mission、IF 與 OF 模式分別對應 functional pass-through、測試 die 內部與測試 die-to-die 連線。[1]


這條路保留什麼

- 保留已成功的單一 PTAP root，不增加 Main TAP IR width，也不建立第二顆 TAP。
- 保留 STAP stack branch；DWR 是 HostIJTAG 下方的 local instrument branch。
- Tessent 只負責 access network、SIB、Mode TDR、ICL extraction 與 retargeting。
- 手刻 RTL 負責每一條 D2D functional boundary 上的 wrapper-cell 行為。

名稱建議

報告中使用「SIB-accessed fully-provisioned custom DWR」或「custom DWR prototype」。完成標準規則、cell naming、safe-state、gate-level timing 與完整 pattern 驗證前，不使用「fully IEEE 1838-compliant」或「Tessent native DWR」。

2. 最終 access architecture



唯一外部 access root；不新增 TAP，不增加 PTAP opcode。

這個拓樸只有一個外部 serial access root。PTAP 的既有 IJTAG instruction 選到 HostIJTAG 後，SIB(dwr) 才把 DWR segment 與 Mode TDR 加入 active scan path。DWR 不需要新的 PTAP opcode。

兩個 SIB 後方元件的分工

元件	由誰產生	功能
30-bit custom DWR	自訂 RTL	資料 capture / shift / update / apply；包攬 D2D functional path
3-bit dwr_mode TDR	Tessent	bit0 enable、bit1 INTEST、bit2 EXTEST
SIB(dwr)	Tessent	選擇 DWR branch，傳遞 Select / CE / SE / UE / TCK 與 serial data
HostStap(s1)	Tessent 1838 flow	保留往上層 die 的 stack access branch

Tessent 2025.02 的結構要求

你在公司已驗證：不能只靠 create_dft_specification 的 -stap_host_list 另外補 STAP，而要在同一個 Tap(main) 的 read_config_data 中同時定義 HostIjtag(1) 與 HostStap(s1)。因此本 Tcl 直接採用下列組織：

```

set spec [create_dft_specification]
set main_tap_path $spec/IjtagNetwork/HostScanInterface(tap)/Tap(main)


read_config_data -in $main_tap_path -from_string {
    HostIjtag(1) {
        Sib(dwr) { ... }
    }
    HostStap(s1) { ...validated 2025.02 body... }
}

```

禁止事項

不要再建立 HostScanInterface 或 Tap，也不要將 DWR 當成獨立 top-level SI / SO chain。否則 DWR 可能局部 shift，卻無法從正式 PTAP access path retarget。

3. DWR boundary cell 的電路行為



posedge TCK: Capture / Shift ; negedge TCK: Update ; 無 enable 時保持狀態。

事件 / 模式	RTL 行為	時序
Mission	functional_out = functional_in	combinational pass-through
Capture	shift_stage <= functional_in	posedge TCK
Shift	shift_stage <= scan_in ; scan_out = shift_stage	posedge TCK
Update	update_stage <= shift_stage	negedge TCK
Apply	functional_out = update_stage	依 INTEST / EXTEST mode 靜態選擇

為何需要 update stage

若 functional output 直接由 shift register 驅動，shift 30 bits 時外部 D2D output 或 ALU input 會跟著每一個 TCK 翻動。額外的 update stage 讓新 pattern 在 Shift 結束後一次生效，這比較接近 IEEE 1838 的 Apply / Update 行為，也降低測試時的非預期切換。

控制優先序

```
posedge tck:
  if select && capture_en -> Capture
  else if select && shift_en -> Shift
```

```
negedge tck:
  if select && update_en -> Update
```

互通性重點

IEEE 1838 Clause 6.3 指定 Capture / Shift 使用 rising edge、Update 使用 falling edge，且在沒有對應 control signal 時 wrapper cell 應保持狀態。[1] 本 RTL 與此時序方向一致。

4. Lower-die ALU 的 30-bit DWR mapping

DWR bits	Wrapped signal	Cell side	用途
0-7	d2d_operand_a_in[0:7]	input-side	Mission 傳入 ALU；INTEST 可由 update data 控制
8-15	d2d_operand_b_in[0:7]	input-side	Mission 傳入 ALU；INTEST 可由 update data 控制
16-18	d2d_opcode_in[0:2]	input-side	Mission 傳入 opcode；INTEST 可控制
19-26	core_result[0:7]	output-side	INTEST capture core response；EXTEST 可驅動 link
27	core_zero_flag	output-side	capture / apply
28	core_carry_flag	output-side	capture / apply
29	core_overflow_flag	output-side	capture / apply

Serial order

dwr_scan_in -> bit 0 -> bit 1 -> ... -> bit 29 -> dwr_scan_out

因此 ICL 使用 ascending range DWR[0:29]，ScanOutPort 的 Source 是 DWR[29]。若要預載一個完整 30-bit value，serial stimulus 必須先送 bit29、最後送 bit0；capture response 則先從 bit29 移出。

Mode TDR encoding

dwr_mode[2:0]	enable	INTEST	EXTEST	結果
000	0	0	0	Mission
011	1	1	0	INTEST：input-side Apply；output-side Capture
101	1	0	1	EXTEST：output-side Apply；input-side Capture
111	1	1	1	非法組合；RTL fail-safe 回 functional pass-through

Reset gate	TRST 後必須確認 Mode TDR = 000、SIB 關閉、DWR update_stage = 0，而且 functional path 回到 Mission。這是 simulation acceptance item，不只看 config report。
------------	--

5. RTL integration 的必要修正

目前 simulation pilot 把 dwr_select、CE、SE、UE、SI、SO 與三個 mode bits 暫時做成 top-level hooks，方便 testbench 直接驅動。正式 Tessent insertion 時這些 hooks 不能留在 package boundary；它們要成為 u_dwr_chain 的未連接 instrument pins，交由 DftSpecification 串接。

Simulation pilot - 不能直接交給 final insertion

```
input wire dwr_select,
input wire dwr_capture_en,
...
input wire dwr_enable,
output wire dwr_scan_out;
```

Integration top - 保留 instance pins，移除 top-level hooks

```
lower_die_dwr_chain u_dwr_chain (
    .tck          (tck),
    .trst_n       (trst),
    .dwr_select   (),
    .dwr_capture_en (),
    .dwr_shift_en (),
    .dwr_update_en (),
    .dwr_scan_in  (),
    .dwr_scan_out (),
    .dwr_enable   (),
    .dwr_intest_mode (),
    .dwr_extest_mode (),
    ...functional connections...
);
```

Tcl preflight

交付的 Tcl 會搜尋上述九個 dwr_* top-level ports；若仍存在就立即 error。這是刻意的 fail-closed 行為，避免 Tessent 對已被 top ports 驅動的 pins 再建立 SIB/TDR connection。

仍需保留的連線

- tck 與 trst_n 必須連到既有 test clock / reset。
- D2D operand / opcode 與 ALU result / flags 的 functional connections 必須完整保留。
- u_dwr_chain instance name 要與 Tcl 的 DWR_INSTANCE_PATH 一致，預設為 u_dwr_chain。
- 若 synthesis 會 flatten / rename，gate-level ICL extraction 前要保留 hierarchy，或設定 module matching 規則。

6. Tcl 做了什麼

階段	主要動作	產出 / 判定
1. Read	讀取 custom DWR RTL、ALU RTL 與 integration top	所有 source file 必須存在
2. ICL model	Tcl 產生 lower_die_dwr_chain.icl 並在 set_current_design 前 read_icl	Tessent 可辨識 non-Tessent instrument scan interface
3. Match	set_current_design、report_module_matching -icl	ICL module 必須 match RTL module
4. Access config	同一個 Tap(main) 中建立 HostIjtag(1)、SIB(dwr)、dwr_mode TDR、HostStap(s1)	不得出現第二個 TAP root
5. Insert	validate、process_dft_specification、extract_icl	SIB / TDR / PTAP-STAP integration 完成
6. Save	輸出 inserted RTL、TSDB、extracted ICL、DC import Tcl	交給 synthesis 與後續 verification
7. Verify	create_icl_verification_patterns	驗證 scan length、SIB selection 與 access connectivity

執行前要改的地方

- 確認四個 RTL 路徑，尤其 DWR_TOP_RTL 指向 lower_die_top_tessent.sv。
- 把公司已經通過的 2025.02 HostStap(s1) fields 貼回對應 block；不要從其他版本猜 field name。
- 確認 top port 名稱仍是 tck / tms / tdi / tdo / trst，且 trst polarity 與 RTL 一致。
- 先以兩個 DWR cells 或目前 30-bit ALU pilot 跑通，再擴大到真正 D2D port inventory。

bash 執行範例

```
DWR_TOP_RTL=./rtl/lower_die_top_tessent.sv \
+tessent -shell -dofile ./scripts/lower_die_custom_dwr_tessent_2025_02.tcl
```

7. 驗證不能只停在 extract_icl

ICL extraction 成功只代表工具能建立 access model；它不等於 DWR functional behavior 正確。最終需要三層 evidence：access network、RTL behavior、post-synthesis behavior。

Verification gate	要證明什麼	Pass criterion
Config report	只有一個 HostScanInterface / Tap(main)；HostIjtag 與 HostStap 同 root	無 parallel TAP；SIB(dwr) 位於既有 HostIjtag
Module matching	lower_die_dwr_chain ICL 對到 RTL module	report_module_matching 無錯配
ICL verification patterns	PTAP -> SIB -> 30-bit DWR scan access	scan integrity、SIB open / close、length 皆正確
Mission RTL sim	DWR 關閉時 functional pass-through	ALU 結果與未包覆 core 一致
Capture / Shift	30-bit mapping 與 serial order	readback bit-by-bit 對應 table
INTEST	input-side Apply、output-side Capture	可載入 A / B / opcode 並讀回 result / flags
EXTEST	output-side Apply、input-side Capture	可 launch D2D outputs 並 capture incoming D2D inputs
Reset	回到 Mission、SIB deselect、mode=000	無 test value 汙染 functional path
Gate-level sim	DC mapping 後行為與 scan access 未被破壞	同一組關鍵 pattern 全部通過
STA / APR	TCK posedge / negedge 與 D2D path timing	無 unconstrained test path；update edge timing 合法

波形 trace 順序	先看 PTAP instruction 與 SIB 是否開啟，再看 Select / CE / SE / UE，最後才看每一個 DWR cell 的 shift_stage、update_stage 與 functional_out。若從 ALU output 先猜，很容易把 access 問題誤判為 cell 問題。
-------------	--

8. Synthesis 與 gate-level handoff

這條 custom DWR 路線是在 Tessent RTL insertion 前就把 boundary cells 放入設計，因此 DC 必須合成 Tessent 插入後的 RTL / import script。不能再把原始 golden RTL 與 inserted RTL 同時讀入同一個 DC session。

```
Golden RTL + custom DWR instrument
-> Tessent PTAP/STAP/SIB/Mode-TDR insertion
-> write_design_import_script
-> DC synthesis and mapping
-> gate netlist + SDF
-> Tessent ICL extraction / retarget check
-> GLS + STA + APR
```

DC 與 APR 的保護重點

- 保留 custom DWR cell / chain hierarchy，至少到完成 gate-level module matching 與 debug。
- 不要讓 synthesis 把 mission/test MUX 或 update_stage 最佳化掉；以 dont_touch / preserve 做 pilot，再逐步放寬。
- TCK 同時驅動 posedge shift_stage 與 negedge update_stage，STA 要建立完整 clock waveform，不可只用單一 active edge。
- functional D2D path 經過 wrapper MUX，需重新檢查 mission-mode delay，而不是只看 test coverage。
- 若之後改用 native ScanPro DWR，這套 custom chain 與 native analyze_wrapper_cells 不可同時包覆同一批 D2D ports。

Gate-level 重新檢查的最小集合

檢查	目的
Netlist equivalence in Mission	證明關閉 DWR 時 core functional behavior 未變
DWR scan continuity	確認 hierarchy / optimization 沒有斷鏈或換序
Reset polarity	確認 active-low trst 與 inserted TDR / SIB reset 一致
Mode values	000 / 011 / 101 在 mapped netlist 仍對應相同模式
SDF GLS	確認 negedge Update 與 posedge Capture / Shift 無 race

9. 已知限制與決策邊界

限制	影響	處理方式
非 ScanPro native wrapper	Tessent wrapper report 未必列為 native DWR cell	用 custom instrument + ICL + GLS evidence 報告
HostStap fields 具版本 / 公司設定差異	空白或舊版欄位可能 validate fail	貼回已在 2025.02 通過的完整 body
Mode TDR default 需實測	reset 後若非 000 會干擾 mission	TRST waveform + register readback 雙重驗證
ICL 只描述 scan semantics	不能自動證明 functional MUX 行為	RTL sim / GLS 分別驗證 IF / OF
尚未加入 safe-state / tri-state control	實際 D2D bus 可能有 contention	在真實 port inventory 階段補 safe value / output enable
ALU pilot 只含單向訊號	尚未涵蓋 bidirectional D2D cells	先完成 pilot，再為 bidirectional port 設計專用 cell

最重要的判斷	如果 SIB 能 access 30-bit chain，但 Mission / INTEST / EXTEST 的 boundary behavior 沒有被證明，成果只能稱為 IJTAG-accessible scan instrument；只有 access 與 functional evidence 都通過，才可稱為 custom DWR prototype。
--------	---

何時改走 native ScanPro route

- 公司 cell library 能被 Tessent 2025.02 正確辨識，且 analyze_wrapper_cells 能選到預期 D2D terminals。
- license log 證明 gate-level wrapper insertion 可用，且不要求缺少的 RTLPro feature。
- 工具能把 generated DWR chain 接回既有 PTAP / HostIJTAG access path，而不是新增獨立 SI / SO ports。
- native flow 的 coverage、timing、area 與 debug 成本優於 custom prototype。

10. 執行 checklist

Gate	完成條件	狀態
A. RTL pilot	Mission、Capture、Shift、Update、INTEST、EXTEST testbench PASS	已在 30-bit ALU 範例完成
B. Integration top	九個 dwr_* hooks 從 top-level 移除，u_dwr_chain pins 留給 Tessent	執行 Tcl 前完成
C. Host config	HostIjtag(1) + HostStap(s1) 同一個 Tap(main) block	以既有公司 body 為準
D. ICL match	lower_die_dwr_chain ICL 正確 match RTL module	report_module_matching
E. Config validate	process_dft_specification -validate_only 無錯	必要條件
F. ICL extraction	無 I-rule violation；輸出完整 hierarchical ICL	必要條件
G. Access patterns	SIB open / close、30-bit chain integrity PASS	必要條件
H. DC / GLS	mapped netlist 重跑六種 behavior PASS	必要條件
I. STA / APR	mission / test paths 完整約束，無 DWR timing violation	必要條件
J. Reporting	使用 custom DWR prototype，不宣稱 native signoff	必要條件

預期產出

```
generated/custom_dwr_1838/
  lower_die_dwr_chain.icl
  lower_die_1838_custom_dwr_inserted.v
  lower_die_1838_custom_dwr_extracted.icl
  lower_die_1838_custom_dwr_dc_import.tcl

reports/custom_dwr_1838/
patterns/custom_dwr_1838/
tsdb_custom_dwr_1838/
```

建議下一步

先製作 lower_die_top_tessent.sv，貼入已通過的 HostStap(s1) body，跑到 validate_only；只有 validate 過後才進入 process / extract / pattern。若第一個錯誤是 module matching 或 pin already driven，先修 ICL / integration top，不要再改 PTAP opcode。

參考資料

- [1] IEEE Std 1838-2019, Clause 3 definitions and Clause 6, Die Wrapper Register. 特別參考 6.2 cell structure、6.3 events、6.4 modes、6.7 examples 與 6.8 wrapper reset state。
- [2] Tessent IJTAG User's Manual, ICL Instrument Description (p.17-18), ICL Extraction (p.93-109), IJTAG Network Insertion (p.113-122), and ICL Verification Patterns (p.159-163)。
- [3] 專案既有 Tessent 2025.02 經驗：HostIjtag(1) 與 HostStap(s1) 必須在同一 Tap(main) 的 read_config_data 中共同定義；此項以公司環境實際 validate 結果優先。

交付檔案說明

lower_die_custom_dwr_tessent_2025_02.tcl 是 fail-closed pilot template。它包含 custom DWR ICL model、單一 PTAP root 的 combined Host config、ICL extraction 與 access verification pattern 產生流程。由於 HostStap 欄位與實際 library / license 屬於公司環境內容，使用前仍需填入當地已通過的設定。

本文件只摘要標準與工具流程，不取代 IEEE / Siemens 原始規格與公司 signoff 規範。