

Tessent 2025.02 RTL 兩階段插入指南

IEEE 1687 已驗證設計 -> IEEE 1838 PTAP/STAP 升級

重點：set_attribute_value、Host 辨識與 bottom/middle/top 差異

本文件的單一結論

保留已通過 retarget 與 RTL 波形驗證的 Pass 1 IEEE 1687 design view；Pass 2 必須從該 TSDB view 或其 inserted RTL + ICL 繼續，讓 Multi-die flow 擴充既有 TAP。不要在 Pass 2 重新建立 HostIjtag、SIB 或 TDR。

項目	本文件範圍
工具版本	Tessent 2025.02；公開佐證多來自 2024.4/2025.1 文件，版本差異均標示為現場確認點
已知起點	RTL-level IEEE 1687 insertion、ICL extraction、PDL retargeting、波形驗證已通過
交付內容	主 Pass 2 Tcl、三個備案、die-role 設定方式、執行與驗收清單
刻意不展開	DWR 詳細插入、ATPG、合成與 gate-level pattern simulation

版本：2026-07-27 | 使用前請先執行 schema probe

1. 前情提要：為什麼現在需要 Pass 2

原始任務是讓既有的 IEEE 1687 IJTAG instrument 不只在單一 die 的 TAP 下運作，而是能透過 IEEE 1838 的 PTAP/STAP serial access 被 multi-die stack 控制。這不是把兩套彼此獨立的 TAP 串在一起，而是要讓原本可工作的 access root 被 Multi-die flow 辨識並擴充。

目前已完成

- 在 RTL level 已完成 IEEE 1687 TAP + Host/IJTAG network + SIB/TDR insertion。
- 已完成 ICL extraction，PDL retargeting 可以成功，並且能在 RTL simulation 看到正確 waveform。
- 因此 Pass 1 是已驗證基準，不應為了加入 1838 而被覆寫、重做或改成另一顆平行 TAP。

目前遇到的兩個問題

問題	觀察	真正需要處理的層次
set_attribute 看似成功	指令不報錯，但最終 ICL 或輸出沒有改變	object type、system mode、extraction timing、serialization
Host 辨識/升級失敗	1838 spec 可能找不到既有 Host，或另建第二顆 TAP	DftSpecification、Pass 1 design view 與 ICL matching

決策

Pass 1 ❏結。Pass 2 先載入 Pass 1 累積 design view，再建立 1838 specification。set_attribute_value 只用來驗證或修復 port metadata，不用來改 topology。

舊流程為何被淘汰

舊備案曾採用「先插入 PTAP/STAP，再把 IJTAG 接回 existing host」的順序。公開的 Siemens/Broadcom 案例則描述為：既有 TAP 已支援 IP/IJTAG 測試，再由 Tessent Multi-die 將該 TAP augment 為 PTAP，STAP 由工具新增。[2] 因此本版把順序改為 1687 Pass 1 -> 1838 Pass 2。

2. 三個標準元素各自負責什麼

元素	主要責任	不負責
IEEE 1687 / IJTAG	以 ICL 描述 access network，以 PDL 描述 instrument operation；控制本 die 的 SIB/TDR/instrument	不自行定義 stack 間的 PTAP/STAP 連接
IEEE 1838 PTAP/STAP	提供 stack 的 1-bit serial access；PTAP 為每顆 die 的入口，STAP 將 access 延伸到直接相連的上層 die	不取代本 die 的 IJTAG instrument network
DWR	控制與觀察 die boundary functional interconnect，支援 die-to-die 測試	不取代 PTAP/STAP，也不是一般 instrument data 的主要 transport

目標 access 結構

Package	TDI/TMS/TCK/TRST 進入 bottom-die PTAP	stack root
Local branch	PTAP -> 原本 Host/IJTAG -> SIB -> TDR	保留 Pass 1
Upward branch	PTAP -> STAP -> next-die PTAP	延伸 1838

成功條件不是名稱，而是 connectivity

extracted ICL 中是否真的存在名為 HostIjtag 的 RTL instance，並不是唯一判斷條件。真正要確認的是：只有一個 TAP/PTAP access root、原 PDL 仍可 retarget、STAP 能抵達下一顆 die 的 PTAP、Capture/Shift/Update 路徑與 return path 正確。

公開資料的共同結論

- Siemens Multi-die 可生成/插入 IEEE 1838 PTAP/STAP，並建立 IEEE 1687 IJTAG network。[1]
- IEEE 1838 的 PTAP/STAP serial mechanism 可透過 IEEE 1687 compliant implementation 完成。[3]
- 實際案例採用 augment existing TAP as PTAP，而不是以第二顆 local TAP 取代既有 IJTAG access。[2]

3. set_attribute_value：為何執行成功但結果沒變

這類問題通常不是 Tcl 指令完全失效，而是修改了錯的 object family、在太晚的 system mode 修改、被後續 extraction 重建，或該 attribute 本來就不會被 write_icl 序列化。最重要的是先區分 design object 與 ICL object。

目標	典型 collection	用途/風險
RTL top port	get_ports tck	設定 function=tck 等設計 metadata；應在 DRC/specification 前完成
RTL instance	get_instances ...	影響 design extraction/matching 的 attribute；通常需要在 analysis/elaboration 前
ICL module definition	get_icl_modules ...	部分 attribute 只允許 setup mode 修改
Elaborated ICL instance	get_icl_instances ...	常為 read-only 或只改 in-memory model
DftSpecification node	\$spec/...	決定真正 insertion topology；不應以一般 attribute 取代

安全 debug pattern

```

set obj [get_ports tck]
puts "count=[sizeof_collection $obj]"
report_attributes $obj

set before [get_attribute_value_list $obj -name function]
set_attribute_value $obj -name function -value tck
set after [get_attribute_value_list $obj -name function]

puts "before=$before"
puts "after=$after"

```

結果	判讀
count=0	object path 或 object family 錯誤
before=after 且值錯	attribute 唯讀、模式錯誤，或改錯 object
立即正確，extract_icl 後恢復	extraction 重建/覆寫該 model
report 中正確，ICL 檔沒有	internal-only attribute 或不會序列化
debug ICL 正確，最終檔錯	看錯 design ID、TSDB view 或舊 output

4. attribute 不能拿來完成 1687 -> 1838 升級

判斷原則

attribute 是 object metadata 或 extraction behavior；PTAP/STAP/3DCR、Host access connection、SIB/TDR 父子關係屬於結構。結構必須經 DftSpecification + process_dft_specification 產生。

需求	應使用	不應使用
辨識 tck/tms/tdi/tdo/trst	set_attribute_value on get_ports	修改 extracted ICL topology
忽略特定 instance 的 ICL extraction	對正確 design instance 設 extraction attribute，且在正確 mode/timing	在 extract_icl 後才設定
將既有 TAP 擴充為 PTAP	create_dft_specification 的 Multi-die options	把 Tap 的名稱或 type attribute 改成 PTAP
新增下一顆 die 的 access	STAP host list / 2025.02 Multi-die schema	手動另建 HostScanInterface/Tap
新增本地 SIB/TDR	Pass 1 已驗證 DftSpecification；Pass 2 不重做	在 Pass 2 再貼一次相同 block

本次主 Tcl 對 attribute 的處理

- 先讀取 Pass 1 TSDB design view，預期 port function attribute 已被保留。
- 預設 ALLOW_ATTRIBUTE_REPAIR=0：只要值不對就停止，不會悄悄改完繼續跑。
- 只有在 get_ports/report_attributes 已證明 object 正確時，才允許 ALLOW_ATTRIBUTE_REPAIR=1。
- 修復後立即 read-back；若 after 仍不等於預期值，腳本停止。

```

verify_or_repair_port_function tck tck $allow_attr_fix
verify_or_repair_port_function tms tms $allow_attr_fix
verify_or_repair_port_function tdi tdi $allow_attr_fix
verify_or_repair_port_function tdo tdo $allow_attr_fix
verify_or_repair_port_function trst trst $allow_attr_fix

```

5. 主線 Pass 2：累積式 RTL insertion

主腳本為 pass2_upgrade_1687_to_1838_rtl.tcl。它不讀 golden RTL、不重新插入 IJTAG，僅從 Pass 1 design view 建立新的 Pass 2 design ID。

- 1 以新的 PASS2_DESIGN_ID 進入 set_context dft -rtl。
- 2 同一 TSDB_DIR 中以 read_design -design_id PASS1_DESIGN_ID 載入已插入的 Pass 1 RTL。
- 3 設定 current design 與 chip level，驗證 test-port function attributes。
- 4 執行 ICL module matching report；若命令因版本/授權不可用，保留 warning 並繼續以 spec/ICL/retarget 作最終驗證。
- 5 依 DIE_POSITION 建立 1838 specification。
- 6 先 report_config_data，再 process_dft_specification -validate_only。
- 7 SPEC_ONLY=1 時立即停止；人工確認只有一個 access root 後才以 SPEC_ONLY=0 正式 insertion。
- 8 extract_icl 後寫入新的 Pass 2 TSDB design view，另輸出 RTL 與 DC import Tcl。

最重要的載入段落

```
set_context dft -rtl -design_id $pass2_design_id
set_tsdb_output_directory $tsdb_dir

read_design $top_module -design_id $pass1_design_id -verbose

set_current_design $top_module
set_design_level chip
```

禁止替換成 read_verilog golden RTL

若 Pass 2 重新讀取 golden RTL，原 TAP/Host/IJTAG/SIB/TDR 不在目前 design model 中；工具沒有可升級的既有 TAP，最終很容易生成另一套結構。

bottom/middle 的 specification request

```
set spec [create_dft_specification -stap_host_list $stap_hosts]

report_config_data $spec
process_dft_specification -validate_only
```

6. bottom / middle / top 要怎麼改

在直線型 3-die stack 中，每顆 die 都需要自己的 PTAP；只有「其上方仍直接連著另一顆 die」的 die 才需要 STAP。STAP 數量應等於該 die 直接承接的上層 die 數量，而不是整個 stack 的總 die 數。[3]

Die 位置	PTAP	STAP	主腳本設定	額外注意
bottom	需要；為 package-level serial root	每個直接上層 die 一個	DIE_POSITION=bottom STAP_HOST_LIST="s1"	JTAG package pins 直接進此 PTAP
middle	需要；由下層 STAP 抵達	每個直接上層 die 一個	DIE_POSITION=middle STAP_HOST_LIST="s1"	wafer/KGD access 可能另需 sacrificial pad mux；不在本 Tcl
top	需要；由 middle STAP 抵達	0	DIE_POSITION=top 先 SPEC_ONLY=1	PTAP-only create syntax 必須依 2025.02 help/support kit 確認

3-die 直線 stack 的 serial 關係

Bottom	PTAP + STAP(s1)	access Middle
Middle	PTAP + STAP(s1)	access Top
Top	PTAP only	no downstream

不要把 middle 的 STAP 數設成 2

bottom -> middle 與 middle -> top 是兩個不同實體 die 上的 STAP。middle 只建立自己通往 top 的 STAP；它的 PTAP 由 bottom 的 STAP 存取。

若一顆 die 直接承接兩顆上層 die

```
DIE_POSITION=bottom
STAP_HOST_LIST="s1 s2"
```

這時同一顆 PTAP 下有兩個 STAP branch。名稱必須與 package/stack integration 的 ICL 命名一致。

7. top die：為什麼腳本刻意不直接猜

bottom/middle 可以明確以非空 `stap_host_list` 表達「既有 TAP augmentation + downstream STAP」。top die 仍需 PTAP/3DCR，但沒有 downstream STAP。公開資料能證明架構需求，卻沒有公開顯示 Tessent 2025.02 的完整 PTAP-only Tcl option；官方 Multi-die manual/support kit 需要 Siemens 帳號。[4][6]

Fail-closed 設計

top branch 預設只顯示 help 後停止。只有當公司環境的 help create_dft_specification 或 3D flow support kit 明確確認空 `-stap_host_list` 仍會建立 PTAP-only 時，才設定 `TOP_PTAP_STRATEGY=empty_stap_list`。

top die 第一次執行

```
DIE_POSITION=top TOP_MODULE=top_die_top TSDB_DIR=./tsdb_top PASS1_DESIGN_ID=rtl_1687 SPEC_ONLY=1 tessent -shell -dofile p
```

現場要在 help/output 中確認

- 是否存在明確 PTAP-only、3DCR-only、die-position 或等價選項。
- 若使用空 `stap_host_list`，`report_config_data` 是否仍出現 PTAP/3DCR，而不是普通 1149.1 TAP。
- STAP 數量必須為 0。
- 原本 Pass 1 Host/IJTAG branch 仍在同一個 access root 下。
- `process_dft_specification -validate_only` 不應要求虛構的 downstream STAP。

確認後才允許候選分支

```
DIE_POSITION=top TOP_PTAP_STRATEGY=empty_stap_list SPEC_ONLY=1 tessent -shell -dofile pass2_upgrade_1687_to_1838_rtl.tcl
```

若 `report_config_data` 顯示普通 TAP 或沒有 3DCR，立即停止，不得將其當成 1838 top die。

8. 備案與切換條件

優先級	腳本	何時使用	保護措施
0	backup_C_schema_probe_no_insert.tcl	第一次碰 2025.02 schema，或 Host hierarchy 看不懂	只 help/report/validate；不 insertion、不 write_design
1	pass2_upgrade_1687_to_1838_rtl.tcl	Pass 1 TSDB design view 完整	SPEC_ONLY；不重建 IJTAG；attribute fail-closed
2	backup_A_explicit_inserted_rtl_and_icl.tcl	read_design 沒恢復 ICL matching 或 TSDB 跨環境	read_icl 在 set_current_design 前；預設 SPEC_ONLY
3	backup_B_rebuild_one_pass_1687_1838.tcl	累積式與 explicit import 都失敗	從 golden RTL 重建，但只允許一個 Host/TAP；預設 SPEC_ONLY

選擇流程

Probe	先輸出 help、attributes、module matching 與 spec	零修改
Main	同 TSDB read_design Pass 1	最小變更
Backup A	explicit inserted RTL + ICL	修復 matching
Backup B	one-pass rebuild	最後手段

哪一種情況都不能做

看不到 existing host 時，不得以 read_config_data 再新增第二個 HostScanInterface/Tap 當作自動 fallback。這會讓本地 IJTAG 可能能動，但無法證明它經由 1838 PTAP/STAP 被控制。

Backup A 的關鍵順序

```
read_verilog $inserted_rtl
read_icl $extracted_icl

# read_icl must precede current-design elaboration
set_current_design $top_module
set_design_level chip
```

9. 建議的實際執行順序

Step 1 - 只做 schema probe

```
DIE_POSITION=bottom TOP_MODULE=basic_die_top TSDB_DIR=./tsdb_basic PASS1_DESIGN_ID=rtl_1687 tesseract -shell -dofile backup
```

Step 2 - 主線只建立/驗證 specification

```
DIE_POSITION=bottom TOP_MODULE=basic_die_top TSDB_DIR=./tsdb_basic PASS1_DESIGN_ID=rtl_1687 PASS2_DESIGN_ID=rtl_1687_1838_bottom STAP_
```

Step 3 - 人工檢查 report_config_data

- Pass 1 的 TAP 被 reuse/augment，而不是出現第二個平行 TAP。
- 原本 local Host/IJTAG/SIB/TDR 仍存在，且沒有 duplicate。
- bottom/middle 的 STAP host 名稱與數量正確。
- top 的 STAP=0 且仍有 PTAP/3DCR。
- validate-only 完整通過。

Step 4 - 正式 insertion

```
# Same command as Step 2, change only:
SPEC_ONLY=0
```

Step 5 - 重新驗證，不只看 insertion log

- 1 對新的 Pass 2 extracted ICL 執行 local instrument PDL retargeting。
- 2 模擬 local PTAP -> SIB -> TDR Capture/Shift/Update。
- 3 建立 stack-level ICL 後，retarget upper-die instrument PDL。
- 4 模擬 STAP enable/bypass、upper PTAP state、serial return path。
- 5 確認原 Pass 1 行為沒有 regression。

10. 驗收與失敗判讀

檢查	通過條件	失敗時下一步
Pass 1 reload	原 TAP/SIB/TDR design/ICL model 可辨識	改用 Backup A explicit RTL + ICL
Port attributes	tck/tms/tdi/tdo/trst 值與物件正確	先跑 schema probe；只在確認後允許 repair
Spec topology	一個 TAP/PTAP root；STAP 角色正確	停止，不執行 process；查 2025.02 schema
Local retarget	原 instrument PDL 仍能透過新 PTAP retarget	檢查 Host/IJTAG branch 是否被重建或斷開
Stack retarget	下層 PTAP/STAP 能抵達上層 PTAP/instrument	檢查 STAP host naming、stack ICL 與 return path
RTL waveform	Capture/Shift/Update 與 TDO response 正確	比對 Pass 1 baseline 與 Pass 2 path

不要以「沒有 Tcl error」作為成功

至少需要 report_config_data、validate-only、extracted ICL、PDL retargeting、RTL waveform 五個證據。對 multi-die 再加上 STAP enable/bypass 與 upper-die return path。

交付腳本與定位

- pass2_upgrade_1687_to_1838_rtl.tcl：正式主線。
- backup_C_schema_probe_no_insert.tcl：最先執行的零修改診斷。
- backup_A_explicit_inserted_rtl_and_icl.tcl：TSDB/matching 備案。
- backup_B_rebuild_one_pass_1687_1838.tcl：最後重建備案。
- README_pass2_bundle.txt：執行優先級與快速驗收。

本文件的邊界

本 Pass 2 僅處理 IEEE 1687 access network 到 IEEE 1838 PTAP/STAP 的升級。DWR 是 IEEE 1838 die-boundary test 的另一個必要主題，但其 cell mapping、inward/outward mode、interconnect pattern 與 ATPG 不包含在這次 Tcl 中，避免把 access debugging 與 boundary test debugging 混在同一輪。

11. 來源、版本限制與現場確認項目

架構結論有 Siemens/Broadcom 公開資料支持；但 Tessent 2025.02 的完整 Multi-die command reference、top-die PTAP-only option 與 release-specific schema 並未公開。以下連結應搭配公司內部安裝的 help 與 Support Center 文件使用。

[1] [Siemens EDA, Tessent Multi-die fact sheet](#)

公開說明 PTAP/STAP、IEEE 1687 IJTAG network 與 Multi-die integration。

[2] [Broadcom and Siemens, Using SSN for 3DIC with Tessent Multi-die](#)

第 5 頁描述 PTAP augment existing TAP，STAP 為 Tessent-generated IP。

[3] [Siemens EDA, Design-for-Test in 2D is hard! What can you expect for 3D?](#)

第 35-36 頁：每顆 die 一個 PTAP、每個 next-die connection 一個 STAP；PTAP/STAP 以 IEEE 1687 實作。

[4] [Siemens EDA Support Blog, Introduction to Tessent Multi-Die](#)

說明 3D IEEE 1838 PTAP/STAP 支援並指向官方 manual/support kit。

[5] [Tessent IJTAG User's Manual 2025.1, public mirror](#)

ICL extraction、set_attribute_value 與 ICL object attribute 限制。此為公開鏡像，不是 2025.02 release notes。

[6] [Siemens Support Center, 3D Multi-Die Flow in Tessent Shell](#)

Tessent 2025.02 精確 command/schema 應以公司帳號登入的 support kit 為準。

Tessent 2025.02 現場必查

help create_dft_specification、help set_attribute_value、report_config_data、report_module_matching -icl，以及公司 3D Multi-Die Flow support kit。若 top-die PTAP-only 語法與本模板不同，只替換 create_dft_specification 的 top branch，不要改動兩階段載入原則。

結論：先證明工具 reuse 既有 TAP，再插入；先讓 local PDL regression 通過，再做 stack retarget。這兩個 gate 都通過，才算真的完成 IEEE 1687 -> IEEE 1838 升級。