

3D-IC IJTAG/DFT Flow 實作與除錯指南

搭配《3D-IC IJTAG/DFT 自動化環境建置規劃》使用. 本冊聚焦 `corrected_lower_flow` 的實際執行, log 判讀, 問題定位與最小修正方法.



本指南的原則: 一次只驗證一個 stage. 不要在 Stage 1 失敗時繼續猜 DC, 也不要 gate import 失敗時先寫 PDL.

三個成功條件

Stage	成功條件	主要 log
1 - Tessent insertion	產生 post-DFT RTL, DC import Tcl, rtl1 TSDB	lower_tessent_insert.log
2 - DC synthesis	產生 synthesized .v/.ddc/.sdc, 無 unresolved reference	lower_dc_synthesis.log
3 - Gate import	ICL 映射至 DC netlist, gate view 寫入 TSDB	lower_gate_import.log

適用檔案

`lower_die_alu_core.v`, `lower_die_top.v`, `lower_die_insert_ijtag.tcl`, `lower_die_synthesis.tcl`,
`lower_die_gate_import.tcl`, `check_environment.sh` 與 `run_lower_flow.sh`.

1. 第一次執行前的準備

先確認目錄結構. runner 依相對路徑尋找檔案, 檔名不一致是最常見的第一個錯誤.

```
corrected_lower_flow/
|-- lower_die_alu_core.v
|-- lower_die_top.v
|-- config/setup_env.sh
|-- dc/lower_die_synthesis.tcl
`-- scripts/
    |-- check_environment.sh
    |-- lower_die_insert_ijtag.tcl
    |-- lower_die_gate_import.tcl
    `-- run_lower_flow.sh
```

環境設定

```
cp config/setup_env.sh.example config/setup_env.sh
vim config/setup_env.sh
source config/setup_env.sh

chmod +x scripts/*.sh
./scripts/check_environment.sh
```


變數	檔案類型	使用者
TESSENT_CELL_LIBRARY	.tcelllib	Tessent insertion / gate import
DC_TARGET_LIBRARY	.db	Design Compiler mapping
DC_LINK_LIBRARY	.db	Design Compiler linking
DC_SEARCH_PATH	library directory	Design Compiler 搜尋路徑, optional

執行單一入口

```
./scripts/run_lower_flow.sh
```

如果失敗, 先看畫面最後一個 [1/3], [2/3] 或 [3/3]. 這個標記直接指出要檢查哪一份 log.

2. Debug 方法: 先定位 Stage



通用搜尋命令

```

grep -in "error" logs/*.log
grep -in "warning" logs/*.log
grep -in "unresolved" logs/*.log
grep -in "icl" logs/*.log
  
```

不要只貼 log 最後一行. 工具通常先輸出 root cause, 後面才出現連鎖錯誤. 建議保留第一個 ERROR 前後各 20-40 行.

判斷順序

檢查	問題	下一步
輸出檔是否存在	不存在	回到產生它的前一 stage
第一個 ERROR	語法/路徑/library	先修第一個, 再重跑
同一 stage 大量後續錯誤	通常是連鎖反應	不要逐條修
Stage 完成但下一 stage 失敗	handoff 或命名問題	檢查 import script/TSDB mapping

乾淨重跑

調整 DftSpecification 或 design hierarchy 後, 建議先備份再清除該次 generated/TSDB/log, 避免讀到舊 design view. 不要在不確定時直接刪除唯一結果.

3. Stage 1 - Tessent RTL IJTAG insertion

此階段讀入 Verilog-2001 golden RTL, 插入 TAP/SIB/TDR, extract ICL, 並寫出 rtl1 TSDB 與 DC handoff.

預期輸出

```
generated/lower_die_ijtag_inserted.v
generated/lower_die_dc_import.tcl
tsdb_lower/          # contains design_id rtl1
logs/lower_tessent_insert.log
```

症狀	常見原因	修正
read_verilog file not found	檔名/目錄不一致	確認 lower_die_alu_core.v 與 lower_die_top.v
Cannot find u_alu/...	instance/pin path 與 RTL 不一致	比對 top module instance 名稱和 ports
DftSpecification parse error	brace, semicolon, connection syntax	先檢查最接近報錯行的 Tdr wrapper
TAP port DRC	tck/tms/tdi/tdo/trst 未宣告或 function 錯	確認 top ports 及 set_attribute_value
ICL I-rule error	TDR 位寬/連線/scan path 不完整	先修第一個 I-rule, 再 extract_icl
rtl1 not found later	未 write_design -tsdb	extract_icl 後明確保存 TSDB

快速檢查

```
ls -l generated/lower_die_ijtag_inserted.v
ls -l generated/lower_die_dc_import.tcl
find tsdb_lower -maxdepth 3 -type f | head

grep -in "tessent" generated/lower_die_ijtag_inserted.v | head
grep -in "tdr\sib\tap" generated/lower_die_ijtag_inserted.v | head
```

有 generated .v 不代表 TSDB 一定完成. gate import 需要的是 rtl1 metadata, 所以 write_design -tsdb 與 log 成功訊息同樣重要.

4. Stage 2 - Synopsys DC synthesis

DC source Tessent 產生的 lower_die_dc_import.tcl, 合成 post-DFT design, 並保留第一版 IJTAG hierarchy.

預期輸出

```
generated/lower_die_ijtag_synthesized.v
generated/lower_die_ijtag_synthesized.ddc
generated/lower_die_ijtag_synthesized.sdc
reports/dc_lower/{qor,area,timing,check_design_*}.rpt
```

症狀	常見原因	修正
Cannot open import Tcl	Stage 1 未完成或路徑錯	確認 generated/lower_die_dc_import.tcl
Unresolved reference	link_library 缺 cell 或 module	先看第一個 unresolved 名稱, 補正 .db
Cannot find tck	top port 被改名或 import 不完整	在 current_design 後 report_port
Unconstrained paths	TCK constraint 未建立	create_clock -name TCK -period ...
Gate netlist 沒有 TDR/SIB	hierarchy 被 ungroup/logic 被優化	確認 import constraints, 使用 -no_autoungroup
Multiple driver	golden net 和 TDR driver 衝突	檢查 DataOutPorts multiplexing/原始 fanin

必要報告判讀

- check_design_precompile.rpt: unresolved, undriven, multiple driver.
- timing.rpt: TCK path 是否被正確約束.
- area.rpt: TAP/SIB/TDR hierarchy 是否仍可見.
- lower_dc_synthesis.log: compile_ultra 是否完成, change_names 是否成功.

Netlist sanity check

```
grep -in "tdr\sib\tap\tessent" generated/lower_die_ijtag_synthesized.v | head -50
```

若 synthesis 成功但 IJTAG modules 全部消失, 不要直接進 Stage 3. 先確認 Tessent import script 的 preservation constraints 與 DC ungroup 行為.

5. Stage 3 - Gate-level import 與 ICL update

此階段同時載入 DC gate netlist 與 rtl1 metadata. -no_hdl 表示沿用原 ICL/TCD/DFT 資料, 但不重載舊 RTL.

核心順序

```
set_context dft -no_rtl -design_id gate
read_cell_library $env(TESSENT_CELL_LIBRARY)
read_verilog generated/lower_die_ijtag_synthesized.v
read_design lower_die_top -design_id rtl1 -no_hdl -verbose
set_current_design lower_die_top
update_icl_attributes_from_design -verbose
check_design_rules
write_design -tsdb -verbose
```

症狀	常見原因	修正
rtl1 design not found	Stage 1 未寫 TSDB 或 tsdb_dir 不同	確認兩支 Tcl 使用同一 tsdb_lower
Unknown standard cell	Tessent library 不含 DC netlist cells	讀入完整 Tessent/ATPG cell library
ICL instance unmatched	DC rename/ungroup hierarchy	看 update_icl... -verbose 第一個 mismatch
ICL port unmatched	bus bit-blast 或 port rename	確認 change_names 規則與 mapping
TDR/SIB module missing	DC optimized/flattened inserted logic	回 Stage 2 加強 preservation
gate view 無法保存	design_id/path/前置 DRC 失敗	先修 check_design_rules 第一個 error

成功後

```
tsdb_lower/
|-- rtl1    # RTL insertion metadata and ICL
`-- gate    # DC gate-level design view
```

Stage 3 成功只代表 access network 與 gate netlist 能對應, 還不代表 ALU PDL 已被執行. 下一步才是 patterns -ijtag, PDL retargeting 與 simulation.

6. TSDB, ICL, PDL 在 Debug 時的角色

物件	何時產生/使用	Debug 問題
TSDB rtl1	Stage 1 insertion 後保存	是否含 DFT spec, ICL, design source metadata
ICL	extract_icl 建立; Stage 3 更新 mapping	SIB/TDR path, bit mapping, instance/port binding
TSDB gate	Stage 3 保存	是否綁定 DC netlist 且 DRC 通過
PDL	gate view 穩定後載入	iWrite/iRead 欄位, iApply, instrument path
Patterns	patterns -ijtag retargeting 後	外部 TAP sequence 與 expected response

為什麼 PDL 要最後加入？

- 如果 ICL network 尚未通過, Tessent 無法正確 retarget instrument-level 操作.
- 如果 DC 已破壞 hierarchy, PDL failure 只是更下游的症狀.
- 先用 network verification patterns 確認 shift path, 再測 ALU semantics, 問題較容易隔離.

下一階段概念

```
set_context patterns -ijtag -design_id gate
read_design lower_die_top -design_id gate
set_current_design lower_die_top
check_design_rules
create_patterns_specification
process_patterns_specification
```

上述 pattern flow 還需要 simulation cell models 與 PDL. 在 Stage 1-3 完全通過前, 不要把這些變數一起加入 debug 範圍.

7. 快速檢查表與求助資訊

每次跑完請依序勾選

檢查項目	Pass 條件
Environment	tessent/dc_shell 可找到; .tcelllib/.db 存在
Golden RTL	檔名正確; top=u_lower_die_top; instance=u_alu; Verilog-2001 可解析
Insertion	process_dft_specification + extract_icl 無 error
rtl1 TSDB	write_design -tsdb 成功
DC handoff	lower_die_dc_import.tcl 存在
DC synthesis	link/check_design/compile 完成; gate .v/.ddc 存在
Hierarchy	gate netlist 仍可找到 Tessent/IJTAG logic
Gate import	update_icl mapping 無 unmatched; gate TSDB 保存

發生問題時請保留

- 失敗 stage 的完整 log, 以及第一個 ERROR 前後 20-40 行.
- 實際 Tessent 與 DC 版本.
- 實際執行命令與目前工作目錄.
- generated 檔案清單與 tsdb_lower 是否存在.
- 若為 mapping 問題, 提供 gate netlist 中對應 instance/pin 的實際名稱.

常用收集命令

```
pwd
which tessent
which dc_shell
find generated -maxdepth 1 -type f -ls
find tsdb_lower -maxdepth 3 -type f | head -100
grep -in "error\|unresolved\|unmatched" logs/*.log
```

Debug 的完成定義不是 log 看起來比較少, 而是該 stage 的必要輸出存在, 第一個 error 消失, 且下一個 stage 能正確讀取 handoff.

參考文件

1. Siemens, Tessent Shell User's Manual, v2021.3.
2. IEEE Std 1687-2014.
3. IEEE Std 1838-2019.
4. Companion document: 3D-IC IJTAG/DFT Automation Plan.