Αναφορά Εργασίας

Αικατερίνη Παπαγιαννίτση 10762

January 21, 2025

Άσκηση 1: alu. v

Σε αυτήν την άσκηση υλοποιήθηκε ένα module alu, το οποίο πραγματοποιεί διάφορες αριθμητικές και λογικές πράξεις. Οι διαφορετικές λειτουργίες της μονάδας ορίστηκαν ως παράμετροι, όπως φαίνεται παρακάτω:

```
parameter[3:0] ALUOP_AND = 4'b0000;
parameter[3:0] ALUOP_OR = 4'b0001;
parameter[3:0] ALUOP_ADD = 4'b0010;
parameter[3:0] ALUOP_SUB = 4'b0110;
parameter[3:0] ALUOP_LESS = 4'b0100;
parameter[3:0] ALUOP_LOG_SHIFT_R = 4'b1000;
parameter[3:0] ALUOP_LOG_SHIFT_L = 4'b1001;
parameter[3:0] ALUOP_ARI_SHIFT_R = 4'b1010;
parameter[3:0] ALUOP_ARI_SHIFT_R = 4'b1010;
parameter[3:0] ALUOP_XOR = 4'b0101;
```

Listing 1: Different ALU operations

Η υλοποίηση των πράξεων έγινε μέσα σε ένα always block, χρησιμοποιώντας την εντολή case για την επιλογή της κατάλληλης πράξης, με βάση το σήμα ελέγχου alu op.

Ασκηση 2

Σε αυτήν την άσκηση, υλοποιήθηκαν τα παρακάτω αρχεία: calc.v, calc enc.v, και tb calc.v.

calc_enc.v

Το αρχείο calc_enc. v περιέχει τη συνδυαστική λογική που παράγει το σήμα alu_op. Το σήμα αυτό είναι 4-bit που καθορίζει τη λειτουργία της μονάδας ALU, με βάση τις εισόδους btnc, btnr, και btnl.

Η σχεδίαση βασίστηκε στη χρήση πυλών AND, OR και NOT. Κάθε bit του alu_op υπολογίζεται μέσω συγκεκριμένων συνδυασμών των εισόδων.

calc.v

Στο αρχείο calc. ν υλοποιείται μια αριθμομηχανή, η οποία ενσωματώνει τις λειτουργίες της μονάδας ALU και της λογικής κωδικοποίησης από το calc_enc. ν. Η αριθμομηχανή δέχεται ως εισόδους διάφορα πλήκτρα (buttons), διακόπτες για την εισαγωγή δεδομένων (sw), και το ρολόι (clk), ενώ παρέχει ως έξοδο το σήμα led.

Βασική Υλοποίηση

• Δημιουργία Instances:

- Ένα instance της alu χρησιμοποιείται για την εκτέλεση αριθμητικών και λογικών πράξεων.
- Ένα instance της calc_enc. v χρησιμοποιείται για τον προσδιορισμό του σήματος alu op, με βάση τα πλήκτρα btnc, btnr, και btnl.

• Είσοδοι και Σήματα:

- Τα σήματα signal_op1 και signal_op2 ανατίθενται συνεχώς στις τιμές του καταχωρητή accumulator και του διακόπτη sw αντίστοιχα.
- Το σήμα led εμφανίζει την τρέχουσα τιμή του accumulator.

• Λογική Λειτουργία:

- Το accumulator ανανεώνεται μέσα σε ένα always block ευαίσθητο στην ανοδική ακμή του σήματος ρολογιού (clk).
- Αν το πλήκτρο btnu πατηθεί, το accumulator μηδενίζεται.
- Αν πατηθεί το btnd, το αποτέλεσμα της ALU (alu_result) αποθηκεύεται στο accumulator.

tb_calc.v

Το αρχείο tb_calc.ν αποτελεί το testbench της αριθμομηχανής που υλοποιείται στο calc.ν. Σε αυτό, δημιουργήθηκαν δύο tasks για να διευκολύνουν τη δοκιμή διαφορετικών λειτουργιών της αριθμομηχανής. Όλες οι τιμές που προέκυψαν από τις δοκιμές ήταν οι αναμενόμενες.

Task: perform_operation

Αυτό το task εκτελεί μια πράξη στην αριθμομηχανή. Παίρνει ως εισόδους:

- buttons: Τις καταστάσεις των κουμπιών (btnc, btnr, btnl).
- switch_value: Την τιμή που παρέχεται μέσω του διακόπτη (sw).

Το task εκτελεί τα εξής βήματα:

- 1. Θέτει τις καταστάσεις των κουμπιών και τη τιμή του διακόπτη.
- 2. Ενεργοποιεί το κουμπί btnd για να εκτελεστεί η πράξη.
- 3. Διασφαλίζει ότι ο χρόνος προσομοίωσης επιτρέπει στη μονάδα να ολοκληρώσει την πράξη.

Task: display_result

Αυτό το task εμφανίζει το αποτέλεσμα της αριθμομηχανής και το συγκρίνει με την αναμενόμενη τιμή. Παίρνει ως είσοδο:

• expected: Την αναμενόμενη τιμή της εξόδου (led).

Εκτελεί τα εξής:

- 1. Συγκρίνει την έξοδο (led) με την αναμενόμενη τιμή.
- 2. Εμφανίζει μήνυμα επιτυχίας (PASS) αν η τιμή είναι σωστή, ή αποτυχίας (FAIL) αν δεν είναι.

Ο λόγος για τη δημιουργία αυτού των task είναι η απλοποίηση της εκτέλεσης των πράξεων. Αντί να επαναλαμβάνονται χειροκίνητα τα βήματα σε κάθε δοκιμή, το task τα συγκεντρώνει σε μια επαναχρησιμοποιήσιμη μορφή.

Αποτελέσματα

Δοκιμάστηκαν διάφορες λειτουργίες της αριθμομηχανής, όπως η πρόσθεση, αφαίρεση, λογικές πράξεις (AND, OR, XOR), μετατοπίσεις (λογικές και αριθμητικές), καθώς και η σύγκριση (Less Than). Όλες οι τιμές που προέκυψαν από τις δοκιμές ήταν οι αναμενόμενες, επιβεβαιώνοντας τη σωστή λειτουργία του σχεδιασμού.

Εικόνα Εξόδου (Waveform)

Παρατίθεται η εικόνα της παραγόμενης waveform για την προσομοίωση που πραγματοποιήθηκε κατά τη διάρκεια των δοκιμών.




Figure 1: Παραγόμενη waveform από την προσομοίωση

Άσκηση 3: regfile.v

Το αρχείο regfile. ν υλοποιεί τη μονάδα των καταχωρητών για το σύστημα. Στη συγκεκριμένη υλοποίηση, χρησιμοποιείται ένα always block το οποίο δίνει προτεραιότητα στην εγγραφή του σήματος writeData στους καταχωρητές.

Η λογική του always block περιλαμβάνει τα εξής βήματα:

• Όταν ενεργοποιείται το write (δηλαδή όταν υπάρχει αίτημα εγγραφής), το σύστημα εγγράφει το writeData στον καταχωρητή που υποδεικνύεται από το writeReg.

- Στη συνέχεια, τα δεδομένα που διαβάζονται από τους καταχωρητές (όπως προσδιορίζεται από τα σήματα readReg1 και readReg2) ανατίθενται στις μεταβλητές readData1 και readData2.
- Το σύστημα εξασφαλίζει ότι αν η εγγραφή αφορά τον ίδιο καταχωρητή που διαβάζεται (π.χ. όταν writeReg == readReg1 ή writeReg == readReg2), το writeData δίνεται προτεραιότητα και η αντίστοιχη έξοδος readData1 ή readData2 ενημερώνεται άμεσα με την εγγραφή.

Η λογική αυτή διασφαλίζει ότι οι καταχωρητές επιστρέφουν την πιο πρόσφατη τιμή, ακόμα και αν η εγγραφή γίνεται την ίδια στιγμή με την ανάγνωση.

Άσκηση 4: datapath.v

Στην Άσκηση 4, υλοποιήθηκε το αρχείο datapath. v, το οποίο διαχειρίζεται τις βασικές εντολές του επεξεργαστή RISC-V. Πρώτα βρήκα τα opcodes για κάθε εντολή.

```
localparam [6:0] LW = 7'b00000011;
localparam [6:0] SW = 7'b0100011;
localparam [6:0] BEQ = 7'b1100011;
localparam [6:0] IMMEDIATE = 7'b0010011;
```

Listing 2: RISC-V opcode

Στη συνέχεια, υλοποιήθηκε ο μηχανισμός *Instruction Decode*, ο οποίος επεξεργάζεται την εντολή που δίνεται ως είσοδος. Ο μηχανισμός αυτός εξάγει τα απαραίτητα πεδία της εντολής, όπως τα rs1, rs2, και rd, καθώς και το opcode.

```
reg [4:0] rs1, rs2, rd;
reg [6:0] opcode;
always @(*) begin
    opcode = instr[6:0];
    rs1 = instr[19:15];
    rs2 = instr[24:20];
    rd = instr[11:7];
end
```

Listing 3: Instruction Decode

Στην υλοποίηση, προστέθηκαν instances για την ALU και τους καταχωρητές (regfile). Επιπλέον, τα σήματα που αναφέρθηκαν στην εκφώνηση της άσκησης ρυθμίστηκαν σύμφωνα με το διάγραμμα που παρατίθεται παρακάτω 2.

Ασκηση 5

top_proc.v

Στην τελευταία άσκηση, χρειάστηκαν κωδικοποιήσεις για πολλές εντολές του RISC-V. Βασισμένο σε αυτά, υλοποιήθηκε το ALUCtrl, το οποίο ελέγχει τις εντολές για να καθορίσει ποια πράξη πρέπει να εκτελέσει η ALU. Στη συνέχεια, δημιουργήθηκε ένα FSM (Finite State Machine).

Ο κώδικας για το FSM και τις καταστάσεις του φαίνεται παρακάτω:




Figure 2: Διάγραμμα για την υλοποίηση του datapath

```
IF: begin
    // Instruction Fetch
    loadPC <= 0;</pre>
    MemRead <= 0;</pre>
    MemWrite <= 0;</pre>
    RegWrite <= 0;</pre>
    MemToReg <= 0;</pre>
end
ID:; // Instruction Decode
EX:; // Execute
MEM: begin
    // Memory Access
    if (opcode == LW)
         MemRead <= 1;</pre>
     else if (opcode == SW)
         MemWrite <= 1;</pre>
end
WB: begin
    // Write Back
    loadPC <= 1;</pre>
    if (opcode == LW)
         MemToReg <= 1;</pre>
    if (opcode != SW && opcode != BEQ)
         RegWrite <= 1;</pre>
end
```

Listing 4: FSM States

Ακολουθεί το διάγραμμα για το FSM 3.




Figure 3: FSM Diagram

top_proc_tb.v

Για τη δοκιμή του top_proc. ν, υλοποιήθηκε testbench που περιλαμβάνει το (top_proc), τη μνήμη εντολών (ROM), και τη μνήμη δεδομένων (RAM), οι οποίες δίνονται. Το testbench αρχικοποιεί το ρολόι και το σήμα reset, επιτρέποντας στον μετρητή προγράμματος (PC) να προχωρά μέσα από τις εντολές που είναι αποθηκευμένες στη ROM. Η προσομοίωση τρέχει για επαρκή χρόνο (1500ns) ώστε να εκτελεστούν όλες οι εντολές.

Για να καταγράφεται η τρέχουσα εντολή (instr) χρησιμοποιήθηκε το \$monitor. Οι καταγεγραμμένες εντολές αποκωδικοποιήθηκαν χρησιμοποιώντας το RVCodec.

Binary Code	Instruction
000000001110000000000010010011	addi x1, x0, 7

Binary Code	Instruction
00000001010100000000000100010011	addi x2, x0, 21
0000000001000001000000110110011	add x3, x1, x2
11111111011100000000001000010011	addi x4, x0, -9
11111110111100010000001010010011	addi x5, x2, -17
0000000010000101000001100110011	add x6, x5, x4
0100000001000011000001110110011	sub x7, x3, x2
0000000010100111001010000110011	sll x8, x7, x5
0000000100000100010010010110011	slt x9, x4, x8
0000000001001000100010100110011	xor x10, x8, x2
000000010000101011101011011011	and x11, x10, x8
0000000100101011101011000110011	srl x12, x11, x9
000000000110110011001101011011	or x13, x12, x3
0100000010010010010111100110011	sra x14, x4, x9
0000000101100101010000000100011	sw x11, 0(x5)
00000000000000101010011110000011	lw x15, 0(x5)
11111101001101000111100000010011	andi x16, x8, -45
00000001011010000110100010010011	ori x17, x16, 22
0000000000101101101100100010011	srli x18, x13, 1
00000000101101111000100001100011	beq x15, x11, 16
00000000111110010010010010010011	slti x9, x18, 15
00000011101001000100100110010011	xori x19, x8, 58
0000000000110001001101000010011	slli x20, x17, 1
0100000001001111101001010010011	srai x5, x15, 2

Το αποτέλεσμα της προσομοίωσης παρουσιάζεται στο Σχήμα 4.




Figure 4: Waveform προσομοίωσης ασκ. 5