#### コンピュータシステム・アーキテクチャ特論

コンピュータアーキテクチャ I・II の復習 ~プロセッサ動作原理と命令パイプライン~

井上こうじ

コンピュータアーキテクチャ I 「パターソン&ヘネシー コンピュータの構成と設計」第2.1~2.3節

# 命令と命令表現

## プロセッサの命令と命令セット

●命令:プロセッサへの指示(プロセッサが実行可能な処理)

加算命令論理演算命令

減算命令

分岐命令

●命令セット:プロセッサが実行可能な命令の集合(プログラマから見えるプロセッサの論理仕様)


プロセッサA 加算命令 分岐命令 プロセッサB 加算命令 減算命令

命令セットに含まれない命令は直接 実行できない! プロセッサC 加算命令 減算命令 論理演算命令 分岐命令

## プログラム(命令シーケンス)の実行


高水準プログラミング言語

(high-level programming language)



アセンブリ言語

#### プログラムとCPUのインタフェース



#### MIPSとその命令セット

- この授業では MIPS の命令セットを例にする.
  - 基本の考え方はどのプロセッサでもあまり変わらない.
  - MIPS は PlayStation で使用されているプロセッサ.


#### MIPSの命令セット(R2000/3000):

転送命令	LB, BLU, LH, LHU, LUI, LW, LWL, LWR, SB, SH, SW, SWL, SWR
算術演算命令	ADD, ADDI, ADDIU, ADDU, DIV, DIVU, MULT, MULTU, SLT, SLTI, SLTIU, SLTU, SUB, SUBU
論理演算命令	AND, ANDI, NOR, OR, ORI, SLL, SLLV, SRA, SRAV, SRL, SRLV, XOR, XORI
分岐命令	BEQ, BGEZ, BGEZAL, BGTZ, BLEZ, BLTZ, BLTZAL, BNE, J, JAL, JALR, JR
その他の命令	BCzF, BCzT, BREAK, CFCz, COPz, CTCz, LWCz, MFC0, MFCz, MFHI, MFLO, MTC0, MTCz, MTHI, MTL0, RFE, SWCz, SYSCALL, TLBP, TLBR, TLBWI, TLBWR


# MIPSの命令(一部)

命令区分	命令	例	意味
算術演算	add	add \$s1, \$s2, \$s3	\$s1 = \$s2 + \$s3
	subtract	sub \$s1, \$s2, \$s3	\$s1 = \$s2 - \$s3
データ転 送	load word	lw \$s1, 100(\$s2)	\$s1に、メモリの[\$s2+100]番地の ワードデータ(4B)を読込み
	store word	sw \$s1, 100(\$s2)	メモリの[\$s2+100]番地に, \$s1の ワードデータ(4B)を書込み
条件分岐	branch on equal	beq \$s1, \$s2, L	もし、\$s1==\$s2ならLへ分岐
	branch on not equal	bne \$s1, \$s2, L	もし、\$s1!=\$s2ならLへ分岐
	set on less than	slt \$s1, \$s2, \$s3	もし、\$s2<\$s3なら\$s1=1, 以外な ら\$s1=0
無条件	jump	j L	Lにジャンプ
ジャンプ	jump register	jr \$s1	\$s1の値が示すアドレスにジャンプ

## プロセッサでの命令実行(1)



プロセッサ




1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)

2.命令の解読:命令レジスタの値をデコード


3.命令の実行:解読結果に従って実行

アドレス	主記憶		
0x00104	add \$t0, \$s1, \$s2		
0x00108	sub \$t1, \$t0, \$s3		
0x0010c	lw \$t1, 320(\$s4)		




1.<u>命令の取得:</u>PCが指すアドレスの値をメモリ から命令レジスタへ取得. 同時に, 次命令の 取得に備えてPCの値を更新(例えば+4)

- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行



- 1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)
- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行

プロセッサ



1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)

アドレス 主記憶


0x00104 add \$t0, \$s1, \$s2

0x00108 sub \$t1, \$t0, \$s3

0x0010c lw \$t1, 320(\$s4)


- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行

プロセッサ




- 1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)
- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行

アドレス	主記憶		
0x00104	add \$t0, \$s1, \$s2		
0x00108	sub \$t1, \$t0, \$s3		
0x0010c	lw \$t1, 320(\$s4)		




1.<u>命令の取得:</u>PCが指すアドレスの値をメモリ から命令レジスタへ取得. 同時に, 次命令の 取得に備えてPCの値を更新(例えば+4)

- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行



- 1.命令の取得:PCが指すアドレスの値をメモリから命令レジスタへ取得.同時に,次命令の取得に備えてPCの値を更新(例えば+4)
- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行

プロセッサ



1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)

アドレス 主記憶


0x00104 add \$t0, \$s1, \$s2

0x00108 sub \$t1, \$t0, \$s3

0x0010c lw \$t1, 320(\$s4)

- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行

プロセッサ



1.<u>命令の取得:</u>PCが指すアドレスの値をメモリから命令レジスタへ取得. 同時に, 次命令の取得に備えてPCの値を更新(例えば+4)

2.命令の解読:命令レジスタの値をデコード


3.命令の実行:解読結果に従って実行

アドレス 主記憶

0x00104 add \$t0, \$s1, \$s2

0x00108 sub \$t1, \$t0, \$s3

0x0010c lw \$t1, 320(\$s4)



1.<u>命令の取得:</u>PCが指すアドレスの値をメモリ から命令レジスタへ取得. 同時に, 次命令の 取得に備えてPCの値を更新(例えば+4)

実際には、各命令は2進表現でメモリに格納されている

- 2.命令の解読:命令レジスタの値をデコード
- 3.命令の実行:解読結果に従って実行


以降、繰り返し・・・

#### 算術演算:加算命令/減算命令

例)

add \$s1, \$s2, \$s3 レジスタ\$s2の値と、レジスタ \$s3の値を加算して、レジスタ \$s1に格納する

sub \$s1, \$s2, \$s3 レジスタ\$s2の値からレジスタ \$s3の値を減算して、レジスタ \$s1に格納する



#### データ転送:ロード/ストア命令


例)

#### lw \$s1, OFFSET(\$s2)

レジスタ\$s2の値にOFFSETを加えてメモリ・アクセス用アドレスを得る. このアドレスで指定されるメモリ内ワードデータ(4B)を読出し、レジスタ\$s1に格納する(ロード)

#### sw \$s1, OFFSET(\$s2)

レジスタ\$s2の値にOFFSETを加え、 メモリ・アクセス用アドレスを得る. このアドレスで指定されるメモリ領 域に対しレジスタ\$s1の値(4B)を 書き込む(ストア)



#### 逐次制御だけで十分なのか?

- 命令実行に関する基本動作
  - 主記憶に格納された命令を1個ずつ, 順番に実行する(逐次制御)
- 全ての場合に対応できるのだろうか?

$$A[80] = (g + A[2]) - (h + A[i]);$$

```
lw $t0, 8 ($s4)
add $t0, $t0, $s1
add $t1, $s3, $s3
add $t1, $t1, $t1
add $t1, $t1, $s4
lw $t1, 0 ($t1)
add $t1, $t1, $s2
sub $t1, $t0, $t1
sw $t1, 320 ($s4)
```

逐次制御で問題なし!

???

逐次制御だけでは対応できない! 条件に応じて分岐する必要がある!

### 条件分岐命令(1)

条件分岐命令がない場合

条件分岐命令がある場合

- add \$s1, \$s2, \$s3
- 2 add \$t0, \$s1, \$s4
- ③ lw \$t1, 8 (\$s5)
- sub \$t1, \$t1, \$t0

命令実行の流れ

- 1 add \$s1, \$s2, \$s3
- ② beq \$s1, \$s6, GoTo ② add \$t0, \$s2, \$s4 ③

  - sw \$t0, 8 (\$s5)

- 3 add \$s4, \$t4, \$t34 sw \$s4, 8 (\$s5)

②で分岐条件が成立 した場合

分岐条件が不成立 の場合

#### 条件分岐命令(2)

例)

#### beq \$s0, \$s1, L1


レジスタ\$s0の値と\$s1の値を比較して、**同じであれば**ラベルL1 へ分岐(PCの値を設定)


beg: Branch on EQual

#### bne \$s0, \$s1, L1

レジスタ\$s0の値と\$s1の値を比較して、**同じでなければ**ラベル L1へ分岐(PCの値を設定)

bne: Branch on Not Equal






コンピュータ・アーキテクチャⅡ 「パターソン&ヘネシー コンピュータの構成と設計」第6.1~6.3節

# 命令パイプライン処理

# シングルサイクル・データパス



## 命令実行のスループット

- プログラム実行時間
  - =時間/プログラム


 =
 実行命令数 x
 クロック・サイクル数 x
 時間 y

 プログラム
 命令
 クロックサイクル


- =実行命令数×CPI×クロックサイクル時間
- CPI(clock-cycles per instruction): 1命令当りの平均所要クロックサイクル数
- 命令実行スループット
  - IPC(instructions per clock-cycle): 1クロックサイクル当りに実行可能な命令数
  - CPIの逆数

# 命令パイプライン処理による 命令実行スループット向上

- 非命令パイプライン処理(シングルサイクルデータパス)
  - スループット: 1命令/8ns



- 命令パイプライン処理
  - スループット: 1命令/2ns



#### 命令パイプライン処理:概念(1)

- 命令の実行過程を複数のステージに分割。たとえば、マルチサイクル・データパスの実行過程(次スライド参照)に倣って、以下の5ステージに分割
  - 1. 命令フェッチ(IF)
  - 2. 命令デコード, レジスタ読出し(ID)
  - 3. 命令実行(EX)
  - 4. メモリ・アクセス (MEM)
  - 5. レジスタ書込み(WB)
- 異なる命令の異なるステージを同時に処理することで、命令実 行のスループットを向上

# マルチサイクル・データパスの 命令実行過程


実行ステップ	算術論理 演算命令	ロード/ストア命令	分岐命令	ジャンプ命令
1. 命令フェッチ	IR=Memory[PC] PC=PC+4			
2. 命令デコード, オペランド読出し	A=Reg[IR[25-21]] B=Reg[IR[20-16]] ALUOut=PC+(sign-extend(IR[15-0])<<2)			
3. 命令実行	ALUOut=A op B	ALUOut =A+sign-extend(IR[15-0])	if (A==B) then PC=ALUOut	PC =PC[31:28]   (IR[15-0])<<2)
4. メモリアクセス	Reg[IR[15-11]] =ALUOut	MDR=Memory[ALUOut]		
		Memory[ALUOut]=B		
5. レジスタ書込み		Reg[IR[20-16]]=MDR		

#### 命令パイプライン処理:概念(2)


- 命令の実行過程を複数のステージに分割。たとえば、マルチサイクル・データパスの実行過程(前スライド参照)に倣って、以下の5ステージに分割
  - 1. 命令フェッチ(IF)
  - 2. 命令デコード, レジスタ読出し(ID)
  - 3. 命令実行(EX)
  - 4. メモリ・アクセス (MEM)
  - 5. レジスタ書込み(WB)
- 異なる命令の異なるステージを同時に処理することで、命令実 行のスループットを向上

## データパスのパイプライン化(1)


#### ーシングルサイクル・データパスを複数のステージに分割ー



# データパスのパイプライン化(2) ーパイプラインレジスタをステージ間に挿入一



# データパスのパイプライン化(3) -WBステージで必要となる情報を伝搬ー




# パイプライン・レジスターまとめー

パイプライン・ レジスタ	フィールド	意味	マルチサイクル・ データパスの ハードウェア・レ ジスタとの対応
	IR	IFステージでフェッチされた命令32ビットを格納する命令レジスタ。	IR
IF/ID	PC4	IFステージでフェッチされた命令のPCに4を加えた値。当該命令が分岐命令の場合、EXステージにおける分岐先命令アドレス生成に使用。	_
	Α	IRに格納されている命令のrsフィールドで指定されるレジスタの値を読み出した値。	А
ID/EX	В	IRに格納されている命令のrtフィールドで指定されるレジスタの値を読み出した値。	В
	SE	IRに格納されている命令のビット15-0を32ビットに符号拡張した結果。	_
	WR1	IRに格納されている命令のrdフィールド(R形式の場合)で指定されるレジスタ番号。	_
	WR2	IRに格納されている命令のrtフィールド(I形式の場合)で指定されるレジスタ番号。	_
	PC4*	IF/ID(PC4)を伝搬。	_
	ALUOut	EXステージでALUを用いて演算した結果。	ALUOut
	ВА	EXステージで計算した分岐先アドレス。	_
EX/MEM	Zero	EXステージでALUを用いて演算した結果が0か否か?	_
	B*	ID/EX(B)を伝搬。	_
	WR	命令形式に従って、ID/EX(WR1)かID/EX(WR2)の一方を選択して格納。	_
	MDR	ロード命令がMEMステージで読み出した値。	MDR
MEM/WB	ALUout*	EX/MEM(ALUOut)を伝搬。	_
	WR*	EX/MEM(WR)を伝搬。	_

## 命令パイプライン処理における命令実行過程


パイプライン・ ステージ	算術論理演算命令	ロード/ストア命令	分岐命令
1. 命令フェッチ(IF)	IF/ID(IR)=InstructionMemory[PC] IF/ID(PC4)=PC+4 PC=PC+4		
2. 命令デコード, オペランド読出し (ID)	ID/EX(A)=Reg[IR[25-21]] ID/EX(B)=Reg[IR[20-16]] ID/EX(SE)=sign-extend(IR[15-0]) ID/EX(PC4*)=PC4 ID/EX(WR1)=IR[15-10] ID/EX(WR2)=IR[15-10]		
3. 命令実行(EX)	EX/MEM(ALUOut)=A op B EX/MEM(WR)=WR1 or WR2	EX/MEM(ALUOut) =A+SE EX/MEM(B*)=B	EX/MEM(BA) =PC4*+(SE<<2) EX/MEM(Zero) =1 if (A==B)
4. メモリアクセス (MEM)	MEM/WB(ALUout*) =ALUout MEM/WB(WR*)=WR	MEM/WB(MDR) =DataMemory[ALUOut] MEM/WB(WR*)=WR DataMemory[ALUOut]=B*	if (Zero==1) then PC=BA
5. レジスタ書込み (WB)	Reg[WR*]=ALUout*	Reg[WR*]=MDR	

# 命令パイプラインの制御(1) -元のシングルサイクル・データパスの制御-




# 命令パイプラインの制御(2)

### 一同様に制御信号を挿入一




### 命令パイプラインの制御(3) 一制御信号もデータと一緒にステージを移動ー

命令	EXステージへの制御信号			MEMステージへの制御信 号			WBステージへの 制御信号		
נד נוח	Reg Dst	ALU Op1	ALU Op0	ALU Src	Branch	Mem Read	Mem Write	Reg Write	MemTo Reg
R形式	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
SW	Х	0	0	1	0	0	1	0	х
beq	Х	0	1	0	1	0	0	0	Х



# 命令パイプラインの制御(4) 一完成版一



#### 命令パイプラインが満たすべき条件

- 命令の実行過程を複数のステージに分割
- 各ステージは、前段のパイプライン・レジスタの内容に従って、 当該ステージに割り当てられたハードウェア資源を用いて処理 を行い、その結果を後段のパイプライン・レジスタに格納
  - 上記を基本的には1クロックサイクルで実施
- 各ハードウェア資源は高々1つのステージに割り当てられ、当該ステージでのみ使用(次スライド参照)
  - 例外: PC(プログラムカウンタ)、レジスタファイル(汎用レジスタ、浮動小数点レジスタ)
- PC(プログラムカウンタ)は毎クロックサイクル更新され、毎クロックサイクル、新しい命令がフェッチされる
- [努力目標]各ステージの処理負荷を均等化して、命令実行スループットを向上!

### ハードウェア資源とステージとの関係

ハードウェア	パイプライン・ステージ						
資源	IF	ID	EX	MEM	WB		
PC	<b>✓</b>			<b>✓</b>			
命令メモリ	<b>&gt;</b>						
加算器 (PC+4)	>						
(PC+4) レジスタファ イル		<b>&gt;</b>			~		
符号拡張		<b>✓</b>					
ALU			<b>✓</b>				
加算器 (分岐先アド レス計算)			<b>&gt;</b>				
データメモリ				<b>V</b>			


#### 例題(1)

#### 一命令の実行過程をシミュレーションー

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に 関してシミュレーション(模擬)する。

```
100_{16}:sub $2, $1, $3# $2 = $1 - $3104_{16}:and $12, $2, $5# $12 = $2 AND $5108_{16}:or $13, $6, $2# $13 = $6 OR $210C_{16}:add $14, $2, $2# $14 = $2 + $2
```

 $110_{16}$ : sw \$15, 100(\$2) # Mem[\$2+100] = \$15




#### 例題(2): 第1クロックサイクル

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に関して示す。

```
100_{16}:sub $2, $1, $3# $2 = $1 - $3104_{16}:and $12, $2, $5# $12 = $2 AND $5108_{16}:or $13, $6, $2# $13 = $6 OR $210C_{16}:add $14, $2, $2# $14 = $2 + $2110_{16}:sw $15, 100($2)# Mem[$2+100] = $15
```

1 2 3 4 5 6 7 8 9
sub \$2, \$1, \$3
and \$12, \$2, \$5
or \$13, \$6, \$2
add \$14, \$2, \$2
sw \$15, 100(\$2)

## 例題(3): 第1クロックサイクル



### 例題(4): 第1クロックサイクル

PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC	_	100		
IF/ID	IR			
IF/ID	PC4			
	Α		ALUOp	
	В		RegDst	
	SE		ALUSrc	
ID/EX	WR1		Branch	
ID/EX	WR2		MemRead	
	PC4*		MemWrite	
			RegWrite	
			MemToReg	
	ALUOut		Branch	
	ВА		MemRead	
EX/MEM	Zero		MemWrite	
	B*		RegWrite	
	WR		MemToReg	
	MDR		RegWrite	
MEM/WB	ALUout*		MemToReg	
	WR*			


#### 例題(5): 第2クロックサイクル

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に関して示す。

```
100_{16}:sub $2, $1, $3# $2 = $1 - $3104_{16}:and $12, $2, $5# $12 = $2 AND $5108_{16}:or $13, $6, $2# $13 = $6 OR $210C_{16}:add $14, $2, $2# $14 = $2 + $2110_{16}:sw $15, 100($2)# Mem[$2+100] = $15
```

sub \$2, \$1, \$3 and \$12, \$2, \$5 or \$13, \$6, \$2 add \$14, \$2, \$2 sw \$15, 100(\$2)

## 例題(6): 第2クロックサイクル




### 例題(7): 第2クロックサイクル

PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC	_	104		
IE/ID	IR	sub \$2,\$1,\$3		
IF/ID	PC4	104		
	Α		ALUOp	
	В		RegDst	
	SE		ALUSrc	
ID/EV	WR1		Branch	
ID/EX	WR2		MemRead	
	PC4*		MemWrite	
			RegWrite	
			MemToReg	
	ALUOut		Branch	
	ВА		MemRead	
EX/MEM	Zero		MemWrite	
	B*		RegWrite	
	WR		MemToReg	
	MDR		RegWrite	
MEM/WB	ALUout*		MemToReg	
	WR*			


#### 例題(8): 第3クロックサイクル

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に関して示す。

```
100_{16}:sub $2, $1, $3# $2 = $1 - $3104_{16}:and $12, $2, $5# $12 = $2 AND $5108_{16}:or $13, $6, $2# $13 = $6 OR $210C_{16}:add $14, $2, $2# $14 = $2 + $2110_{16}:sw $15, 100($2)# Mem[$2+100] = $15
```



## 例題(9): 第3クロックサイクル




### 例題(10): 第3クロックサイクル

PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC	_	108		
IE/ID	IR	and \$12,\$2,\$5		
IF/ID	PC4	108		
	Α	(\$1)	ALUOp	
	В	(\$3)	RegDst	
	SE	-	ALUSrc	
ID/EV	WR1	\$2	Branch	
ID/EX	WR2	\$3	MemRead	
	PC4*	104	MemWrite	
			RegWrite	
			MemToReg	
	ALUOut		Branch	
	ВА		MemRead	
EX/MEM	Zero		MemWrite	
	B*		RegWrite	
	WR		MemToReg	
	MDR		RegWrite	
MEM/WB	ALUout*		MemToReg	
	WR*			

### 例題(11):命令パイプラインの制御

命令	EXステージへの制御信号			MEMステージへの制御信 号			WBステージへの 制御信号		
נד נום	Reg Dst	ALU Op1	ALU Op0	ALU Src	Branch	Mem Read	Mem Write	Reg Write	MemTo Reg
R形式	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
SW	Х	0	0	1	0	0	1	0	Х
beq	Х	0	1	0	1	0	0	0	Х




### 例題(12): 第3クロックサイクル

PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC	_	108		
IF/ID	IR	and \$12,\$2,\$5		
IF/ID	PC4	108		
	Α	(\$1)	ALUOp	10
	В	(\$3)	RegDst	1
	SE	-	ALUSrc	0
ID/EX	WR1	\$2	Branch	0
ID/EX	WR2	\$3	MemRead	0
	PC4*	104	MemWrite	0
			RegWrite	1
			MemToReg	0
	ALUOut		Branch	
	ВА		MemRead	
EX/MEM	Zero		MemWrite	
	B*		RegWrite	
	WR		MemToReg	
	MDR		RegWrite	
MEM/WB	ALUout*		MemToReg	
	WR*			


### 例題(13): 第4クロックサイクル

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に関して示す。

```
100_{16}:sub $2, $1, $3# $2 = $1 - $3104_{16}:and $12, $2, $5# $12 = $2 AND $5108_{16}:or $13, $6, $2# $13 = $6 OR $210C_{16}:add $14, $2, $2# $14 = $2 + $2110_{16}:sw $15, 100($2)# Mem[$2+100] = $15
```



### 例題(14): 第4クロックサイクル



### 例題(15): 第4クロックサイクル


PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC	_	10C		
IF/ID	IR	or \$13,\$6,\$2		
IF/ID	PC4	10C		
	Α	(\$2)	ALUOp	10
	В	(\$5)	RegDst	1
	SE	-	ALUSrc	0
ID/EX	WR1	\$12	Branch	0
ID/EX	WR2	\$5	MemRead	0
	PC4*	108	MemWrite	0
			RegWrite	1
			MemToReg	0
	ALUOut	(\$1)-(\$3)	Branch	0
	ВА	-	MemRead	0
EX/MEM	Zero	?	MemWrite	0
	B*	(\$3)	RegWrite	1
	WR	\$2	MemToReg	0
	MDR		RegWrite	
MEM/WB	ALUout*		MemToReg	
	WR*			

### 例題(16): 第5クロックサイクル

● 以下の命令列の実行過程をクロックサイクル1~5の5クロックサイクル分に 関して示す。

```
100<sub>16</sub>: sub $2, $1, $3
                                       # $2 = $1 - $3
    104<sub>16</sub>: and $12, $2, $5
                                       # $12 = $2 AND $5
    108<sub>16</sub>: or $13, $6, $2
                                       # $13 = $6 OR $2
    10C<sub>16</sub>: add $14, $2, $2
                                       # $14 = $2 + $2
    110<sub>16</sub>: sw $15, 100($2)
                                        # Mem[$2+100] = $15
                              3
                                          5
                                                                       時間
sub $2, $1, $3
                  IF.
                                         WB
and $12, $2, $5
                                         MEM
                        IF.
or $13, $6, $2
                              IF.
                                          EX
                                    IF.
add $14, $2, $2
                                          ID
sw $15, 100($2)
                                          IF
```

# 例題(17): 第5クロックサイクル



### 例題(18): 第5クロックサイクル

PC, パイプライン・ レジスタ	フィールド	値	制御信号	値
PC		110		
IF/ID	IR	add \$14,\$2,\$2		
IF/ID	PC4	110		
	Α	(\$6)	ALUOp	10
	В	(\$2)	RegDst	1
	SE	-	ALUSrc	0
ID/EX	WR1	\$13	Branch	0
ID/EX	WR2	\$2	MemRead	0
	PC4*	10C	MemWrite	0
			RegWrite	1
			MemToReg	0
	ALUOut	(\$2) AND (\$5)	Branch	0
	ВА	-	MemRead	0
EX/MEM	Zero	?	MemWrite	0
	B*	(\$5)	RegWrite	1
	WR	\$12	MemToReg	0
	MDR	-	RegWrite	1
MEM/WB	ALUout*	(\$1)-(\$3)	MemToReg	0
	WR*	\$2		