
Branch: master ▼

Find file Copy path

UFRN / 6° PERÍODO / Circuitos Digitais / ATIVIDADES2019-2 / ATIVIDADE-15 / README.md





Atv_2715_015

PROFESSOR Dr.: SAMAHERNI MORAIS DIAS

ESTUDANTE: KAIKE CASTRO CARVALHO

1. INTRODUÇÃO

Projete um circuito digital para um marcapasso (ver Figura 1). O marcapasso é um dispositivo de aplicação médica que tem o objetivo de regular os batimentos cardíacos. Isto é conseguido através de um estímulo elétrico emitido pelo dispositivo quando o número de batimentos, em um certo intervalo de tempo, está abaixo do normal por algum problema na condução do estímulo natural. O clock do circuito será fornecido por uma entrada chamada clk e o circuito deverá apresentar comportamento semelhante ao especificado pela Figura 2, ou seja, sempre que o circuito perceber a aus^encia do batimento do átrio (Sa) ou ventrículo (Sv) deverá produzir um sinal paou pv, respectivamente, para estimular o músculo cardíaco. O marcapasso deverá garantir o estímulo de acordo com os tempos pré-determinados (ver Figura 2), assim,mesmo que não ocorra nenhum batimento pelo átrio ou ventrículo, os estímulos deverão ser aplicados respeitando estes tempos.

Figura 1. Bloco Problema





Figura 2. Comportamento esperado




2. OBJETIVO

Construir um circuito que funcione como marcapasso respeitando a operação descrito na Figura 2.

3. LINGUAGEM DE DESCRIÇÃO DE HARDWARE

O circuito da Figura 3 mostra o projeto do acionamento do marcapasso. O comparador com 5 é o tempo entre o nível de Sa e Sv conforme o diagrama de funcionamento proposto pelo exercício.

Figura 3. Diagrama de bloco do ciclo de pulso ÁTRIO e VENTRÍCULO



• Datapath:

```
entity datapath is
port(cclk, t_a, t_v, SSA, SSV : in bit;
  z_a, z_v: out bit);
end;
architecture ckt of datapath is
component contador5bits is
port(R, cloock: in bit;
  C : out bit_vector(4 downto 0));
end component;
component comparador5bit is
 port(X, Y : in bit_vector(4 downto 0);
     AeqB, A_maior_B, A_menor_B: out bit);
end component;
signal S_counter_Sa, S_counter_Sv : bit_vector(4 downto 0);
signal AUX1, AUX2: bit;
signal cinco, vinte : bit_vector(4 downto 0);
signal clrA, clrV : bit;
```

```
begin
cinco(0) <= '1';
cinco(1) <= '0';
cinco(2) <= '1';
cinco(3) <= '0';
cinco(4) <= '0';
vinte(0) <= '0';</pre>
vinte(1) <= '0';</pre>
vinte(2) <= '1';</pre>
vinte(3) <= '0';</pre>
vinte(4) <= '1';</pre>
clrA <= not ((AUX2 and not(SSA)) or t_a);</pre>
clrV <= not ((AUX1 and not(SSV)) or t_v);</pre>
contador_Sa: contador5bits port map( -- contador para Sa
 R \Rightarrow clrA, -- se t_a = 1 : nao reset, se t_a = 0 : reset
 cloock => cclk,
 C => S_counter_Sa);
contador_Sv: contador5bits port map( -- contador para Sv
 R \Rightarrow clrV,
 cloock => cclk,
 C => S_counter_Sv);
comparador_Sa: comparador5bit port map(
X => S_counter_Sa,
Y => cinco, -- 5
AeqB => AUX1);
comparador_Sv: comparador5bit port map(
X => S_counter_Sv,
Y => vinte, -- 20
AeqB => AUX2);
z_v <= AUX1 and not(SSV);</pre>
z_a <= AUX2 and not(SSA);</pre>
end ckt;
```

• Controlador:

```
library ieee;
use ieee.std_logic_1164.all;
entity mde_controller is
port (clk , r, sa, za, sv, zv: in bit ;
              pa, ta, pv, tv: out bit);
end mde_controller;
architecture ckt of mde_controller is
type state_type is (ResetTimerA , WaitA, PaceA, ResetTimerV, WaitV, PaceV);
signal y_present, y_next: state_type ;
begin
process (sv, sa, za, zv, y_present)
 begin
case y_present is
when ResetTimerA =>
y_next <= WaitA;</pre>
when WaitA =>
if (not(sa) and not(za)) = '1' then y_next <= WaitA;</pre>
elsif(not(sa) and za) = '1' then y_next <= PaceA;</pre>
elsif sa = '1' then y_next <= ResetTimerV; end if;</pre>
when PaceA =>
y_next <= ResetTimerV;</pre>
when ResetTimerV =>
y_next <= WaitV;</pre>
when WaitV =>
if (not(sv) and not(zv)) = '1' then y_next <= WaitV;</pre>
elsif(not(sv) and zv) = '1' then y_next <= PaceV;</pre>
elsif sv = '1' then y_next <= ResetTimerA; end if;</pre>
when PaceV =>
y_next <= ResetTimerA;</pre>
end case;
end process;
process ( clk , r)
begin
if r = '0' then
y_present <= ResetTimerA;</pre>
elsif ( clk ' event and clk = '1') then
y_present <= y_next ;</pre>
```

auricula Marca-passo direita Entradas: sa, za, sv, zv aurícula Osc Saídas: pa, ta, pv, tv esquerda ta=1 sa sa'*za' (ResetTemporizadorA pa Bloco de controle SV EsperaA sa'*za pa=1 Contra SV ta Contraventrículo ventrículo çãoV sa çãoA direito esquerdo EsperaV tv=1 Tempo-TemporizadorA rizadorV ResetTemporizadorV

Figura 4. Diagrama de blocos

4. CONCLUSÃO

O estudo sobre marcapasso mostrou-se bastante interessante para o entendimento desses aparelhos.