

本科实验报告

课程名称:		计算机逻辑设计基础		
姓	名:	张晋恺		
学	院:	竺可桢学院		
	系:	所在系		
专	<u>小</u> :	计算机科学与技术		
学	号:	3230102400		
指导教师:		董亚波		

2024年6月2日

浙江大学实验报告

课程名称:	计算机逻辑设计基础		实验类型:	综合
→ 7			пЬ	
实验项目名称:		基本开关电	路	
学生姓名: _	张晋恺 专业:	计算机科学与打	支术 学号:	3230102400
同组学生姓名:	杨吉祥 指导	老师:董_	亚波	
实验地点: 有	东 4-511 实验日期:	2024 年	6 月	5 日

一、实验目的

- 1. 掌握同步四位二进制计数器 74LS161 的工作原理和设计方法
- 2. 掌握时钟/定时器的工作原理和设计方法

二、实验内容和原理

实验内容

• 任务一: 采用行为描述设计同步四位二进制计数器 74LS161

• 任务二: 基于 74LS161 设计时钟应用

实验原理

同步四位二进制计数器 74LS161

74LS161 是常用的四位二进制可预置的同步加法计数器,可灵活运用在各种数字电路,实现分频器等很多重要的功能

74LS161 的功能描述如下:

- 含有异步清零端 CR
- 同步加载端 \overline{LD}
- 使能端 CTP,CTT
- 进位输出端 CO




图 1: 74LS161

当清零端 $\overline{CR} = 1$, (CR = 0), 计数器输出 $Q_3Q_2Q_1Q_0$ 立即为全 0,这个时候为异步复位功能。当 $\overline{CR} = 0$, (CR = 1),且 $\overline{LD} = 1$, (LD = 0),在 CP 信号上升沿作用后,74LS161 输出端 $Q_3Q_2Q_1Q_0$ 的状态分别与并行数据输入端 $D_3D_2D_1D_0$ 的状态一样,为同步置数功能。而只有当 $CR = LD = CT_P = CT_T = 1$ 、CP 脉冲上升沿作用后,计数器加 1。进位输出端 CO 的其逻辑关系是 $CO = Q_0Q_1Q_2Q_3CT_T$ 。合理应用计数器的清零功能和置数功能,一片 74LS161 可以组成 16 进制以下的任意进制分频器。

输	输 出	
\overline{CR} \overline{LD} CT_PCT_T CP	$D_3D_2D_1D_0$	$Q_3 Q_2 Q_1 Q_0$
$0 \times \times \times \times$	××××	0 0 0 0
1 0 ×× †	$d_3d_2d_1d_0$	$d_3d_2d_1d_0$
1 1 0 1 ×	××××	保 持
1 1 × 0 ×	××××	保 持
1 1 1 1 †	××××	计 数

图 2: 74LS161 功能表

时序波形如下:




图 3: 74LS161 时序波形

例如,利用 74LS161 实现十进制计数器,只需用非门判断终止状态 1010,就可以实现十进制计数 (0000 到 1001),改变与非门的输入信号,就可以实现其他进制计数;改变与非门输出信号和输入信号,可以实现同步加载功能。




图 4: 十进制计数器

也可以使用串联设计 16x16 进制计数器




图 5: 16x16 进制计数器

在计到 1111 以前, CO_1 输出为 0,高位片保持原状态不变,当计数到 1111 时, CO_1 输出为 1,高位片在下一个时钟上升沿时加 1,这样就实现了 16x16 进制计数器。

也可以把多个 74LS161 级联,实现更高位数的计数器。例如 50 进制计数器




图 6:50 进制计数器

十进制数 50 对应的二进制数为 0011 0010, 可以实现从 0000 0000 到 0011 0001 的计数。

数字时钟

可以使用类似的方法设计数字时钟,时钟的设计原理如下:

- 时钟的计数范围为 0-23, 分为 0-59, 秒为 0-59
- 时钟的显示范围为 00-23:00-59:00-59
- 时钟的设计需要三个 74LS161 计数器, 分别用于时、分、秒的计数
- 时钟的设计需要一个 74LS138 译码器,用于将计数器的输出转换为数码管的输入
- 时钟的设计需要一个 555 定时器, 用于产生时钟信号

设计要求:数字钟的初值通过计数器同步置位的方式实现,默认加载 23:58:30。选择大实验板上的 6 个数码管显示,前两位显示小时的十位和个位,中间两位显示分钟的十位和个位,最后两位显示秒的十位和个位。

三、实验步骤和结果记录

任务一: 采用行为描述设计同步四位二进制计数器 74LS161

建立工程

- 新建工程 My74LS161, 添加源文件 My74LS161.v
- 用行为描述设计同步四位二进制计数器 74LS161, 其中 CR 是异步清零, 低电平有效 LD 是同步置位, 低电平有效
- Verilog 代码如下:

```
module My74LS161(
        input CP,
        input CR,
3
        input LD,
4
        input CTP, CTT,
        input [3:0] D,
6
        output reg [3:0] Q,
        output CO
        );
9
        initial Q=4'b0000;
10
        always @(posedge CP, negedge CR) begin
11
             if(~CR) begin
12
                  Q<=4'b0000;
13
             end
14
             else if(~LD) begin
15
                  Q \le D;
16
             end
             else begin
                  if(CTP & CTT) begin
                      Q <= Q + 1;
20
                  end
21
             end
22
        end
23
        assign CO=(\&Q)\&CTT;
24
    endmodule
```

仿真

仿真代码如下:

```
module My74LS161_tb(
2
         );
         reg clk,CR,LD,CTP,CTT;
4
         reg [3:0] D;
5
         wire [3:0] Q;
6
         wire CO;
         My74LS161 UUT(
              .CP(clk),
9
              .CR(CR),
10
              .LD(LD),
11
              .CTP(CTP),
12
              .CTT(CTT),
13
              .D(D),
14
              .Q(Q),
15
              .co(co)
16
              );
17
              initial begin
18
              CR = 0;
19
              D = 0;
20
              CTP = 0;
21
              CTT = 0;
22
             LD = 0;
23
24
             #100;
25
              CR = 1;
26
              LD = 0;
27
              D = 4'b1100;
              CTT = 0;
              CTP = 0;
30
             #20 CR = 1;
31
              #10 LD = 1;
32
             #30 CTT = 1;
33
              CTP = 1;
34
              #510;
35
              CR = 0;
36
              #500;
37
         end
38
         initial begin
39
              clk=0;
40
              forever #5 clk=~clk;
41
```

```
42 end43 endmodule
```

仿真波形如下:




图 7: My74LS161 仿真波形

仿真代码解释: 一开始,让 CR=0,给计数器置 0,然后 CR=1,LD=0,给计数器置数为 1100,然后 LD=1,CTT=1,CTP=1,开始计数,最后 CR=0,停止计数,对应仿真波形可知仿真结果正确。符合我们的预期。

任务二: 基于 74LS161 设计时钟应用

建立工程

- 新建工程 MyClock, 添加源文件 MyClock.v
- 用行为描述设计时钟应用,并进行仿真验证
- 调用 My74LS161,设计时、分、秒计数器
- 调用分频模块,每 128 个 clk 产生 1 个秒计数脉冲

```
module clk_100ms(clk, clk_100ms);
   input wire clk;
   output reg clk_100ms;
   reg [31:0] cnt;
   initial clk_100ms = 0;
   always @ (posedge clk) begin
6
      if (cnt < 64) begin
           cnt <= cnt + 1'b1;
      end else begin
9
           cnt <= 0;
10
           clk_100ms <= ~clk_100ms;
      end
   end
   endmodule
```

- 调用实验 13 的 8 位数码管显示模块,在 8 位数码管上从左到右显示两位 00、时、分、秒
- 将 SW[15] 拨到 1, 初始化时钟为 23:58:30
- 控制 clk 周期宽度和仿真时长, 仿真到时钟输出 00:00:02
- 在仿真中中将 8 位数码管显示模块的输入数据加入仿真波形进行观察
- Verilog 代码如下:

```
module MyClock(
        input wire clk_in,
3
        input wire [15:0]SW,//15控置移位使能,14控制数码管清零,
4
        → 13控制数码管使能, 12控制分秒时的CR, 11-4输入时间,
        → 3-1控制时钟是否并行输入,0控制开始计数
        output wire SEGCLK, // 数码管时钟信号
5
        output wire SEGCLR,
6
        output wire SEGDT,
        output wire SEGEN
   );
9
      wire [63:0] disp_num;
10
      wire [31:0] clk_num;
11
      wire [7:0] hour, min, sec;
12
      wire [7:0] time_in;
13
      assign clk_num={8'b0000_0000,hour,min,sec};
14
      assign time_in=SW[11:4];
15
      wire clk;
16
       clk_100ms clk_divide(.clk(clk_in),.clk_100ms(clk));// 时钟分频模块
17
18
      My74LS161
19
       sec1(.CP(clk),.CR((~(sec[3]&sec[1])|SW[12])),.LD(~SW[1]),.CT_
           P(SW[0]),.CTT(SW[0]),.D(time_in[3:0]),.Q(sec[3:0]));//0-9
       My74LS161 sec2(.CP(clk),
20
       .CR((SW[12])?1'b1:(~(sec[6]&sec[5]&(~sec[4])))),
21
       .LD(~SW[1]),.CTP(sec[3]&sec[0]),
22
       .CTT(sec[3]\&sec[0]), .D(time_in[7:4]),
23
       .Q(sec[7:4]));//9 秒进位
24
25
       My74LS161 min1(.CP(clk),.CR(~(min[3]&min[1])|SW[12]),.LD(~SW[2])
26
       \rightarrow ,.CTP(sec[6]&sec[4]&sec[3]&sec[0]),.CTT(sec[6]&sec[4]&sec[3]
       → &sec[0]),.D(time_in[3:0]),.Q(min[3:0]));//59秒进位
       My74LS161 min2(.CP(clk),.CR(~(min[6]&min[5])|SW[12]),.LD(~SW[2])
27
       ,.CTP(min[3]&min[0]&sec[6]&sec[4]&sec[3]&sec[0]),.CTT(min[3]
       \rightarrow &min[0]&sec[6]&sec[4]&sec[3]&sec[0]),.D(time_in[7:4]),.Q(min_
       → [7:4]));//9分59秒进位
```

```
28
       My74LS161 hour1(.CP(clk),.CR((~((hour[3]&hour[1])|(hour[2]&hour[
29
           5])))|SW[12]),//24时或者10时清空
       . LD(\sim SW[3]), .CTP(min[6]\&min[4]\&min[3]\&min[0]\&sec[6]\&sec[4]\&sec[3]) \\
30
       → ]&sec[0]),//59分59秒
       .CTT(min[6]\&min[4]\&min[3]\&min[0]\&sec[6]\&sec[4]\&sec[3]\&sec[0]),
31
       .D(time_in[3:0]),
32
       .Q(hour[3:0]));//0-9
33
      My74LS161
       → hour2(.CP(clk),.CR((~(hour[2]&hour[5]))|SW[12]),//24时清空
       .LD(~SW[3]),
35
       .CTP(hour[3]&hour[0]&min[6]&min[4]&min[3]&min[0]&sec[6]&sec[4]&s<sub>|</sub>
36
       → ec[3]&sec[0]),//9时59分59秒
       .CTT(min[3]&min[0]&sec[6]&sec[4]&sec[3]&sec[0]),
37
       .D(time_in[7:4]),
       .Q(hour[7:4]));//0-6
39
40
41
       Disp_Decorder m0(.D(clk_num[3:0]),.point(1'b0),.LE(1'b0),.SEGMEN
42
       → T(disp_num[7:0]));
       Disp_Decorder m1(.D(clk_num[7:4]),.point(1'b0),.LE(1'b0),.SEGMEN
43
       → T(disp_num[15:8]));
       Disp_Decorder m2(.D(clk_num[11:8]),.point(1'b0),.LE(1'b0),.SEGME
44
       → NT(disp_num[23:16]));
       Disp_Decorder m3(.D(clk_num[15:12]),.point(1'b0),.LE(1'b0),.SEGM
45
           ENT(disp_num[31:24]));
       Disp_Decorder m4(.D(clk_num[19:16]),.point(1'b0),.LE(1'b0),.SEGM
           ENT(disp_num[39:32]));
       Disp_Decorder m5(.D(clk_num[23:20]),.point(1'b0),.LE(1'b0),.SEGM;
47
       → ENT(disp_num[47:40]));
       Disp_Decorder m6(.D(clk_num[27:24]),.point(1'b0),.LE(1'b0),.SEGM
48
       → ENT(disp_num[55:48]));
       Disp_Decorder m7(.D(clk_num[31:28]),.point(1'b0),.LE(1'b0),.SEGM_1
49
           ENT(disp_num[63:56]));//数码管显示模块
50
      wire [64:0] tmp;
51
      wire finish,start,S_L;
52
      wire start_shift;
53
       Load_Gen k3(.clk(clk_in),.btn_in(clk),.Load_out(start_shift));//
54
       → 开始移位信号生成模块
       assign start = SW[15] & start_shift; // 开始移位信号
55
       assign SEGCLK = clk_in | finish ;//移位结束后将时钟停止,避免继续移位
56
       assign SEGCLR = SW[14];//清零信号,使所有数码管亮,低电平有效
57
       assign SEGDT = tmp[64];
```

```
assign SEGEN = SW[13];//使能信号
59
60
       AND_64bit m8(.in(tmp[63:0]),.out(finish));//移位结束信号
61
62
       SR_LATCH m9(.S(start & finish
63
       → ),.R(~finish),.Q(S_L));//移位信号锁存器
       //构造 65 位左移移位寄存器
        FD Dfiflop(.C(clk_in),.D((!S_L)?1'b1:1'b0),.Q(tmp[0]));//锁存器|
66
        → 模块
        shfit_reg8b m18(.clk(clk_in),.S_L(S_L),.s_in(tmp[0]),.p_in(disp_i)
67
        → _num[7:0]),.Q(tmp[8:1]));
        shfit_reg8b m19(.clk(clk_in),.S_L(S_L),.s_in(tmp[8]),.p_in(disp<sub>|</sub>
68
        → _num[15:8]),.Q(tmp[16:9]));
        shfit_reg8b m20(.clk(clk_in),.S_L(S_L),.s_in(tmp[16]),.p_in(dis_
69
            p_num[23:16]),.Q(tmp[24:17]));
        shfit_reg8b m21(.clk(clk_in),.S_L(S_L),.s_in(tmp[24]),.p_in(dis_
70
            p_num[31:24]),.Q(tmp[32:25]));
        shfit_reg8b m22(.clk(clk_in),.S_L(S_L),.s_in(tmp[32]),.p_in(dis<sub>|</sub>
71
            p_num[39:32]),.Q(tmp[40:33]));
        shfit_reg8b m23(.clk(clk_in),.S_L(S_L),.s_in(tmp[40]),.p_in(dis_
72
            p_num[47:40]),.Q(tmp[48:41]));
        shfit_reg8b m24(.clk(clk_in),.S_L(S_L),.s_in(tmp[48]),.p_in(dis_
73
            p_num[55:48]),.Q(tmp[56:49]));
        shfit_reg8b m25(.clk(clk_in),.S_L(S_L),.s_in(tmp[56]),.p_in(dis_
74
            p_num[63:56]),.Q(tmp[64:57]));//移位寄存器模块
        //
75
    endmodule
76
```

仿真

仿真代码如下:

```
module MyClock_tb(

);
reg clk;
reg [15:0]SW;
wire SEGCLK;
wire SEGCLR;
wire SEGDT;
wire SEGEN;
```

```
MyClock MyClock_inst(
10
            .clk_in(clk),
11
            .SW(SW),
12
            .SEGCLK(SEGCLK),
13
            .SEGCLR(SEGCLR),
14
            .SEGDT(SEGDT),
15
            .SEGEN(SEGEN)
        );
17
18
        initial begin
19
            clk=0;
20
            forever begin
21
                #5 clk=~clk;
22
            end
23
        end
24
        initial begin
            SW=16'b0;
26
            SW[15]=1; // 允许移位
27
            SW[12]=1;//设置 CR 为 1
28
            #1280; SW[1]=1;SW[11:4]=8'b00110000;//设置时间为 30 秒
29
            #1280; SW[1]=0;
30
            #1280; SW[2]=1;SW[11:4]=8'b01011000;//设置时间为 58 分
31
            #1280; SW[2]=0;
32
            #1280; SW[3]=1;SW[11:4]=8'b00100011;//设置时间为 23 时
33
            #1280; SW[3]=0;
            #1280; SW[12]=0;SW[0]=0;SW[1]=0;SW[2]=0;SW[0]=1;//CR正常,
35
             → LD端不使能,正常计数
        end
36
    endmodule
37
```




图 8: MyClock 仿真波形

仿真解释: 为了让时钟实现自动更新,我们需要把输入的时钟进行分频作为计数器的时钟输入,分频次数为每 128 个 clk 周期产生一个时钟脉冲,这是因为我们需要移位 64 位数据,也就是 64 个上升沿 128 个 clk,然后我们需要一个开始信号,设为SW[0],当开始信号为 1 时,时钟开始计数,当时钟计数到设定的时间后,时钟停止计数,然后我们需要一个清零信号,当清零信号为 0 时,时钟清零,然后我们需要一个使能信号,当使能信号为 1 时,数码管显示时钟,当使能信号为 0 时,数码管不显示时钟。仿真波形中,我们可以看到时钟从 23:58:30 开始计数,到 00:00:02 停止计数,符合我们的预期。也可以看到在下一个计数时钟上升沿,数码管的数据已经更新,这样就实现了自动更新的时钟,不需要手动来按开关了。仿照 lab13 对于仿真波形 SEGDT 对应到数码管上的输出,也是正确无误的。因此,我们的仿真验证通过

在实验板上下载验证

Top 模块代码如下:

```
module Clock_Top(
input wire clk,
input wire [15:0]SW,//15控置移位使能,14控制数码管清零,13控制数码管使能,
→ 12控制分秒时的CR,11-4输入时间,3-1控制时钟是否并行输入,0控制开始计数
output wire SEGCLK,//数码管时钟信号
output wire SEGCLR,
```

```
output wire SEGDT,
output wire SEGEN


);

MyClock myClock(.clk_in(clk),.SW(SW),.SEGCLK(SEGCLK),.SEGCLR(SEGCLR)

→ ,.SEGDT(SEGDT),.SEGEN(SEGEN));
endmodule
```

在实验板上运行的具体操作如下

- 1. SW[13] 拨到 1, 使能数码管
- 2. SW[15] 拨到 1, 允许移位
- 3. SW[14] 拨到 1, 数码管初始化, 不用清零
- 4. SW[0] 保持为 0, 先不开始计数
- 5. SW[12] 保持为 1, 依次调节 SW[3:1] 和 SW[11:4], 设置时间为 23:58:40
- 6. SW[12] 拨到 0, SW[0] 拨到 1, 开始计数
- 7. 观察自动计数到 00:00:02



(a) 初始化



(b) 末状态

图 9: 下载运行

四、实验结果分析

五、讨论与心得