

浙江大学

本科实验报告

课程名称:	计算机组成与设计
姓名:	张晋恺
学院:	竺可桢学院
系:	所在系
专业:	计算机科学与技术
学号:	3230102400
指导教师:	刘海风

2024 年 12 月 15 日

浙江大学实验报告

课程名称: 计算机组成与设计 实验类型: 综合

实验项目名称: cache 设计

学生姓名: 张晋恺 专业: 计算机科学与技术 学号: 3230102400

同组学生姓名: 指导老师: 刘海风

实验地点: 东 4-512 实验日期: 2024 年 12 月 16 日

一、操作方法与实验步骤

新建工程 cache，添加源代码如下

```
1  `timescale 1ns / 1ps
2
3  module cache(
4      input clk,
5      input rst,
6      input [31:0] addr,          // 32 bit word address
7      input [31:0] write_data,    // 1 word write data
8      input [127:0] mem_data,     // 1 block data 4 word
9      input [1:0] MemRW,          // 00: no operation, 01: read, 10: write
10     input MIO_ready,            //
11     output reg wb_op,           // when miss 0 read 1 write
12     output reg hit,             // hit for cache
13     output reg [127:0] mem_data_out, // dirty bit write back
14     output reg [31:0] data
15 );
16
17
```

```

18 reg [153:0] cache [127:0][1:0];
19 // valid(1) dirty(1) lru(1) tag(23) data(128) = 153
20 // index 7 bit (128 line 2 way) 2 bit word offset
21
22 wire [1:0] offset = addr[1:0];
23 wire [6:0] index = addr[8:2];
24 wire [23:0] tag = addr[31:9];
25 reg [1:0] state;
26 integer i;
27
28 localparam IDLE = 2'b00,
29             COMPARE_TAG = 2'b01,
30             ALLOCATE = 2'b10,
31             WRITE_BACK = 2'b11;
32
33 always @ (posedge clk or posedge rst) begin
34     if(rst) begin
35         for (i = 0; i < 128; i = i + 1) begin
36             cache[i][0] <= 154'h0;
37             cache[i][1] <= 154'h0;
38         end
39         state <= IDLE;
40         wb_op <= 0;
41         hit <= 0;
42         mem_data_out <= 128'h0;
43         data <= 32'h0;
44     end
45
46     else begin
47         case(state)
48             IDLE: begin
49                 wb_op <= 0;
50                 hit <= 0;
51                 if (MemRW == 2'b01 || MemRW == 2'b10) begin
52                     state <= COMPARE_TAG;
53                 end
54                 else begin
55                     state <= IDLE;
56                 end
57             end
58
59             COMPARE_TAG: begin
60                 if(cache[index][0][153] == 1'b1 && cache[index][0][150:128]
61                     → == tag) begin
62                     if(MemRW==2'b10) begin

```

```

62         cache[index][0][(offset*32)+:32] <= write_data;
63         cache[index][0][152] <= 1'b1; //dirty
64     end
65     else begin
66         data <= cache[index][0][(offset*32)+:32];
67     end
68     cache[index][0][151] <= 1'b1; //lru
69     cache[index][1][151] <= 1'b0; //lru
70     state <= IDLE;
71     hit <= 1;
72 end
73 else if (cache[index][1][153] == 1'b1 &&
74 ↪ cache[index][1][150:128] == tag) begin
75     if(MemRW==2'b10) begin
76         cache[index][1][(offset*32)+:32] <= write_data;
77         cache[index][1][152] <= 1'b1; //dirty
78     end
79     else begin
80         data <= cache[index][1][(offset*32)+:32];
81     end
82     cache[index][1][151] <= 1'b1; //lru
83     cache[index][0][151] <= 1'b0; //lru
84     state <= IDLE;
85     hit <= 1;
86 end
87 else begin
88     if((cache[index][0][152] == 1'b1) ||
89 ↪ (cache[index][1][152] == 1'b1)) begin
90         state <= WRITE_BACK;
91     end
92     else begin
93         state <= ALLOCATE;
94         wb_op <= 0;
95     end
96     hit <= 0;
97 end
98
99 ALLOCATE: begin
100     if(MI0_ready = 1) begin
101         if(cache[index][0][151] == 1'b1) begin
102             cache[index][0][151] <= 1'b0;
103
104             cache[index][1][151] <= 1'b1;
105             cache[index][1][152] <= 1'b0;

```

```

105         cache[index][1][153] <= 1'b1;
106         cache[index][1][150:128] <= tag;
107         cache[index][1][127:0] <= mem_data;
108     end
109     else begin
110         cache[index][1][151] <= 1'b0;
111
112         cache[index][0][151] <= 1'b1;
113         cache[index][0][152] <= 1'b0;
114         cache[index][0][153] <= 1'b1;
115
116         cache[index][0][150:128] <= tag;
117         cache[index][0][127:0] <= mem_data;
118     end
119     state <= COMPARE_TAG;
120 end
121 else begin
122     state <= ALLOCATE;
123 end
124 end
125
126 WRITE_BACK: begin
127     if(MIO_ready == 1) begin
128         if(cache[index][0][152] == 1'b1 && cache[index][1][151]
129             ⇨ == 1'b1 ) begin//第0块被替换且dirty
130             mem_data_out <= cache[index][0][127:0];
131             cache[index][0][152] <= 1'b0;
132             wb_op <= 1;
133         end
134         else if(cache[index][1][152] == 1'b1 &&
135             ⇨ cache[index][0][151] == 1'b1) begin//第1块被替换且dirty
136             mem_data_out <= cache[index][1][127:0];
137             cache[index][1][152] <= 1'b0;
138             wb_op <= 1;
139         end
140         else begin
141             mem_data_out <= 128'h0;
142             wb_op <= 0;
143         end
144         state <= ALLOCATE;
145     end
146     else begin
147         state <= WRITE_BACK;
148     end
149 end

```

148
149
150
151
152
153
154
155
156
157

```
default: begin
    state <= IDLE;
end

endcase

end

end

endmodule
```

代码解释

本次 cache 设计采用有限状态机的方式，其时序图如下




图 1: cache 时序图

首先，定义 cache 模块，本次实现的是2路组相连，组数为128，每一 block 为4个 word 的 cache，该 cache 的接受输入的字地址为32位，其中前23位为 tag，中间

7 位为组 index，后 2 位为块内 offset。

因此该 cache 的每一行需要

- 1 位 valid 位，表示该行是否有效
- 1 位 dirty 位，表示该行是否被修改
- 1 位 lru 位，表示该行是否被使用
- 23 位 tag，表示该行的 tag
- 128 位 data，表示该行的数据

一共是 154 位，因此 cache 的每一行需要 154 位来存储，而 cache 有 128 组，一组 2 路，因此 cache 定义为 `reg [153:0] cache [127:0][1:0];`

然后四个状态之间的转换如下

IDLE

在 IDLE 状态，cache 等待 CPU 的请求，如果 CPU 的请求是读写请求，则 cache 进入 COMPARE_TAG 状态，否则 cache 继续在 IDLE 状态。

COMPARE_TAG

在 COMPARE_TAG 状态，cache 比较输入的地址找到对应的组，然后比较 tag 和 cache 中的 tag，如果匹配 (hit)，则根据 MemRW 的值决定是否将数据写入 cache，

- 如果 MemRW 为 10，则将数据写入 cache，并设置 dirty 位为 1，lru 位为 1，同组的另外一行设置 lru 位为 0；
- 如果 MemRW 为 01，则将数据从 cache 中读出，并设置 lru 位为 1，同组的另外一行设置 lru 位为 0；

如果未匹配 (miss)，则 cache 需要从内存中取出数据，然后写入 cache，在这之前，需要判断 cache 中是否有 dirty 的行，如果有，则需要进入 WRITE_BACK 状态，判断是不是需要写回，然后进入 ALLOCATE 状态，将数据从内存中取出，写入 cache。否则，直接进入 ALLOCATE 状态，将数据从内存中取出，写入 cache。

WRITE_BACK

在 WRITE_BACK 状态，cache 需要判断是不是需要写回，逻辑如下

- 如果第 0 块是 dirty 且第 1 块 lru 为 1，这说明需要替换第 0 块，则将第 0 块的数据写回内存，并设置 dirty 位为 0，然后进入 ALLOCATE 状态；
- 如果第 1 块是 dirty 且第 0 块 lru 为 1，这说明需要替换第 1 块，则将第 1 块的数据写回内存，并设置 dirty 位为 0，然后进入 ALLOCATE 状态；
- 否则，不写回，直接进入 ALLOCATE 状态；

ALLOCATE

在 ALLOCATE 状态，cache 需要从内存中取出数据，然后写入 cache，逻辑如下

- 如果第 0 块的 lru 为 1，则替换第 1 块，设置第 1 块的 tag，dirty=0，lru=1，data 写入第 1 块，然后将第 0 块的 lru 设置为 0；进入 COMPARE_TAG 状态；
- 如果第 1 块的 lru 为 1，则替换第 0 块，设置第 0 块的 tag，dirty=0，lru=1，data 写入第 0 块，然后将第 1 块的 lru 设置为 0；进入 COMPARE_TAG 状态；

需要注意的是，在 WRITE_BACK 和 ALLOCATE 状态，如果 MIO_ready 为 0，则 cache 继续在 WRITE_BACK 和 ALLOCATE 状态，直到 MIO_ready 为 1。才开始工作。

对 cache 测试的仿真代码如下

```
1  `timescale 1ns / 1ps
2
3
4  module tb();
5      reg clk;
6      reg rst;
7      reg [31:0] addr;
8      reg [31:0] write_data;
9      reg [127:0] mem_data;
10     reg [1:0] MemRW;
11     reg MIO_ready;
```



```

12     wire hit;
13     wire wb_op;
14     wire [31:0] data_out;
15     wire [127:0] mem_out;
16
17     cache U1 (
18         .clk(clk),
19         .rst(rst),
20         .addr(addr),
21         .write_data(write_data),
22         .mem_data(mem_data),
23         .MemRW(MemRW),
24         .MIO_ready(MIO_ready),
25         .hit(hit),
26         .wb_op(wb_op),
27         .data(data_out),
28         .mem_data_out(mem_out)
29     );
30
31     initial begin
32         clk = 1;
33         rst = 1;
34         MemRW = 2'b00;
35         #10;
36         rst = 0;
37         MIO_ready = 1;
38         // read miss
39         addr = 32'h10000000;
40         MemRW = 2'b01;
41         mem_data = 128'h11111111222222223333333344444444;
42         #40;
43         // read miss
44         addr = 32'h20000000;
45         mem_data = 128'h55555555666666667777777788888888;
46         #40;
47         // read hit
48         addr = 32'h10000002;
49         #20;
50         addr = 32'h10000003;
51         #20;
52         // write hit
53         MemRW = 2'b10;
54         addr = 32'h10000002;
55         write_data = 32'haaaaaaaa;
56         #20;

```

```

57     addr = 32'h10000003;
58     write_data = 32'hbbbbbbbb;
59     #20;
60     // read hit
61     MemRW = 2'b01;
62     addr = 32'h10000002;
63     #20;
64     addr = 32'h10000003;
65     #20;
66     addr = 32'h20000000; //recently used
67     #20;
68     // write miss 替换 tag10000000 mem_data 为修改后
69     MemRW = 2'b10;
70     addr = 32'h30000000;
71     write_data = 32'h99999999;
72     mem_data = 128'hheeeeeeefffffffcccccccddddd;
73     #50;
74     MemRW = 2'b01;
75     addr = 32'h30000000;
76     #20;
77     addr = 32'h30000002;
78     #20;
79     addr = 32'h10000003; //read miss 替换tag20000000 不用写回 mem_data
    ⇨ 默认0
80     mem_data = 128'h11111111222222223333333344444444;
81     #50;
82     $finish;
83 end
84 always begin
85     #5 clk = ~clk;
86 end
87
88 endmodule

```

仿真波形以及解释在下一章节中分析；

二、实验结果与分析

对 cache 进行仿真测试, 得到如下结果:

第一次 read miss:




图 2: read miss 1

首先，reset 之后，需要读 addr 为 32'h10000000 的数据，由于 cache 中没有这个数据，所以会产生 read miss，此时，所以在第三个时钟周期，cache 将数据从 memory 中读取到 cache 中，注意到此时第 0 组的第 0 块数据变为了 128'h11111111....44444444；同时在下一个时钟周期，hit 信号被置为 1，成功读出 32'h44444444；

The timing diagram illustrates the MIO module's operation. It shows a sequence of events where data is written to memory and then read back. The MIO_ready signal is highlighted in blue, indicating when the operation is complete. The diagram includes signals for clock (clk), reset (rst), address (addr[31:0]), write data (write_data[31:0]), memory data (mem_data[127:0]), memory read/write control (MemRW[1:0]), MIO_ready, hit, write back operation (wb_op), data output (data_out[31:0]), memory output (mem_out[127:0]), and cache data (cache[127:0][1:0][153:0]).

与第一次 read miss 类似，需要读 addr 为 32'h20000000 的数据，由于 cache 中没有这个数据，所以会产生 read miss，此时，所以在第三个时钟周期，cache 将数据从 memory 中读取到 cache 中，注意到此时第 0 组的第 1 块数据变为了 128'h55555555.....88888888；同时在下一个时钟周期，hit 信号被置为 1，成功读出 32'h88888888；

如图，在 hit 读出 32'h10000002 的数据和 32'h10000003 的数据之后，紧接着进行 write hit，将 32'h10000002 的数据修改为 32'haaaaaaaa，此时，cache 中第 0 组的第 1 块数据有相应的变化，然后将 32'h10000003 的数据修改为 32'hbbbbbbbb，此时，cache 中第 0 组的第 1 块数据有相应的变化，

块的值 (因为最近 read 了第 1 块), 然后进入 allocate 状态, 此时 cache 中第 0 组的第 0 块数据变为了 `128'h00000000`, 再下一个时钟周期, write hit, 将新写入的第 0 块最后一个字写入 memory 中, 此时的值为 `128'h00000000`,

read miss 验证没有 write back 替换:




图 7: read miss 验证没有 write back 替换

读出 `32'h30000000` 的数据为 `32'h99999999`, 读出 `32'h30000002` 的数据为不受影响的 `32'hffffff`, 之后读出 `32'h10000003` 的数据, 此时遇到 read miss, 虽然此时有一块的数据被修改过, 但是由于它的 lru 为 1, 所以不会被替换, write back 阶段输出的值为 0, 在接下来的 allocate 阶段, 将最不常用的第 1 块数据替换为 `128'h11111111222222223333333344444444`, 最后 hit 读出 `32'h10000003` 的数据为 `32'h44444444`,

至此, 实验的验证完成。

三、讨论与实验心得

本次实验作为计组这门课的最后一次实验，与单周期处理器和流水线处理器相比，cache 的实验难度就比较小了，也让我们开心地、结束了这门课的所有实验，总的来说，cache 只需要按照 PPT 上给的流程图，用有限状态机实现即可，与第一次实验的信任检测器类似；在仿真时，我一开始没有考虑好需要 write back 的条件，导致仿真结果与预期不符，后来经过仔细思考解决了这个问题；

完结撒花！

思考题

本实验没有思考题