

本科实验报告

课程名称:		计算机组成与设计			
姓	名:	张晋恺			
学	院:	竺可桢学院			
	系:	所在系			
专	业:	计算机科学与技术			
学	号:	3230102400			
指导教师:		刘海风			

2024年12月15日

浙江大学实验报告

课程名称:	计算机组成与设计		实验类型:	综合		
实验项目名称:	cache 设计					
学生姓名:	张晋恺 专业: 计	·算机科学与技	<u>技</u> 术 学号: _	3230102400		
同组学生姓名:	指导老	师: <u>刘</u>	海风			
实验地点: 东	· 4-512	2024 年	12 月 16	Н		

一、操作方法与实验步骤

新建工程 cache,添加源代码如下

```
`timescale 1ns / 1ps
   module cache(
3
       input clk,
4
       input rst,
                             // 32 bit word address
       input [31:0] addr,
       input [31:0] write_data, // 1 word write data
       input [127:0] mem_data, // 1 block data 4 word
       input [1:0] MemRW,
                                 // 00: no operation, 01: read, 10: write
       input MIO_ready,  //
output reg wb_op,  // when miss 0 read 1 write
11
       output reg hit, // hit for cache
12
        output reg [127:0] mem_data_out, // dirty bit write back
13
       output reg [31:0] data
14
15
16
17
```

```
reg [153:0] cache [127:0][1:0];
18
    // valid(1) dirty(1) lru(1) tag(23) data(128) = 153
19
    // index 7 bit (128 line 2 way) 2 bit word offset
20
21
    wire [1:0] offset = addr[1:0];
22
    wire [6:0] index = addr[8:2];
23
    wire [23:0] tag = addr[31:9];
    reg [1:0] state;
    integer i;
26
27
    localparam IDLE = 2'b00,
28
                 COMPARE_TAG = 2'b01,
29
                 ALLOCATE = 2'b10,
30
                 WRITE_BACK = 2'b11;
31
32
    always @ (posedge clk or posedge rst) begin
33
        if(rst) begin
34
             for (i = 0; i < 128; i = i + 1) begin
35
                 cache[i][0] <= 154'h0;
36
                 cache[i][1] <= 154'h0;
37
            end
38
             state <= IDLE;</pre>
39
            wb_op <= 0;
40
            hit <= 0;
41
            mem_data_out <= 128'h0;</pre>
42
             data <= 32'h0;
43
        end
44
45
        else begin
46
            case(state)
47
             IDLE: begin
48
                 wb_op <= 0;
49
                 hit <= 0;
50
                 if (MemRW = 2'b01 || MemRW = 2'b10) begin
                      state <= COMPARE_TAG;</pre>
52
                 end
53
                 else begin
54
                     state <= IDLE;</pre>
55
                 end
56
            end
57
58
             COMPARE_TAG: begin
                 if(cache[index][0][153] == 1'b1 \&\& cache[index][0][150:128]
                  → == tag) begin
                      if(MemRW=2'b10) begin
61
```

```
cache[index][0][(offset*32)+:32] <= write_data;</pre>
62
                           cache[index][0][152] <= 1'b1;//dirty</pre>
63
                      end
64
                      else begin
65
                           data <= cache[index][0][(offset*32)+:32];</pre>
66
                      end
67
                      cache[index][0][151] <= 1'b1;//lru
                      cache[index][1][151] <= 1'b0;//lru</pre>
69
                      state <= IDLE;</pre>
70
                      hit <= 1;
71
                  end
72
                  else if (cache[index][1][153] == 1'b1 \&\&
73

    cache[index][1][150:128] == tag) begin

                      if(MemRW=2'b10) begin
74
                           cache[index][1][(offset*32)+:32] <= write_data;</pre>
75
                           cache[index][1][152] <= 1'b1;//dirty</pre>
76
                      end
77
                      else begin
78
                           data <= cache[index][1][(offset*32)+:32];</pre>
79
                      end
80
                      cache[index][1][151] <= 1'b1;//lru
81
                      cache[index][0][151] <= 1'b0;//lru</pre>
82
                      state <= IDLE;</pre>
83
                      hit <= 1;
                  end
                  else begin
86
                      if((cache[index][0][152] == 1'b1) | |
87
                       state <= WRITE_BACK;</pre>
88
                      end
89
                      else begin
90
                           state <= ALLOCATE;</pre>
91
                           wb_op <= 0;
92
                      end
                      hit <= 0;
94
                  end
95
             end
96
97
             ALLOCATE: begin
98
                  if(MIO_ready = 1) begin
99
                      if(cache[index][0][151] = 1'b1) begin
100
                           cache[index][0][151] <= 1'b0;
101
102
                           cache[index][1][151] <= 1'b1;
103
                           cache[index][1][152] <= 1'b0;
104
```

```
cache[index][1][153] <= 1'b1;
105
                            cache[index][1][150:128] <= tag;
106
                            cache[index][1][127:0] <= mem_data;</pre>
107
                       end
108
                       else begin
109
                            cache[index][1][151] <= 1'b0;
110
111
                            cache[index][0][151] <= 1'b1;
112
                            cache[index][0][152] <= 1'b0;
113
                            cache[index][0][153] <= 1'b1;
114
115
                            cache[index][0][150:128] <= tag;
116
                            cache[index][0][127:0] <= mem_data;</pre>
117
                       end
118
                       state <= COMPARE_TAG;</pre>
119
                  end
120
                  else begin
121
                       state <= ALLOCATE;</pre>
122
                  end
123
              end
124
125
              WRITE_BACK: begin
126
                  if(MIO_ready = 1) begin
127
                       if(cache[index][0][152] == 1'b1 \&\& cache[index][1][151]
128
                        → == 1'b1 ) begin//第0块被替换且dirty
                            mem_data_out <= cache[index][0][127:0];</pre>
129
                            cache[index][0][152] <= 1'b0;
130
                            wb_op <= 1;
131
                       end
132
                       else if(cache[index][1][152] == 1'b1 &&
133
                        → cache[index][0][151] == 1'b1) begin//第1块被替换且dirty
                            mem_data_out <= cache[index][1][127:0];</pre>
134
                            cache[index][1][152] <= 1'b0;
135
                            wb_op <= 1;
                       end
137
                       else begin
138
                            mem_data_out <= 128'h0;</pre>
139
                            wb_op <= 0;
140
                       end
141
                       state <= ALLOCATE;</pre>
142
                  end
143
                  else begin
144
                       state <= WRITE_BACK;</pre>
145
146
                  end
              end
147
```

```
148
                default: begin
149
                     state <= IDLE;</pre>
150
                end
151
152
                endcase
153
           end
154
      end
155
156
      endmodule
157
```

代码解释

本次 cache 设计采用有限状态机的方式,其时序图如下




图 1: cache 时序图

首先,定义 cache 模块,本次实现的是2路组相连,组数为128,每一 block 为4个 word的 cache,该 cache 的接受输入的字地址为32位,其中前23位为tag,中间

- 7 位为组 index,后 2 位为块内 offset。 因此该 cache 的每一行需要
 - 1 位 valid 位,表示该行是否有效
 - 1 位 dirty 位,表示该行是否被修改
 - 1 位 lru 位,表示该行是否被使用
 - 23 位 tag, 表示该行的 tag
 - 128 位 data,表示该行的数据

一共是 154 位,因此 cache 的每一行需要 154 位来存储,而 cache 有 128 组,一组 2 路,因此 cache 定义为 reg [153:0] cache [127:0][1:0]; 然后四个状态之间的转换如下

IDLE

在 IDLE 状态, cache 等待 CPU 的请求, 如果 CPU 的请求是读写请求, 则 cache 进入 COMPARE TAG 状态, 否则 cache 继续在 IDLE 状态。

COMPARE TAG

在 COMPARE_TAG 状态, cache 比较输入的地址找到对应的组, 然后比较 tag 和 cache 中的 tag, 如果匹配 (hit),则根据 MemRW 的值决定是否将数据写入 cache,

- 如果 MemRW 为 10,则将数据写入 cache,并设置 dirty 位为 1, lru 位为 1,同组的另外一行设置 lru 位为 0;
- 如果 MemRW 为 01,则将数据从 cache 中读出,并设置 lru 位为 1,同组的另外一行设置 lru 位为 0;

如果未匹配 (miss),则 cache 需要从内存中取出数据,然后写入 cache,在这之前,需要判断 cache 中是否有 dirty 的行,如果有,则需要进入 WRITE_BACK 状态,判断是不是需要写回,然后进入 ALLOCATE 状态,将数据从内存中取出,写入 cache。否则,直接进入 ALLOCATE 状态,将数据从内存中取出,写入 cache。

WRITE BACK

在 WRITE_BACK 状态, cache 需要判断是不是需要写回,逻辑如下

- 如果第 0 块是 dirty 且第一块 lru 为 1,这说明需要替换第 0 块,则将第 0 块的数据写回内存,并设置 dirty 位为 0,然后进入 ALLOCATE 状态;
- 如果第 1 块是 dirty 且第 0 块 lru 为 1,这说明需要替换第 1 块,则将第 1 块的数据写回内存,并设置 dirty 位为 0,然后进入 ALLOCATE 状态;
- 否则,不写回,直接进入 ALLOCATE 状态;

ALLOCATE

在 ALLOCATE 状态, cache 需要从内存中取出数据, 然后写入 cache, 逻辑如下

- 如果第 0 块的 lru 为 1,则替换第一块,设置第 1 块的 tag, dirty=0, lru=1, data 写入第 1 块,然后将第 0 块的 lru 设置为 0;进入 COMPARE_TAG 状态:
- 如果第 1 块的 lru 为 1,则替换第 0 块,设置第 0 块的 tag,dirty=0,lru=1,data 写入第 0 块,然后将第 1 块的 lru 设置为 0;进入 COMPARE_TAG 状态;

需要注意的是,在 WRITE_BACK 和 ALLOCATE 状态,如果 MIO_ready 为 0,则 cache 继续在 WRITE_BACK 和 ALLOCATE 状态,直到 MIO_ready 为 1。 才开始工作。

对 cache 测试的仿真代码如下

```
`timescale 1ns / 1ps
2
    module tb();
4
        reg clk;
5
        reg rst;
6
        req [31:0] addr;
7
        reg [31:0] write_data;
        reg [127:0] mem_data;
9
        reg [1:0] MemRW;
10
        reg MIO_ready;
11
```

```
wire hit;
12
        wire wb_op;
13
        wire [31:0] data_out;
14
        wire [127:0] mem_out;
15
16
        cache U1 (
17
             .clk(clk),
             .rst(rst),
19
             .addr(addr),
20
             .write_data(write_data),
21
             .mem_data(mem_data),
22
             .MemRW(MemRW),
23
             .MIO_ready(MIO_ready),
24
             .hit(hit),
25
             .wb_op(wb_op),
26
             .data(data_out),
             .mem_data_out(mem_out)
29
30
        initial begin
31
             clk = 1;
32
             rst = 1;
33
             MemRW = 2'b00;
34
             #10;
35
             rst = 0;
             MIO_ready = 1;
37
             // read miss
38
             addr = 32'h10000000;
39
             MemRW = 2'b01;
40
             mem_data = 128'h11111111222222233333333444444444;
41
             #40;
42
             // read miss
43
             addr = 32'h20000000;
44
             mem_data = 128'h5555555666666667777777888888888;
             #40;
46
             // read hit
47
             addr = 32'h10000002;
48
             #20;
49
             addr = 32'h10000003;
50
             #20;
51
             // write hit
52
             MemRW = 2'b10;
53
             addr = 32'h10000002;
54
             write_data = 32'haaaaaaaa;
55
             #20;
56
```

```
addr = 32'h10000003;
57
            write_data = 32'hbbbbbbbb;
58
            #20;
59
            // read hit
60
            MemRW = 2'b01;
61
            addr = 32'h10000002;
62
            #20;
            addr = 32'h10000003;
64
            #20;
65
            addr = 32'h20000000; //recently used
66
67
            // write miss 替换 tag10000000 mem_data 为修改后
68
            MemRW = 2'b10;
69
            addr = 32'h30000000;
70
            write_data = 32'h99999999;
71
            mem_data = 128'heeeeeeeeffffffffcccccccdddddddd;
            #50;
73
            MemRW = 2'b01;
74
            addr = 32'h30000000;
75
            #20;
76
            addr = 32'h30000002;
77
            #20;
78
            addr = 32'h10000003;//read miss 替换tag20000000 不用写回 mem_data
79
             → 默认0
            mem_data = 128'h11111111222222233333333444444444;
            #50;
81
82
        end
83
        always begin
84
            #5 clk = ~clk;
85
        end
86
87
    endmodule
88
```

仿真波形以及解释在下一章节中分析;

二、实验结果与分析

对 cache 进行仿真测试,得到如下结果:

第一次 read miss:




图 2: read miss 1

首先, reset 之后, 需要读 addr 为 32 'h10000000 的数据, 由于 cache 中没有这个数据, 所以会产生 read miss, 此时, 所以在第三个时钟周期, cache 将数据从 memory 中读取到 cache 中, 注意到此时第 0 组的第 0 块数据变为了 128 'h1111111144444444; 同时在下一个时钟周期, hit 信号被置为 1, 成功读出 32 'h44444444;

第二次 read miss:




图 3: read miss 2

与第一次 read miss 类似,需要读 addr 为 32 'h20000000 的数据,由于 cache 中没有这个数据,所以会产生 read miss,此时,所以在第三个时钟周期,cache 将数据从 memory 中读取到 cache 中,注意到此时第 0 组的第 1 块数据变为了 128 'h55555555.....88888888 ; 同时在下一个时钟周期,hit 信号被置为 1,成功读出 32 'h88888888 ;

read hit 之后 write hit:




图 4: read hit 和 write hit

如图,在 hit 读出 32'h10000002 的数据和 32'h10000003 的数据之后,紧接着进行 write hit,将 32'h10000002 的数据修改为 32'haaaaaaaa,此时,cache 中第 0 组的第 1 块数据有相应的变化,然后将 32'h10000003 的数据修改为 32'hbbbbbbbb ,此时,cache 中第 0 组的第 1 块数据有相应的变化,

write hit 之后 read hit:




图 5: write hit 和 read hit

write miss 验证 write back:




图 6: write miss 验证 write back

由图可知,在 addr 为 32'h30000000 的 write miss 之后,在第三个时钟周期进入 write back 状态,此时 wb_op 为 1,代表写回同时 mem out 的值为经过修改的第 0

块的值 (因为最近 read 了第 1 块), 然后进入 allocate 状态,此时 cache 中第 0 组的第 0 块数据变为了 128'heeeeeeeefffffffccccccccdddddddd ,再下一个时钟周期,write hit, 将新写入的第 0 块最后一个字写入 memory 中,此时的值为 128'heeeeeeefffffffccccccccc99999999,

read miss 验证没有 write back 替换:




图 7: read miss 验证没有 write back 替换

至此,实验的验证完成。

三、讨论与实验心得

本次实验作为计组这门课的最后一次实验,与单周期处理器和流水线处理器相比, cache 的实验难度就比较小了,也让我们开心地、结束了这门课的所有实验,总得来说, cache 只需要按照 PPT 上给的流程图,用有限状态机实现即可,与第一次实验的信任检测器类似;在仿真时,我一开始没有考虑好需要 write back 的条件,导致仿真结果与预期不符,后来经过仔细思考解决了这个问题;

完结撒花!

思考题

本实验没有思考题