

本科实验报告

课程名称:		计算机组成与设计					
姓	名:	张晋恺					
学	院:	竺可桢学院					
	系:	所在系					
专	业:	计算机科学与技术					
学	号:	3230102400					
指导教师:		刘海风					

2024年11月27日

浙江大学实验报告

课程名称:	计算机组成与设	实验类型:	综合	
实验项目名称:		lab4-4		
学生姓名:	专业: 计	-算机科学与技	<u>支</u> 术 学号: _	3230102400
同组学生姓名:	指导老	师:刘	海风	
实验抽占. 车	E 1 519	2024 年	11 日 99	Ħ

一、操作方法与实验步骤

本次实验主要要求我们在 lab4-3 的基础上,为我们的 RISC-V 处理器添加中断处理功能。具体来说,我们需要做到:

- 实现 Machine Mode 下的的常用寄存器的管理,主要包括
 - mepc 寄存器: 存储异常返回地址
 - mcause 寄存器: 存储异常原因, 我设计的异常代码为
 - * 0: 无异常
 - * 1: 外部中断
 - * 2: ecall 指令
 - * 3: 非法指令
 - * 4: 数据访存不对齐
 - * 5: 跳转地址不对齐
 - mtvec 寄存器:存储中断处理入口地址

- mstatus 寄存器: 存储处理器状态
- mtval 寄存器: 存储异常附加信息
- 实现常见的特权级指令,包括 csrrw, csrrs, csrrc, csrrwi, csrrsi, csrrci
- 实现常见的中断处理指令,包括 ecall, mret
- 实现中断处理程序,并支持在中断发生时,能够正确的跳转到中断处理程序, 执行完后返回到原来的程序,需要支持的中断有
 - IO 设备的外部中断
 - 非法指令中断
 - ecall 指令

CSR-Register

首先,我们实现 CSR 寄存器堆,代码如下

```
module CSRRegs(
       input clk, rst,
       input[11:0] raddr, waddr,
                                      // 读、写 CSR 寄存器的地址
3
       input[31:0] wdata,
                                       // 写入 CSR 寄存器的数据
                                      // 写使能
       input csr_w,
       input[1:0] csr_wsc_mode,
                                      // 写入 CSR 寄存器的模式
       output[31:0] rdata,
                                      // 读出 CSR 寄存器的数据
       output wire [31:0]mstatus,
       output wire [31:0]mtvec,
       output wire [31:0] mcause,
10
       output wire [31:0]mtval,
       output wire [31:0]mepc,
                                     // 是否有异常中断
       input expt_int,
14
       // 旁路输入
15
       input [31:0]mepc_bypasss_in,
16
       input [31:0]mcause_bypass_in,
17
       input [31:0]mtval_bypass_in,
18
       input [31:0]mstatus_bypass_in,
19
       input [31:0]mtvec_bypass_in
20
21
   );
22
23
```

```
reg[31:0] csrs[1:5];
                                       // CSR 寄存器
24
25
    assign mstatus = csrs[1];//h300
26
    assign mtvec = csrs[2];//h305
27
    assign mcause = csrs[3];//h342
28
    assign mtval = csrs[4];//h343
29
    assign mepc = csrs[5];//h341
    reg[31:0] readcsr;
32
33
    assign rdata = readcsr;
34
35
    initial begin
36
        csrs[1]<=32'h0;
37
        csrs[2]<=32'h320;//trap 地址
38
        csrs[3]<=32'h0;
        csrs[4]<=32'h0;
        csrs[5]<=32'h0;
41
    end
42
43
    always @ (*) begin
44
        case(raddr)
45
            12'h300: readcsr = csrs[1];
46
            12'h305: readcsr = csrs[2];
47
            12'h342: readcsr = csrs[3];
            12'h343: readcsr = csrs[4];
            12'h341: readcsr = csrs[5];
50
            default: readcsr = 32'h0;
51
        endcase
52
    end
53
54
55
56
    always @(posedge clk or posedge rst) begin
        if (rst) begin
58
            csrs[1]<=32'h0;
59
            csrs[2]<=32'h320;//trap 地址
60
            csrs[3]<=32'h0;
61
            csrs[4]<=32'h0;
62
            csrs[5]<=32'h0;
63
        end
64
        else begin
65
        if (csr_w) begin
            case(waddr)
67
                 12'h300: csrs[1] <= wdata;
68
```

```
12'h305: csrs[2] <= wdata;
69
                   12'h342: csrs[3] <= wdata;
70
                   12'h343: csrs[4] <= wdata;
71
                   12'h341: csrs[5] <= wdata;
72
                   default: ;
73
              endcase
74
         end
76
         if (expt_int) begin
77
              csrs[5] <= mepc_bypasss_in;</pre>
78
              csrs[3] <= mcause_bypass_in;</pre>
79
              csrs[4] <= mtval_bypass_in;</pre>
80
              csrs[1] <= mstatus_bypass_in;</pre>
81
              csrs[2] <= mtvec_bypass_in;</pre>
82
         end
83
         end
85
    end
86
```

与实验文档的做法稍有不同,对于 CSR 指令等,我使用 csr_w 作为写使能信号,对于中断处理时,我们需要批量修改 CSR 寄存器,因此我使用 expt_int 作为中断写使能信号,并且增加五个寄存器的旁路输入,当时钟上升沿到来时,判断是哪一种写;在这个过程中,我始终保证了 csr_w 和 expt_int 不会同时为 1,因此不会出现冲突 为了方便机器码的转换,对于寄存器的编号,我与 RISC-V 的规范保持一致,即 mepc=0x341, mcause=0x342, mtvec=0x305, mstatus=0x300, mtval=0x343, 根据输入的不同,选择不同的寄存器进行写操作。最后,在 reset 的时候,由于不需要完全按照 RISC-V 的规范,我只实现了最简单的中断;对于 mstatus 的 MIE 等位置,我并没有考虑,我只保证在中断处理时 mstatus 为 0 代表可以中断,为 1 代表中断进行中,不再接受新的中断。

所以 reset 的时候,我只将除 mtvec 外的寄存器清零, mtvec 为 0x00000320,即我的中断处理程序的入口地址。

实现了寄存器堆后,我们要为为了中断增添新的控制信号,具体的信号有

- 1. CSRTYPE: 用于选择 CSR 指令的类型,具体的选择如下:
 - 000: don't care, 代表不是 CSR 指令,可能是 ecall 和 mret,也可能是其他指令
 - 001: csrrw
 - 010: csrrs

- 011: csrrc
- 101: csrrwi
- 110: csrrsi
- 111: csrrci

这一信号根据其指令的 Fun3 字段来选择


- 2. MRET: 用于选择是否执行 mret 指令
- 3. ECALL: 用于选择是否执行 ecall 指令
- 4. illegal: 用于判断是否执行非法指令,如果是非法指令则置 1,反之置 0

对 MainCtrl 更改的部分如下

```
input [2:0]
                      Fun_ecall, //inst[22:20]
2
                      Fun_mret, //inst[29:28]
    input [1:0]
3
    output reg [2:0] CSRTYPE,//000 don't care// 001 csrrw// 010 csrrs// 011
    → csrrc// 101 csrrwi// 110 csrrsi// 111 csrrci
                      MRET, //1 enable, 0 disable
    output reg
6
    output reg
                      ECALL, //1 enable, 0 disable
7
                      illegal//not supported instruction illegal=1
    output reg
8
9
10
    // Case 语句增加分支
11
    `OPCODE_ENV: begin // ecall, ebreak
    ImmSel = `IMM_SEL_I;
13
    ALUSrc_B = 0;
14
    MemtoReg = (Fun3=3'b000)?3'b000: MEM2REG_CSR;
15
   Jump = 2'b00;
16
    Branch = 4'b0000;
17
    RegWrite = (Fun3[0]|Fun3[1]|Fun3[2]);
18
   MemRW = 0;
19
    ALU_op = 2'b00;
20
    CPU_MIO = 0;
    signal = 0;
   width = 2'b00;
23
    //
24
   CSRTYPE = Fun3;//000 ecall or mret// 001 csrrw// 010 csrrs// 011 csrrc//
25
    → 101 csrrwi// 110 csrrsi// 111 csrrci
    if(Fun3 = 3'b000) begin
26
        MRET = ((Fun\_mret = 2'b11)&&(Fun\_ecall = 3'b010));
27
```

```
ECALL = (Fun_ecall = 3'b000);
28
    end
29
    else begin
30
         MRET = 0;
31
         ECALL = 0;
32
    end
33
    //
    illegal = 0;
35
36
    end
37
38
    default: begin
39
         ImmSel = 3'b000;
40
         ALUSrc_B = 0;
41
         MemtoReg = 3'b000;
42
         Jump = 2'b00;
         Branch = 4'b0000;
44
         RegWrite = 0;
45
         MemRW = 0;
46
         ALU_op = 2'b00;
47
         CPU_MIO = 0;
48
         signal = 0;
49
        width = 2'b00;
50
51
         CSRTYPE = 3'b000;
         MRET = 0;
53
         ECALL = 0;
54
55
         illegal = 1;
56
    end
57
    endcase
58
```

对于其它指令,新增的信号都为0,对于ecall和mret指令,我们观察指令格式



我们可以看到,两种指令的 Fun3 字段都为 000, 因此我们可以通过 Fun3 字段来判断是否是 ecall 和 mret 指令, 如果是则看 Fun_ecall(inst[22:20]) 和 Fun_-

mret(inst[29:28]) 字段来判断是哪一种指令。

如果输入的指令不能被正确译码,那么就抛出非法指令异常,即 illegal=1。

将 SCPUctrl 信号做相应的更改之后,我们的控制信号就准备好了,接下来我们在 Datapath 中做修改以便实现 CSR 指令

对 Datapath 的修改如下

```
CSRRegs csrreg(
    .clk(clk),
3
    .rst(rst),
4
    .raddr(Imm_out[11:0]),
5
    .waddr(Imm_out[11:0]),
6
    .wdata(CSR_wt_data),
7
    .csr_w(CSRTYPE[2]|CSRTYPE[1]|CSRTYPE[0]),
    .csr_wsc_mode(2'b00),
    .rdata(CSR_rdata)
10
    );
11
12
    case(MemtoReg)
13
    `MEM2REG_CSR: Wt_data = CSR_rdata;
14
15
    //csr_wt_data
16
    case(CSRTYPE)
17
         3'b001:CSR_wt_data = ALUSrc_A_Reg; //rs1_data csrrw
         3'b010:CSR_wt_data = ALUSrc_A_Reg | CSR_rdata; //rs1_data csrrs
         3'b011:CSR_wt_data = (~ALUSrc_A_Reg) & CSR_rdata; //rs1_data csrrc
20
         3'b101:CSR_wt_data = {27'b0,rs1}; //rs1 csrrwi
21
         3'b110:CSR_wt_data = {27'b0,rs1} | CSR_rdata; //rs1 csrrsi
22
         3'b111:CSR_wt_data = {27'b0,~rs1} & CSR_rdata; //rs1 csrrci
23
         default:CSR_wt_data = 32'b0;
24
    endcase
25
^{26}
```

至此,我们的 CSR 指令已经实现,接下来我们要实现中断处理程序

RV-int

新建文件 RV_int.v, 用于处理中断

```
1 2
```

```
module RV_INT(
3
        input
                     clk,
4
        input
                     rst,
5
        input
                     INT,
                                         // 外部中断信号
6
                     ecall,
                                         // ECALL 指令
        input
        input
                     mret,
                                        // MRET 指令
        input
                     illegal_inst,
                                        // 非法指令信号
                     l_access_fault,
                                        // 数据访存不对齐
        input
                                        // 跳转地址不对齐
                     j_access_fault,
        input
11
        input [31:0] pc_current,
                                        // 当前指令 PC 值
12
                                        // 当前正常指令流下一个 PC 值
        input [31:0] PC_next,
13
                                        // 将执行的指令 PC 值
        output[31:0] pc,
14
        output
                      CSRregs_wen,
                                         // 是否写入 CSR 寄存器
15
16
17
        input [31:0] inst_in,
                                         //
        input [31:0] mstatus,
19
        input [31:0] mtvec,
20
        input [31:0] mcause,
21
        input [31:0] mtval,
22
        input [31:0] mepc,
23
24
        output reg [31:0]mepc_bypasss_in,
25
        output reg [31:0]mcause_bypass_in,
26
        output reg [31:0]mtval_bypass_in,
        output reg [31:0]mstatus_bypass_in,
        output reg [31:0]mtvec_bypass_in
29
    );
30
31
    wire wen;
32
33
    assign wen = (mstatus==0)?(INT|ecall|illegal_inst|l_access_fault|j_acces<sub>|</sub>
34
     → s_fault):0;//发生异常时需要写入CSR寄存器
35
    assign CSRregs_wen=wen|mret;//mret 时需要写入 CSR 寄存器
36
37
    always @(*) begin
38
        if (rst) begin
39
            mepc_bypasss_in <= 0;</pre>
40
            mcause_bypass_in <= 0;</pre>
41
            mtval_bypass_in <= 0;</pre>
42
            mstatus_bypass_in <= 0;</pre>
43
            mtvec_bypass_in <= 32'h320;</pre>
44
        end
45
        else begin
46
```

```
if (mret) begin
47
                  mstatus_bypass_in <= 0;//可以接受新的异常
48
                  mcause_bypass_in <= 0;</pre>
49
                  mepc_bypasss_in <= 0;</pre>
50
                  mtval_bypass_in <= 0;</pre>
51
              end
52
              //mepc and mstatus update
54
              else begin
55
                  if(mstatus=0) begin
56
                       mepc_bypasss_in <= pc_current;</pre>
57
                       mstatus_bypass_in <=
58
                            (INT|ecall|illegal_inst|l_access_fault|j_access_fault|
                          t)?32'h1:32'h0;//有异常设置为1不再接受新的异常,
                            无异常设置为0
                              //mcause update
                       if(INT) begin
60
                            mcause_bypass_in <= 32'h1;</pre>
61
                            mtval_bypass_in <= mtval;</pre>
62
                       end
63
                       else if(ecall) begin
64
                            mcause_bypass_in <= 32'h2;</pre>
65
                            mtval_bypass_in <= mtval;</pre>
66
                       end
67
                       else if(illegal_inst) begin
                            mcause_bypass_in <= 32'h3;</pre>
69
                            mtval_bypass_in <= inst_in;</pre>
70
                       end
71
                       else if(l_access_fault) begin
72
                            mcause_bypass_in <= 32'h4;</pre>
73
                            mtval_bypass_in <= mtval;</pre>
74
                       end
75
                       else if(j_access_fault) begin
76
                            mcause_bypass_in <= 32'h5;</pre>
                            mtval_bypass_in <= mtval;</pre>
78
                       end
79
                       else begin
80
                            mcause_bypass_in <= mcause;</pre>
81
                            mtval_bypass_in <= mtval;</pre>
82
                       end
83
                  end
84
                  else begin
                       mepc_bypasss_in <= mepc;</pre>
86
                       mstatus_bypass_in <= mstatus;</pre>
87
                       mcause_bypass_in <= mcause;</pre>
88
```

```
mtval_bypass_in <= mtval;</pre>
89
                 end
90
             end
91
92
         end
93
    end
94
    assign pc=(rst=1'b1)?32'h0:
96
               (mret=1'b1)?mepc:
97
               (mstatus=1'b1)?PC_next://正常指令流,继续执行
98
               (INT=1'b1)?32'h320:
99
               (ecall=1'b1)?32'h320:
100
               (illegal_inst=1'b1)?32'h320:
101
               (l_access_fault=1'b1)?32'h320:
102
               (j_access_fault=1'b1)?32'h320:
103
               PC_next;
104
    endmodule
105
```

在这个文件中,我们实现了中断处理程序,接下来我们具体解释各个部分的作用

模块输入端口

- clk: 时钟信号,实际上没有用到,因为我没有在这里实例化寄存器
- rst: 重置信号。
- INT: 外部中断信号, 我设置为板子上的 SW[13], 当 SW[13] 为 1 时,表示发生了外部中断。
- ecall: ECALL (环境调用) 指令触发的信号。
- mret: MRET(返回中断)指令信号。
- illegal_inst: 非法指令信号。
- l_access_fault: 数据访问故障信号(如内存对齐错误)。
- j_access_fault: 跳转地址访问故障信号。
- pc_current: 当前指令的程序计数器 (PC) 值。
- PC_next: 正常情况下程序应该执行的下一条指令的 PC。
- inst_in: 当前执行的指令。

- mstatus: 控制寄存器 MSTATUS 的值(RISC-V 中的控制状态寄存器)。
- mtvec: 异常向量基地址寄存器,定义了中断/异常处理的入口地址。
- mcause: 异常原因寄存器。
- mtval: 异常值寄存器,用于保存与异常相关的地址或数据。
- mepc: 异常发生时的程序计数器值(通常保存导致异常的指令的 PC)。

模块输出端口

- pc: 当前执行的指令的 PC 地址。
- CSRregs_wen: 控制是否写入 CSR 寄存器,通常在发生异常时为 1。
- mepc_bypasss_in, mcause_bypass_in, mtval_bypass_in, mstatus_-bypass_in, mtvec_bypass_in: 这些寄存器用于控制批量修改寄存器时候的旁路输入

代码逻辑

- CSRregs_wen: 此信号表示是否需要写入 CSR 寄存器。当发生外部中断、ECALL、非法指令、数据访问故障、跳转地址故障或 MRET 指令时,信号会被设置为 1,表示需要更新 CSR 寄存器。
- 异常处理过程:
 - 当复位信号(rst)为1时,所有的异常状态寄存器(如 mepc_bypasss_in, mcause_bypass_in 等)都会被清零,并将 mtvec_bypass_in 设置为 0x320, 这是我的 trap 处理程序的异常向量地址。
 - 如果是 mret(返回中断)指令,则清空异常相关寄存器,表示可以接受新的异常。
 - 如果 mstatus 为 0,表示处理器没有正在处理中断或异常。此时,程序计数器 pc_current 会被保存到 mepc_bypasss_in,并且根据不同的异常信号 (INT, ecall, illegal_inst, 等),更新 mcause_bypass_in 和 mtval_bypass_in 的值。
 - 如果 mstatus 不为 0,表示当前存在处理中断或异常,此时直接使用从 异常发生时的寄存器值(如 mepc, mcause, mtval 等)进行处理。

• PC 更新:

- 如果复位信号为 1, PC 会被设置为 0。
- 如果是 MRET 指令,则 PC 会设置为异常发生前的 mepc。
- 如果没有异常发生,则 PC 会设置为 PC_next,继续执行下一条指令。
- 如果发生了某种异常(如 INT, ecall, illegal_inst, 等), PC 会被设置为 0x320, 跳转到异常向量地址。

最后 DataPath 中的修改如下

```
1
    . . .
    //
2
    reg [31:0] CSR_wt_data;
    wire [31:0] CSR_rdata;
4
    wire rv_wen_csr;
5
    wire [31:0] mstatus_din;
6
    wire [31:0] mstatus_dout;
    wire [31:0] mtvec_din;
    wire [31:0] mtvec_dout;
    wire [31:0] mcause_din;
10
    wire [31:0] mcause_dout;
    wire [31:0] mtval_din;
12
    wire [31:0] mtval_dout;
13
    wire [31:0] mepc_din;
14
    wire [31:0] mepc_dout;
15
    //
16
17
18
    //
19
    CSRRegs csrreg(
20
        .clk(clk),
21
        .rst(rst),
22
        .raddr(Imm_out[11:0]),
23
        .waddr(Imm_out[11:0]),
24
        .wdata(CSR_wt_data),
25
        .csr_w(CSRTYPE[2]|CSRTYPE[1]|CSRTYPE[0]),
26
        .csr_wsc_mode(2'b00),
27
        .rdata(CSR_rdata),
28
        .expt_int(rv_wen_csr),
        //input fot rv_int
30
        .mstatus(mstatus_din),
31
        .mtvec(mtvec_din),
32
         .mcause(mcause_din),
33
```

```
.mtval(mtval_din),
34
        .mepc(mepc_din),
35
        //input from rv_int
36
        .mepc_bypasss_in(mepc_dout),
37
        .mcause_bypass_in(mcause_dout),
38
        .mtval_bypass_in(mtval_dout),
39
        .mstatus_bypass_in(mstatus_dout),
        .mtvec_bypass_in(mtvec_dout)
41
42
    );
43
    //
44
    RV_INT trap(
45
        .clk(clk),
46
        .rst(rst),
47
        .INT(INT),
48
        .ecall(ECALL),
        .mret(MRET),
50
        .inst_in(inst_field),
51
        .illegal_inst(illegal),
52
        .l_access_fault(1'b0),
53
        .j_access_fault(1'b0),
54
        .pc_current(PC_res),//当前指令 PC 值
55
        .PC_next(PC_in),//正常指令流下一个 PC 值
56
        .pc(PC_trap),//下一条指令地址
57
        .CSRregs_wen(rv_wen_csr),
        //CSR input
59
        .mstatus(mstatus_din),
60
        .mtvec(mtvec_din),
61
        .mcause(mcause_din),
62
        .mtval(mtval_din),
63
        .mepc(mepc_din),
64
        // 旁路输入
65
        .mepc_bypasss_in(mepc_dout),
66
        .mcause_bypass_in(mcause_dout),
        .mtval_bypass_in(mtval_dout),
68
        .mstatus_bypass_in(mstatus_dout),
69
        .mtvec_bypass_in(mtvec_dout)
70
71
    );
72
73
    wire [31:0] PC_trap;
74
75
    PC U4(.clk(clk), .rst(rst), .PC_in(PC_trap), .ctrl(1'b1),
        .PC_out(PC_res));
77
    . . .
```

即我们修改指令流,让其经过 RV_int 模块,根据是否发生中断,来判断下一条指令是正常的,还是需要跳转到中断处理程序。

Trap 处理程序

我的 Trap 处理程序如下

```
trap:

csrrc x22 0x300 x0 #mstatus

csrrc x23 0x305 x0 #mtvec

csrrc x24 0x342 x0 #meause

csrrc x25 0x343 x0 #mtval

csrrc x26 0x341 x0 #mepc

addi x14 x0 1

beq x14 x24 int_trap

addi x26 x26 4

csrrw x0 0x341 x26

int_trap:

mret
```

如果使用 mstatus 将各种不同的处理分开,代码如下

```
trap:
      csrrc x22 0x300 x0
      csrrc x23 0x305 x0
      csrrc x24 0x342 x0
      csrrc x25 0x343 x0
      csrrc x26 0x341 x0
                    1 #INT
      addi x14 x0
     addi x15 x0 2 # ecall addi x16 x0 3 # illegal
      beq x14 x24
                       INT
11
      beq x15 x24 ex_ecall
      beq x16 x24
                       ex_illegal
13
14
16 INT:
      mret
```

测试代码

测试代码,我分为两部分,第一部分为专门测试 CSR 指令,第二部分为在 lab4-3 的基础上,测试修改后的 SCPU 支持原本的指令,并且可以进行中断处理。

```
j start
2 dummy:
      nop
      nop
      nop
      nop
      nop
          dummy
g start:
     li x31, 1
     li x1, 0xBEEF
11
      auipc x30, 0
     csrrw x2, 0x341, x1 \#x2 = mepc, mepc = x1
      csrrw x2, 0x341, x0
      auipc x30, 0
15
      bne x2, x1, dummy
     li x3, 5
17
      csrrw x0, 0x305, x3
18
     li x4, 10
19
     csrrs x5, 0x305, x4
20
      csrrw x6, 0x305, x0
      or x7, x4, x3
22
```

```
auipc x30, 0
      bne x7,x6,dummy
          pass_1
      j
26 pass_1:
      li x31, 2
      li x2, 15
      csrrw x0, 0x343, x2
      li x3, 6
      li x4, 9
      csrrc x0, 0x343, x3  #mtval &= ~x3 (mtval = 9)
csrrw x5, 0x343, x0  #x5 = mtval, mtval = 0
      auipc x30, 0
      bne x5, x4, dummy
      j pass_2
37 pass_2:
      li x31, 3
      li x3, 32
      li x4, 20
40
      csrrwi x0, 0x342, x20
      csrrw x2, 0x342, x3
      auipc x30, 0
      bne x2, x4, dummy
      csrrsi x5, 0x342, x0
      auipc x30, 0
      bne x3, x5, dummy
      csrrsi x3, 0x342, x10
      csrrw x4, 0x342, x0
      li x7, 42
      auipc x30, 0
      bne x7, x4, dummy
          pass_3
      j
54 pass_3:
      li x31, 4
      li x2, 13
      li x4, 63
      li x9, 31
      csrrwi x0, 0x300, x31
59
      csrrci x3, 0x300, x18
```

```
auipc x30, 0
bne x3, x9, dummy
csrrsi x5, 0x300, x0  #x5 = mstatus
auipc x30, 0
bne x2, x5, dummy
j pass_4

pass_4:
li x31, 666
j dummy
```

Listing 1: CSR 指令的测试代码

```
pass_7:
      addi x20, x20, 8
      auipc x30, 0
      bne
            x20, x21, dummy
      li
            x31, 0x666
      add x0 x0 x0
      add x0 x0 x0
      ecall
      addi x1 x1 0x66
12
      abc x1 x1 x0
     li x31 0x660
      j dummy
18 trap:
```

Listing 2: 中断处理的测试代码

即我在 lab4-3 的验收代码后面做了修改,将 x31 设置为 0x666 之后,进入中断测试,结束后返回,再将 x31 设置为 0x660,进入 dummy 循环。由于生成 ROM 核时需要保证处理程序的地址为 0x320,因此在 trap 程序与主程序最后 jump dummy之间,我加了若干的 nop 指令,使得 ROM 核生成正确。

二、实验结果与分析

CSR 指令

我们需要测试所有的 CSR 指令,以及其对各个 CSR 寄存器的影响。 仿真结构与 lab4-3 的类似

```
MyScpu inst0(
        .clk(clk),
2
        .rst(rst),
3
        .INT(INT),
         .Data_in(douta),
         .MIO_ready(CPU_MIO),
        .inst_in(spo),
        .RAM_wt_bits(wt_bit),
        .Addr_out(Addr_out),
9
        .Data_out(Data_out),
10
        .CPU_MIO(CPU_MIO),
11
         .MemRW(MemRW),
        .PC_out(PC_out)
13
    );
14
    RAM_B u1(
15
        .clka(~clk),
16
         .wea({4{MemRW}} & wt_bit),
17
        .addra(Addr_out[11:2]),
18
         .dina(Data_out),
19
        .douta(douta)
20
    );
21
    ROMForCSR u2(
23
         .a(PC_out[11:2]),
24
        .spo(spo)
25
    );
26
```

其中 ROMForCSR 是根据 CSR 测试代码生成的 ROM 核,用于测试 CSR 指令。 其仿真波形分析如下:

我们细节关注对于 mtvec 的修改:




图 1: 对 mtvec 的修改

可以看到 rst 之后,在 mtvec 修改之前,其值为 0x320(trap 程序的入口地址),之后通过 csrrw 指令,将其修改为 5(0101),然后通过 csrrs 指令,将其与 10(1010) 或运算,得到 15(1111),最后通过 csrrw 指令,将其修改为 0(0000)。这与我们的预期相符。

如果我们的 CSR 指令实现正确,那么最后我们的 x31 为十进制的 666;事实也是如此。



图 2: 最终结果

为了更加直观地验证各种指令执行时非 CSR 寄存器的值也是正确的,我将其写到一起,只对 mstatus 进行修改 (对于其它也是一样的)

```
addi x1 x0 0xFE #X1=0xFE

csrrw x3 0x300 x1#X3=0,mstatus=0xFE

addi x2 x0 1 #x2=1

csrrs x3 0x300 x2 # x3=0xFE mstatus=0xFF

addi x2 x2 1 # x2=2

csrrc x3 0x300 x2 #x3=0xFF,mstatus=0xFD

csrrwi x3 0x300 x2 #x3=0xFD,mstatus=0x02

scrrsi x3 0x300 x1 #x3=2,mstatus=3

csrrci x3 0x300 x1 #x3=3,mstatus=2
```




图 3: 对 mstatus 的修改

可以看到首先将 x1 设置为 0xFE, CSRRW 后 mstatus 为 0xFE, CSRRS 后 mstatus 为 0xFF, CSRRS 后 mstatus 为 0xFD, CSRRWI 后 mstatus 为 0x02, CSRRSI 后 mstatus 为 0x03, CSRRCI 后 mstatus 为 0x02, 与我们的预期相符。

最后,我们对这一部分进行上板验证,结果也是正确的。

```
RV32I Single Cycle CPU
pc: 00000014
                  inst: 00000013
                  ra: 0000BEEF
                                     sp: 0000000D
                                                        gp: 0000001F
                                                                          tp: 0000003F
x0: 00000000
to: 0000000D
                  t1: 0000000F
                                     t2: 0000002A
                                                        s0: 00000000
                                                                          s1: 0000001F
a0: 00000000
                  a1: 00000000
                                     a2: 00000000
                                                        a3: 00000000
                                                                          a4: 00000000
a5: 00000000
                  a6: 00000000
                                     a7: 00000000
                                                        s2: 00000000
                                                                          s3: 00000000
                  s5: 00000000
                                                        s7: 00000000
s4: 00000000
                                     s6: 00000000
                                                                          s8: 00000000
s9: 00000000
                  s10:00000000
                                     s11:00000000
                                                        t3: 00000000
                                                                          t4: 00000000
t5: 000000EC
                  t6: 0000029A
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                     reg_wen: 1
is_imm: 1 is_auipc: 0 is_lui: 0 a_val: 000000000 b_val: 000000000 alu_ctrl: 0
                                                        imm: 00000000
                                                        cmp_ctrl: 0
alu_res: 00000000
                           cmp_res: 0
                  is_jal: 0 is_
pc_branch: 00000018
is_branch: 0
                                     is_jalr: 0
do_branch: 0
mem_wen: 0
                  mem_ren: 0
dmem_o_data: F0000000
                          dmem_i_data: 00000000
                                                        dmem_addr: 00000000
                                                       csr_r_data: 00000000
mepc: 00000000 mtval: 00000000
csr_wen: 0
                  csr_ind: 000
                                     csr_ctrl: 0
mstatus: 0000000D
                           mcause: 00000000
          00000000
                            mie: 00000000
                                              mip: 000000000
mtvec:
```

图 4: 上板验证

可以看到最后 x31(t6) 为 0x29A,恰好是十进制的 666,与我们的预期相符。

异常处理

将修改后的验收代码写入 ROM 中,然后进行仿真,接下来我们根据代码分析 lab4-3 内容结束后中断处理的仿真波形

```
addi x20, x20, 8
     auipc x30, 0
          x20, x21, dummy
     bne
     li
           x31, 0x666
     add x0 x0 x0
     add x0 x0 x0
     ecall
     addi x1 x1 0x66
     abc x1 x1 x0
     li x31 0x660
     j dummy
15 trap:
     csrrc x22 0x300 x0
     csrrc x23 0x305 x0
     csrrc x24 0x342 x0
     csrrc x25 0x343 x0
     csrrc x26 0x341 x0
     addi x14 x0
                      1
     beq x14 x24
                     int_trap
     addi x26 x26
     csrrw x0 0x341 x26
     int_trap:
25
     mret
```




图 5: ecall

我们从 x31 变为 0x666 开始观察; 再经过两个 nop 指令 (0x00000033) 之后,我们遇到了 ecall 指令 (0x00000073), 这个时候 $ECALL_{tmp}$ 信号拉高,说明此时为 ecall 指令; 下一个时钟上升沿到来时

- mcause 为 2, 代表是一个 ecall 指令
- mepc 为 0x2c4, 存储了发生异常指令的 PC 地址
- mtval 为 0, 代表没有附加信息
- mtvec 为 0x320, 代表异常处理程序的入口地址
- mstatus 为 0x00000001, 代表此时正在处理异常,不再接受新的异常程序

接下来依次将 5 个寄存器的值写到 x22-x26 中,此时并没有改变原 CSR 寄存器的值;




图 6: ecall

接下来进入判断,如果我们的 x24(cause) 为 1,那么我们进入 int_trap,如果不是,说明我们并不是外部中断,此时我们的 x26 会加 4,然后将 x26 的值写回到 mepc 中,然后 mret,这个时候我们的 PC 会跳转到 0x2c8,即我们的异常指令的下一条指令。同时相应的 CSR 寄存器的值会恢复到未异常时的值。

综上,我们的 ecall 指令的异常处理是正确的。

接下来,再将 x1 的加上 0x66,之后,我们遇到了一条异常指令




图 7: illegal 指令

其机器码为 (0x1111111), 这是不能被正确译码的, 所以此时抛出 illegal 信号, 下一条指令也是进入到了 trap 处理程序中, 在时钟上升沿到来后

- mcause 为 3, 代表是一个非法指令
- mepc 为 0x2cc, 存储了发生异常指令的 PC 地址
- mtval 为 0x00080ff, 储存了发生异常指令的机器码
- mtvec 为 0x320, 代表异常处理程序的入口地址
- mstatus 为 0x00000001, 代表此时正在处理异常,不再接受新的异常程序

同样的经过判断后发现不是外部中断, mret 时会回到下一条指令 0x2d0, 同时 CSR 寄存器的值也会恢复到未异常时的值。最后,将 x31 的值设置为 0x660, 然后跳转到 dummy 处,结束。

PC_out[31:0]	000002cc		00000344	0000	0240	0000	0244	0000	0020	0000002
inst_in[31:0]	000080ff		30200073	6600	0f93	d4df	f06f	0000	0013	fe5ff06
Data_in[31:0]	d7bdfbd9	0000	f00	00000	K	0000	0000		f000	0000
¹å illegal_tmp	1									
M Reg22[31:0]	00000001								00000	001
M Reg23[31:0]	00000320								00000	320
M Reg24[31:0]	00000002								00000	003
M Reg25[31:0]	00000000		900000f							
■ Reg26[31:0]	000002c8		00000240							
₩ Reg31[31:0]	00000666			00000666						
↓ ECALL_tmp	0									
mstatus[31:0]	00000000		00000001	*						00000000
mtvec[31:0]	00000320								00000	320
mtval[31:0]	00000000		000080ff	*						00000000
mcause[31:0]	00000000		00000003	X						00000000
■ mepc[31:0]	00000000		00000240	*						00000000

图 8: 结束

下板验证

最后,我们将这一部分写入 ROM 中,将相关 Debug 信号连接出串口,上板验证结果。

验证 ecall 指令

```
RV32I Single Cycle CPU
                         ra: FFFFFFF
t1: C0000000
a1: C0000000
a6: 00000000
s5: 000002A4
s10:00000000
t6: 00000666
                                                   sp: 00000000
t2: 80000000
a2: 00000001
a7: 00000000
                                                                             gp: 40000000
s0: 00000001
a3: 00000000
s2: 00000020
                                                                                                       tp: 40000000
s1: 00000001
a4: 00000000
s3: 00000000
t0: F8000000
a0: 00000000
a5: 00000000
s4: 000002A4
s9: 00000000
t5: 000002B0
                                                   s6: 00000000
s11:000000D0
                                                                             s7: 00000000
t3: 000000D0
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                                   reg wen: 0
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 000000000 b_val: 00000000 alu_ctrl: 0
alu_res: 00000000 cmp_res: 0
                                                                             imm: 00000000
cmp_ctrl: 0
is_branch: 0 is_jal: 0 is_jalr: 0
do_branch: 0 pc_branch: 000002C8
dmem_addr: 00000000
```

(a) a

```
pc: 00000320
                       inst: 30003B73
                                             sp: 00000000
t2: 80000000
a2: 00000001
                                                                    gp: 40000000
s0: 00000001
a3: 00000000
s2: 00000020
s7: 00000000
t3: 00000000
x0: 00000000
t0: F8000000
a0: 00000000
                     t1: C0000000
a1: C0000000
                                                                                           s1: 00000001
a4: 00000000
                      a6: 00000000
s5: 000002A4
s10:00000000
t6: 00000666
a5: 00000000
s4: 000002A4
                                             a7: 00000000
s6: 00000000
                                                                                            s3: 00000000
s8: 00000000
t5: 000002B0
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 16 reg_i_data: 00000001
                                              reg_wen: 1
                                                                   imm: 00000300
cmp_ctrl: 0
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
alu_res: 00000000 cmp_res: 0
is_branch: 0
do_branch: 0
                  is_jal: 0 is_jalr: 0
pc_branch: 00000324
```

(b) b

图 9: 发生 ecall

如 a 图,在 x31 得到 0x666 后,经过两个 nop 指令,我们遇到了 ecall 指令,在时钟上升沿到来之后,进入 trap 处理程序,如图 b 所示:此时 mstatus 被设置为 1,代表中断处理中,mcause 为 2,代表处理 ecall;mepc 为 0x2c4,代表 a 中发生 ecall的地址;

```
RV32I Single Cycle CPU
pc: 00000340
                        inst: 341D1073
                                                 sp: 00000000
t2: 80000000
                        ra: FFFFFFF
t1: C0000000
a1: C0000000
x0: 00000000
                                                                          gp: 40000000
s0: 00000001
                                                 t2: 80000000
a2: 00000001
t0: F8000000
a0: 00000000
                                                                                                  s1: 00000001
a4: 00000001
                                                                         a3: 00000000
s2: 00000020
s7: 00000320
                        a6: 00000000
s5: 000002A4
s10:000002C8
s4: 000002A4
                                                 56: 00000001
                                                                                                   s8: 00000002
                                                                                00000D0
                         t6: 00000666
t5: 000002B0
rs1: 1A rs1_val: 000002C8
rs2: 01 rs2_val: FFFFFFF
rd: 00 reg_i_data: 000002C4
                                                 reg_wen: 1
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 000002C8 b_val: FFFFFFFF alu_ctrl: 0
alu_res: 000002C7 cmp_res: 0
                                                                         imm: 00000341
cmp ctrl: 0
                        is_jal: 0 is_jalr: 0
pc_branch: 00000344
is_branch: 0
do_b<mark>r</mark>anch: 0
dmem_addr: 000002C7
                                    : 000 csr_ctrl: 0
mcause: 00000002
mie: 00000000 mip
                        csr_ind: 000
                                                                          csr_r_data: 00000000
csr_wen: 0
                                                           92 mepc: 000002C4 mtval: 00000000
mip: 00000000
mstatus: 00000001
mtvec:
            00000320
```

(a) c

```
RV32I Single Cycle CPU
pc: 00000344
                        inst: 30200073
                                               sp: 00000000
t2: 80000000
a2: 00000001
                                                                        gp: 40000000
s0: 00000001
x0: 00000000
                                                                                                      40000000
                       t1: C0000000
a1: C0000000
a6: 00000000
s5: 000002A4
s10:000002C8
                                                                                                s1: 00000001
a4: 00000001
to: F8000000
                                                                        a3: 00000000
a0: 00000000
a5: 00000000
s4: 000002A4
s9: 00000000
                                                a7: 00000000
s6: 00000001
                                                                        s2: 00000020
s7: 00000320
t3: 000000D0
                                                                                                s3: 00000000
s8: 00000002
                                                s11:000000D0
t5: 000002B0
                        t6: 00000666
rs1: 00 rs1_val: 00000000
rs2: 02 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                                reg_wen: 0
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
alu_res: 00000000 cmp_res: 0
                                                                        imm: 00000302
                                                                        cmp_ctrl: 0
                       is_jal: 0 is_jalr: 0
pc_branch: 00000348
is branch: 0
do_branch: 0
dmem_addr: 00000000
csr_wen: 0 csr_ind: 000
mstatus: 00000001 mcaus
                                   csr_r_data: 00000000
mepc: 000002C8  mtval: 00000000
            00000320
                                    mie: 00000000 mip: 00000000
```

图 10: 发生 ecall

(b) d

如图 c 所示,在进行了 trap 程序后,相应的 x22-x26(s6-mstatus;s7-mtvec;s8-mcause;s9-mtval;s10-mepc) 的值被写入; 注意到此时 s10=mepc+4; 这是因为判断了 mcause 不是 1,所以不是外部中断,所以 mepc+4; 在 b 图中这个值被同步给了 mepc;

最后在时钟上升沿到来, mret 指令执行; 返回到 0x2c8 处, 即异常指令的下一条指令。

图 11: mret 返回

验证 illegal 指令

```
RV32I Single Cycle CPU
                        inst: 000080FF
                             00000065
                                                sp: 00000000
                             C0000000
C0000000
                                                t2: 80000000
a2: 00000001
                                                                        s0: 00000001
a3: 00000000
                                                                        s2: 00000020
s7: 00000320
                                                                                                s3: 00000000
s8: 00000002
t4: 00D0CBA0
     00000000
000002A4
                        a6: 00000000
s5: 000002A4
                                                a7: 00000000
s6: 00000001
                                                s11:000000D0
                        s10:000002C8
rs1: 01 rs1_val: 00000065
rs2: 00 rs2_val: 00000000
rd: 01 reg_i_data: 00000065
                                                reg_wen: 0
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 00000065 b_val: 00000000 alu_ctrl: 0
alu_res: 00000065 cmp_res: 0
                                                                        imm: 00000000
                                                                        cmp_ctrl: 0
                       is_jal: 0 is_jalr: 0
pc_branch: 000002D0
   branch: 0
mem_wen: 0      mem_ren: 0
dmem_o_data: D7BD65D9    dmem_i_data: 00000000
                                                                       dmem_addr: 00000065
                                  mstatus: 000000000
mtvec: 00000320
```

(a) a

```
RV32I Single Cycle CPU
pc: 00000320
                              inst: 30003B73
                             ra: 00000065
t1: C0000000
a1: C0000000
                                                                                         gp: 40000000
s0: 00000001
a3: 00000000
s2: 00000020
s7: 00000320
t3: 00000000
x0: 00000000
                                                                                                                       s1: 00000001
a4: 00000001
s3: 00000000
s8: 00000002
t4: 00D0CBA0
                                                           t2: 80000000
a2: 00000001
      F8000000
00000000
      00000000
000002A4
                             a6: 000000000
s5: 000002A4
s10:000002C8
t6: 00000666
                                                           a7: 00000000
s6: 00000001
                                                            s11:000000D0
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 16 reg_i_data: 00000001
                                                           reg_wen: 1
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
alu_res: 00000000 cmp_res: 0
                                                                                          imm: 00000300
                                                                                         cmp_ctrl: 0
                            is_jal: 0 is_jalr: 0
pc_branch: 00000324
dmem_addr: 00000000
                            csr_ind: 000 csr_ctrl:∏0
01 mcause: 00000003
20 mie: 00000000 mip
                                                                                    csr_r_data: 00000000
mepc: 000002CC mtval: 000080FF
00000000
mstatus: 00000001
mtvec: 00000320
```

(b) b

图 12: 发生 illegal 指令

如图 a, 返回之后,将 x1 的值加上 0x66(原来是-1),变成了 0x65,然后遇到了一条 illegal 指令,在时钟上升沿到来之后,进入 trap:如图 b; mcause 为 3,代表非法指令; mepc 为 0x2cc,代表 a 中发生非法指令的地址, mtval 为非法指令的内容;接下来要做的事与 ecall 的处理类似, mepc=mepc+4;最后 mret 返回到 0x2d0 处。

```
RV32I Single Cycle CPU
pc: 000002D0
                      inst: 66000F93
                     ra: 00000065
t1: C0000000
a1: C0000000
a6: 00000000
                                           sp: 00000000
t2: 80000000
a2: 00000001
a7: 00000000
s6: 00000000
                                                                                      tp: 40000000
s1: 00000001
a4: 00000001
s3: 00000000
s8: 00000003
t4: 00D0CBA0
                                                                 gp: 40000000
s0: 00000001
x0: 00000000
     F8000000
                                                                 a3: 00000000
s2: 00000020
a0: 00000000
a5: 00000000
     000002A4
                      s5: 000002A4
                                                                      00000320
                      s10:000002D0
s9: 000080FF
                                           s11:000000D0
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 1F reg_i_data: 00000660
                                           reg_wen: 1
is_imm: 1 is_auipc: 0 is_lui: 0
a_val: 000000000 b_val: 00000660 alu_ctrl: 0
alu_res: 00000660 cmp_res: 0
                                                                 imm: 00000660
                                                                cmp_ctrl: 0
                     is_jal: 0 is_jalr: 0
pc_branch: 000002D4
is_branch: 0
do_branch: 0
```

(a) mret 返回

```
RV32I Single Cycle CPU
pc: 000002D0
                      inst: 66000F93
                                            sp: 00000000
t2: 80000000
a2: 00000001
a7: 00000000
s6: 00000001
s11:00000000
                                                                   gp: 40000000
s0: 00000001
x0: 00000000
                      ra: 00000065
                      t1: C0000000
a1: C0000000
a6: 00000000
s5: 000002A4
                                                                                          s1: 00000001
a4: 00000001
     F8000000
                                                                   a3: 00000000
a5: 00000000
                                                                   s2: 00000020
s7: 00000320
                                                                                          s3: 00000000
s8: 00000003
s4: 000002A4
                      s10:000002D0
t6: 00000666
     000080FF
                                                                   t3: 000000D0
                                                                                          t4: 00D0CBA0
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 1F reg_i_data: 00000660
                                            reg wen: 1
is_imm: 1 is_auipc: 0 is_lui: 0
a_val: 00000000 b_val: 00000660 alu_ctrl: 0
alu_res: 00000660 cmp_res: 0
                                                                   imm: 00000660
                                                                   cmp_ctrl: 0
is_branch: 0
do_branch: 0
                  is_jal: 0 is_jalr: 0
pc_branch: 000002D4
mem_wen: 0 mem_ren: 0
dmem_o_data: 00000000 dmem_i_data: 00000000
                                                                  dmem addr: 00000660
```

(b) 最后一条指令

图 13: 测试结束

可以看到, mret 返回到 0x2d0, 即将执行最后一条指令,将 x31 的值设置为 0x660, 当时钟上升沿到来时, x31 变为 0x660;结束,下一条指令为进入 dummy 循环;

验证外部中断 INV

最后,我们来验证外部中断,即 SW[13] 拉高后,代表外部中断发生

```
RV32I Single Cycle CPU
pc: 00000010
                 inst: 00000013
                                   sp: 00000000
                                                                       tp: 40000000
x0: 00000000
                 ra: 00000065
                                                     gp: 40000000
t0: F8000000
                 t1: C0000000
                                   t2: 80000000
                                                     s0: 00000001
                                                                       s1: 00000001
a0: 00000000
                 a1: C0000000
                                   a2: 00000001
                                                     a3: 00000000
                                                                       a4: 00000001
a5: 00000000
                 a6: 00000000
                                   a7: 00000000
                                                     s2: 00000020
                                                                       s3: 00000000
                                   s6: 00000001
                                                     s7: 00000320
s4: 000002A4
                 s5: 000002A4
                                                                       s8: 00000001
                 s10:00000010
s9: 00000000
                                   s11:000000D0
                                                     t3: 000000D0
                                                                       t4: 00D0CBA0
t5: 000002B0
                 t6: 00000660
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                   reg_wen: 1
is_imm: 1 is_auipc: 0 is_lui: 0
a_val: 000000000 b_val: 00000000 alu_ctrl: 0
                                                     imm: 00000000
                                                     cmp_ctrl: 0
alu_res: 00000000
                         cmp_res: 0
                 is_jal: 0 is_jalr: 0 pc_branch: 00000014
is branch: 0
do_branch: 0
mem_wen: Θ
                 mem_ren: Θ
dmem_o_data: F0000000 dmem_i_data: 00000000
                                                     dmem addr: 00000000
                                                     csr_r_data: 00000000
mepc: 00000000 mtval: 00000000
                 csr_ind: 000
csr_wen: 0
                                   csr_ctrl: 0
mstatus: 00000000
                          mcause: 00000000
                          mie: 00000000 mip: 00000000
         00000320
mtvec:
```

图 14: 外部中断

此时我们所处的指令地址为 0x10;

```
RV32I Single Cycle CPU
pc: 00000320
                 inst: 30003B73
                                   sp: 00000000
                                                     gp: 40000000
                                                                       tp: 40000000
x0: 00000000
                 ra: 00000065
to: F8000000
                 t1: C0000000
                                   t2: 80000000
                                                     s0: 00000001
                                                                      s1: 00000001
a0: 00000000
                 a1: C0000000
                                   a2: 00000001
                                                     a3: 00000000
                                                                      a4: 00000001
a5: 00000000
                 a6: 00000000
                                   a7: 00000000
                                                     s2: 00000020
                                                                      s3: 00000000
s4: 000002A4
                 s5: 000002A4
                                   s6: 00000001
                                                     s7: 00000320
                                                                       s8: 00000003
s9: 000080FF
                 s10:000002D0
                                   s11:000000D0
                                                     t3: 000000D0
                                                                       t4: 00D0CBA0
t5: 000002B0
                 t6: 00000660
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 16 reg_i_data: 00000001
                                   reg wen: 1
                                                     imm: 00000300
is_imm: 0
                 is_auipc: 0
                                   is_lui: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
                                                     cmp_ctrl: 0
alu res: 00000000
                         cmp_res: 0
                 is_jal: 0 is_
pc_branch: 00000324
is branch: 0
                                  is_jalr: 0
do_branch: 0
mem_wen: 1
                 mem_ren: 0
dmem_o_data: F0000000 dmem_i_data: 00000000
                                                     dmem addr: 00000000
                                                     csr_r_data: 00000000
mepc: 00000010 mtval: 00000000
csr_wen: 0
                 csr_ind: 000
                                   csr_ctrl: 0
                          mcause: 00000001
mstatus: 00000001
mtvec: 00000320
                          mie: 00000000 mip: 00000000
```

图 15: 外部中断

时钟上升沿到来时,进入 trap 处理程序, mcause 为 1, 代表外部中断; mepc 为

0x10,代表外部中断发生的地址; mtval 为 0,代表没有附加信息; mtvec 为 0x320,代表异常处理程序的入口地址; mstatus 为 0x00000001,代表此时正在处理异常,不再接受新的异常程序;

```
RV32I Single Cycle CPU
pc: 00000344
                 inst: 30200073
                                   sp: 00000000
                                                     gp: 40000000
                                                                       tp: 40000000
x0: 00000000
                 ra: 00000065
to: F8000000
                 t1: C0000000
                                   t2: 80000000
                                                     s0: 00000001
                                                                       s1: 00000001
                                                     a3: 00000000
                                                                       a4: 00000001
a0: 00000000
                 a1: C0000000
                                   a2: 00000001
a5: 00000000
                 a6: 00000000
                                   a7: 00000000
                                                     s2: 00000020
                                                                       s3: 00000000
                 s5: 000002A4
                                   s6: 00000001
                                                     s7: 00000320
                                                                       s8: 00000001
s4: 000002A4
s9: 00000000
                 s10:00000010
                                   s11:000000D0
                                                     t3: 000000D0
                                                                       t4: 00D0CBA0
t5: 000002B0
                  t6: 00000660
rs1: 00 rs1_val: 00000000
rs2: 02 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                   reg_wen: 0
is_imm: 0 is_auipc: 0 is_lui: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
                                                     imm: 00000302
                                                     cmp_ctrl: 0
alu_res: 00000000
                         cmp_res: 0
                 is_jal: 0 is_
pc_branch: 00000348
is_branch: 0
                                   is_jalr: 0
do branch: 0
mem_wen: 1
                 mem_ren: Θ
dmem_o_data: F0000000
                         dmem_i_data: 00000000
                                                     dmem addr: 00000000
                                                     csr_r_data: 000000000
mepc: 00000010 mtval: 00000000
csr_wen: 0
                          000 csr_ctrl: 0
mcause: 00000001
                 csr_ind: 000
mstatus: 00000001
                          mie: 00000000 mip: 00000000
mtvec:
         00000320
RV32I Single Cycle CPU
pc: 00000010
                  inst: 00000013
                                    sp: 00000000
                  ra: 00000065
                                                      gp: 40000000
                                                                       tp: 40000000
x0: 00000000
                                    t2: 80000000
                                                      s0: 00000001
                                                                       s1: 00000001
to: F8000000
                  t1: C0000000
a0: 00000000
                  a1: C0000000
                                    a2: 00000001
                                                     a3: 00000000
                                                                       a4: 00000001
a5: 00000000
                  a6: 00000000
                                    a7: 00000000
                                                     s2: 00000020
                                                                       s3: 00000000
s4: 000002A4
                  s5: 000002A4
                                    s6: 00000001
                                                     s7: 00000320
                                                                       s8: 00000001
s9: 00000000
                  s10:00000010
                                                      t3: 000000D0
                                    s11:000000D0
                                                                       t4: 00D0CBA0
t5: 000002B0
                  t6: 00000660
rs1: 00 rs1_val: 00000000 rs2: 00 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                    reg_wen: 1
is imm: 1
                                    is_lui: 0
                                                      imm: 00000000
                  is_auipc: 0
a_val: 00000000 b_val: 00000000 alu_ctrl: 0
                                                     cmp_ctrl: 0
alu res: 00000000
                          cmp_res: 0
                  is_jal: 0 is_
pc_branch: 00000014
is_branch: 0
do_branch: 0
                                   is_jalr: 0
mem_wen: 0
                  mem_ren: 0
dmem_o_data: F0000000 dmem_i_data: 00000000
                                                      dmem addr: 00000000
                                                      csr_r_data: 00000000
mepc: 00000000 mtval: 00000000
                  csr_ind: 000
                                    csr_ctrl: 0
mstatus: 00000000
                          mcause: 00000000
          00000320
                           mie: 00000000 mip: 00000000
mtvec:
```

图 16: 外部中断

接下来,将 x22-x26 的值写入相应的 CSR 寄存器中,进行是否为外部中断的判

断之后发现为真,直接跳转到 mret(mepc=mepc); 最后返回到外部中断发生的地址 (0x10);



图 17: 外部中断

需要注意的是,在这一过程中我始终保持了 SW[13] 为高电平,这里也是为了验证我们在 mstatus 为 1 时不再接受新的异常,可以看到,此时执行的指令为中断处理程序内部的程序(34303CF3,csrrc x25 0x343 x0),而不是跳到新的 trap 程序开头(30003B73,csrrc x22 0x300 x0)。

当返回到 0x10 时,msatus 为 0, 才能继续接受新的异常。

最后,我还测试了当 ecall 和外部中断同时发生时,会优先处理外部中断,然后 mret 到 ecall 的地址,此时如果外部中断还在发生,会再次处理外部中断,直到外部中断结束,才会继续处理 ecall。

三、讨论与实验心得

我原本的计划是在期中考试之前把 lab4 写完,但是很显然并没有做到,这导致 我 lab4-3 和 lab4-4 之间隔了两周,在期中周正式结束之后,我回到寝室一鼓作气连 续写了 8 个小时,把中断基本写完了(多么吉列的豆蒸)

过程中我遇到的一个主要的问题是,在设计 RV_int 模块时,对于旁路输入的赋值,我也使用了时钟上升沿的触发,但是这样会有一个问题,因为我的 CSR 寄存器 堆是在 RV_int 的外部初始化的;也是时钟上升沿写,但是写之前其信号并没有准备好;

所以最后我取消了 RV_int 模块的时许,改为了 always@(*) 的赋值,这样就解决了这个问题,以及一开始我没有完全考虑到各种旁路输入在不同情况下的值,导致除了需要改变的 CSR 寄存器之外,其它寄存器的值很随机,后面我重新审视了一下代码,发现了这个问题,对与每一种情况下的旁路输入都进行了赋值,这样就解决了这个问题。

以及验收的时候,对于旁路输入的写使能,我没有考虑到 mstatus,所以在 trap程序中处理的时候,如果外部中断打开,mepc 的更新值会使用旁路输入的值而不是我 CSR 指令的值,这会导致我返回不到 mepc+4 的值,最后才改掉了;

总的来说,有了 lab4-3 的基础, lab4-4 的过程就没这么痛苦了,是一个不错的体验。

思考题

为了将 0xDEADBEEF, 存入寄存器 t1 中, 我们首先看

```
lui t1, 0xDEADB
addi t1, t1, -273 // 0xEEF
```

由于 addi 指令的立即数范围为-2048 到 2047, 直接使用加上-273 实际上不会把后面的 0xEEF 加上去, 而是将其减去 273, 得到的结果是 0xDEADAEEF, 可以看到, 向 B 借位减了 1, 变成 A; 所以只需要修改第一条指令即可:

```
lui t1, 0xDEADC
addi t1, t1, -273 // 0xEEF
```

这样我们就会得到正确的结果



图 18: 正确结果