

本科实验报告

课程名称:		计算机组成与设计	
姓	名:	张晋恺	
学	院:	竺可桢学院	
	系:	所在系	
专	业:	计算机科学与技术	
学	号:	3230102400	
指导教师:		刘海风	

2024年12月20日

浙江大学实验报告

课程名称:	计算机组成与设计	实验类型:	综合		
实验项目名称:	流水华	CDII 投升			
关视频日石柳.					
学生姓名:	张晋恺 专业: 计算机科	学与技术 学号:3230	0102400		
同组学生姓名:	指导老师:	刘海风			
实验地占. 东	· 4-512	年 12 月 19 日			

一、操作方法与实验步骤

5-1 不解决冲突的 CPU 设计

在实验开始之前,我首先进行了 Datapath 的绘制,实现了不解决冲突的 CPU 设计。Datapath 如下:




图 1: Datapath

对于不实现 hazard 的 CPU,实际上就是把单周期 CPU 的每个阶段分开,分为以下五个阶段

- 1. IF: 取指令阶段
- 2. ID: 指令译码阶段,对指令进行译码,得到指令对应的控制信号,立即数等
- 3. EX: 执行阶段, 根据控制信号和立即数等, 进行 ALU 运算
- 4. MEM: 内存访问阶段,根据控制信号, 进行内存访问,同时进行 Branch 和 Jump 指令的判断
- 5. WB: 写回阶段,将结果写回寄存器

加上阶段寄存器,然后进行流水线操作,这一部分比较简单,我直接在单周期 CPU 的基础上进行修改,得到了不实现 hazard 的 CPU;

5-2 解决数据冲突

在流水线中,主要存在以下三种冲突:

1. 结构冲突: 当内存访问与 IF 阶段同时进行,会发生冲突;这一部分我们已经通过使用不存的内存来存储指令和数据解决掉了;

- 2. 数据冲突: 当指令需要使用前一条指令的执行结果时,会发生数据冲突,这一部分我通过 forwarding 来解决
- 3. 控制冲突: 当 Branch 和 Jump 指令发生时,会发生控制冲突;这一部分我通过 将 Branch 和 Jump 指令的执行提前到 ID 阶段来解决

接下来, 我逐步分析解决数据冲突和控制冲突的方法;

Forwarding 解决数据冲突

可能发生数据冲突的代码只有两种可能

- 1. ID 阶段指令 a 需要使用 EX 阶段指令 b 的执行结果;a 在 EX 阶段时需要 b 从 MEM 阶段前递, 称为 EX-MEM forwarding;
- 2. ID 阶段指令 a 需要使用 MEM 阶段指令 b 的执行结果;a 在 EX 阶段时需要 b 从 WB 阶段前递, 称为 EX-WB forwarding;

对于 EX-MEM forwarding, 当指令 b 为 load 指令时, 还需要额外插入一个 bubble, 等待 MEM 阶段执行完进入 WB 阶段;

对于 EX-WB forwarding, 则不需要额外插入 bubble; 其对应的图为




图 2: Forwarding

相关的代码为

```
1
     timescale 1ns / 1ps
2
3
4
5
     module Forwarding(
6
         input [4:0] EX_MEM_rd,
         input [4:0] MEM_WB_rd,
8
         input [4:0] ID_EX_rs1,
9
         input [4:0] ID_EX_rs2
         input
                     EX_MEM_RegWrite
10
         input
                     MEM_WB_RegWrite
11
         output reg [1:0] forward_rs1, // 00 for Regs, 01 for EX_MEM, 10 for MEM_WB
12
         output reg [1:0] forward_rs2 // 00 for Regs, 01 for EX_MEM, 10 for MEM_WB
13
14
15
16
     always @(*) begin
17
         //forwarding for rs1
18
         if (EX_MEM_RegWrite = 1 && EX_MEM_rd \neq 0 && EX_MEM_rd = ID_EX_rs1) begin
19
             forward_rs1 = 2'b01;//forward from EX_MEM
20
21
         end
         else if (MEM_WB_RegWrite = 1 && MEM_WB_rd \neq 0 && MEM_WB_rd = ID_EX_rs1) begin
22
             forward_rs1 = 2'b10;//forward from MEM_WB
23
         end
24
         else begin
25
             forward_rs1 = 2'b00;//there is no forwarding
26
27
         //forwarding for rs2
28
29
         if (EX_MEM_RegWrite = 1 && EX_MEM_rd = 0 && EX_MEM_rd = ID_EX_rs2) begin
30
             forward_rs2 = 2'b01;//forward from EX_MEM
31
32
         else if (MEM_WB_RegWrite = 1 && MEM_WB_rd \neq 0 && MEM_WB_rd = ID_EX_rs2) begin
33
             forward_rs2 = 2'b10;//forward from MEM_WB
34
35
         else begin
36
             forward_rs2 = 2'b00;//there is no forwarding
37
         end
38
     end
39
40
41
     endmodule
42
```

可以看到,在这段代码中,对 rs1 寄存器的 Forwarding 的条件为 (假设前面的指令为 a,后面的指令为 b)

```
b.RegWrite == 1 && b.rd != 0 && b.rd == a.rs1
```

对 rs2 寄存器的 Forwarding 的条件也是类似的

```
b.RegWrite == 1 && b.rd != 0 && b.rd == a.rs2
```

并且我首先先判断 EX-MEM forwarding, 再判断 EX-WB forwarding; 这样做的好处是对于如下的例子

```
add x1 x1 x1
add x1 x1 x1
add x1 x1 x1
add x1 x1 x1
```

看似两种 Hazard 都发生了, 但实际上我们需要的是 EX-MEM forwarding, 因为这是最新的数据, 所以先进行 EX-MEM forwarding 能保证满足 else if 的判断不会发生;

对于上面提到的 EX-MEM forwarding, 需要插入 bubble 的代码判断如下

```
assign bubble2 = ID_EX_MemRead && (ID_EX_Wt_addr!=0) &&

→ ((ID_EX_Wt_addr==IF_ID_inst_field[19:15])||(ID_EX_Wt_addr==IF_ID_inst_field[24:20]));
```

bubble 在 b 在 EX,a 在 ID 阶段被检测到,所谓插入 bubble, 就是下一个时钟周期到来时,指令 a 停留在 ID 阶段,指令 b 前进,将 ID_EX 阶段寄存器控制信号设置为 0;具体来说是以下部分代码

```
always @(posedge clk or posedge rst) begin
1
          if(rst) begin
2
3
          end
4
          else begin
5
              if(bubble) begin//if bubble, do not update PC
6
                  PC <= PC;
                   IF_ID_PC <= IF_ID_PC;</pre>
8
                   IF_ID_inst_field <= IF_ID_inst_field;</pre>
9
10
              end
              else if ...
11
12
          end
     end
13
14
15
16
17
     always @(posedge clk or posedge rst) begin
18
         if(rst) begin
19
20
         end
21
          else begin
22
              if(bubble) begin//set all control signal to 0
23
                  ID_EX_ALU_Control <= 4'b0;</pre>
24
                  ID_EX_Branch <= 4'b0;</pre>
25
                  ID_EX_MemtoReg <= 3'b0;</pre>
26
                  ID_EX_Jump <= 2'b0;</pre>
27
                  ID_EX_ALUSrc_B <= 1'b0;</pre>
28
                  ID_EX_RegWrite <= 1'b0;</pre>
^{29}
                  ID_EX_MemRW <= 1'b0;</pre>
30
                  ID_EX_sign <= 1'b0;</pre>
31
                  ID_EX_MemRead <= 1'b0;</pre>
32
                  ID_EX_width <= 2'b0;</pre>
33
              end
```

注: 上述代码只保留了关键部分

有了 Forwarding,接下来只需要在 EX 阶段将译码出来的 rs1 数据和 rs2 数据设置为经过 forwarding 的数据,再进行 ALU 运算即可;同时将 Forwarding 过的 rs2 数据传递到 MEM 阶段;

具体代码如下

```
always @(*) begin
1
         case(forward_rs1)
2
             2'b01: rs1_temp = Wt_data_temp; // EX/MEM
3
             2'b10: rs1_temp = Wt_data;//MEM/WB
4
             default: rs1_temp = ID_EX_rs1_data;//No forwarding
5
6
         endcase
7
         case(forward_rs2)
             2'b01: rs2_temp = Wt_data_temp;
9
             2'b10: rs2_temp = Wt_data;
10
             default: rs2_temp = ID_EX_rs2_data;
11
         endcase
12
     end
     wire [31:0] A,B,ALU_out;
14
     wire zero;
15
     assign A = rs1_temp;
16
     assign B = ID_EX_ALUSrc_B ? ID_EX_imm_data : rs2_temp;
17
18
         .A(A),
19
         .B(B),
20
         .ALU_operation(ID_EX_ALU_Control),
21
         .res(ALU_out),
22
         .zero(zero)
23
24
25
26
     always @(posedge clk or posedge rst) begin
27
28
         EX_MEM_rs2_data <= rs2_temp;</pre>
29
30
31
32
     end
```

这样,我们的数据冲突就解决了;

解决控制冲突

对于控制冲突, 我的解决方案是这样的:

将 Branch 和 Jump 指令的执行提前到 ID 阶段,在这一阶段,我设置了一个判断当前指令是否为 BJ-type 的的信号;如果该信号为 1 说明是跳转指令,那么下一个时钟上升沿到达时,紧跟该 BJ-type 的下一条指令将会被 FLush 掉 (变为 nop) 指令,PC 变为 BJ 指令的指示的下一个 PC(如果做,那么需要变为 BJ 指令的跳转地址,如果不做,则变为被 FLush 掉的指令的地址)

即我总是认为 BJ-type 指令是执行的;

由于提前了,仍然需要做 forwarding, 但是与数据冲突略有不同, 因为这里只需要对 MEM 阶段进行前递, 如果是 WB 阶段, 利用 RegFile 下降沿写的 double pump 可以保证译码结果正确, 如果是 EX 阶段, 则插入 bubble 使其进入 MEM 阶段;

具体代码如下

```
//ID stage do BJ detection
    assign is_Branch = (Branch[0] | Branch[1] | Branch[2] | Branch[3]);
2
    assign is_BJ = (Jump[1] | is_Branch);
3
    assign is_fw1 = is_BJ && EX_MEM_RegWrite && (EX_MEM_Wt_addr != 0) && (EX_MEM_Wt_addr ==
     assign is_fw2 = is_BJ && EX_MEM_RegWrite && (EX_MEM_Wt_addr != 0) && (EX_MEM_Wt_addr ==
6
     → IF_ID_inst_field[24:20]);
7
    assign fw_rs1_data = is_fw1 ? Wt_data_temp : rs1_data;//forwarding from MEM stage
    assign fw_rs2_data = is_fw2 ? Wt_data_temp : rs2_data;//forwarding from MEM stage
9
10
    wire do_branch;
11
    wire [31:0] ID_ALU_res;
12
     wire ID_zero;
13
    wire [31:0] PC_remain;
14
15
    ALU alu_branch(
16
         .A(fw_rs1_data),
17
         .B(fw_rs2_data),
18
         .ALU_operation(ALU_Control),
19
         .res(ID_ALU_res),
20
         .zero(ID_zero)
21
22
23
     assign do_branch= (Branch[0] & ID_zero) | (Branch[1] & ~ID_zero) | (Branch[2] &
24
     → ID_ALU_res[0]) | (Branch[3] & ~ID_ALU_res[0]);
    assign PC_remain = is_BJ? PC : PC + 4;
25
26
    wire [31:0] jalr_addr;
27
     assign jalr_addr = fw_rs1_data + imm_data;
28
     wire [31:0] jump_addr;
29
    assign jump_addr = IF_ID_PC + imm_data;
30
31
    assign next_PC = Jump[1]?
32
               (Jump[0]? jalr_addr : jump_addr) :
33
               (do_branch ? (IF_ID_PC + imm_data) : PC_remain);
34
35
    // prepare next pc
36
37
```

```
assign bubble1 = is_BJ && ID_EX_RegWrite && (ID_EX_Wt_addr!=0) &&

→ ((ID_EX_Wt_addr==IF_ID_inst_field[19:15])||(ID_EX_Wt_addr==IF_ID_inst_field[24:20]));

40
41 assign bubble = bubble1|bubble2;
```

值得一提的是,在这里我引入了一个额外的 ALU, 用于判断 Branch 指令是否需要跳转:

然后,在选择 nextPC 的阶段,最后不做 BJ-type 指令的情况有两种,一种是这条指令是 BJ-type 指令,但是没有跳转,另一种是这条指令不是 BJ-type 指令;

所以 PCremain 就是判断当前指令是否为 BJ-type 指令,如果为 1,则 PCremain 为不满足跳转的条件,下一个 PC 为被 flush 掉的指令的地址 (即当前 PC),否则,这条指令不是 BJ-type 指令,那么 PCremain 为当前 PC+4;

最后,在这里引入的 bubble 与前面 forwarding 引入的 bubble 进行或运算,得到最后总体的 bubble 信号;

对指令 flush 的代码如下

```
1
2
     always @(posedge clk or posedge rst) begin
3
         if(rst) begin
4
         end
5
         else begin
6
             if(bubble) begin//if bubble, do not update PC
8
             end
9
              else if (is_BJ) begin
10
                 PC <= next_PC;
11
                  IF_ID_PC <= PC;</pre>
12
                  IF_ID_inst_field <= 32'h00000013;//nop</pre>
13
14
             end
             else begin
15
                  ...//normal process
16
             end
17
         end
     end
```

即 PC 赋值为 BJ-type 选出来的 nextPC,IF_ID_inst_field 赋值为 nop,IF_ID_-PC 赋值为 PC;

仿真测试

除了利用验收代码的仿真之外, 我还使用了以下代码进行了仿真测试

```
auipc x1, 0
2 j
        pass_0
3 dummy:
4 nop
5 nop
6 nop
7 nop
8 nop
9 nop
10 nop
11 j
        dummy
12
13 pass_0:
14 li x31, 1
        x1, -1
15 li
16 xori
        x3, x1, 1
17 # U
18 add
        x3, x3, x3
19 add x3, x3, x3
      x3, x3, x3
20 add
21 # M
22 xori x4, x1, 1
23 add
        x5, x4, x3
24 addi x5, x5, 2
25 beq
        x5, x3, pass_1
26 auipc x30, 0
27 j
        dummy
28
29 pass_1:
30 li
       x31, 2
31 # 108
32 li x20, 0x20
_{33} sw x5, 0(x20)
^{34} lh x6, 0(x20)
35 add x6, x6, x6
36 addi x6, x6, 0x10
37 beq x6, x5, pass_2
```

```
38 auipc x30, 0
39 j
       dummy
40
41 pass_2:
42 li x31, 3
43 #
add x6, x6, x6
_{45} SW x6, 0(x20)
_{46} Lw x7, 0(x20)
bne x7, x5, pass_3
48 auipc x30, 0
49 j
       dummy
50
51 pass_3:
<sub>52</sub> li x31, 4
<sub>53</sub> li x1, 4
54 loop:
55 addi x1, x1, -1
bne x1, x0, loop
57 beq x1, x0, pass_4
s8 auipc x30, 0
59 j dummy
60
61 pass_4:
62 lui x3, 0x80000 # x3=80000000
add x3, x1, x1
64 beq x3, x0, pass_5
65 auipc x30, 0
66 j
       dummy
67
68 pass_5:
69 li x31, 5
70 addi x6, x6, 0x20
_{71} sw x6, 0(x20)
_{72} lb x7, 0(x20)
73 beq x7, x0, pass_6
74 auipc x30, 0
75 j dummy
```

```
76
pass_6:
78 li x31, 0x666
79 j dummy
```

具体的仿真结果在下一章节分析;

最后是项目的源代码 (除去已经展示过的 Forwarding 模块,ALU 和 Regfile,CPUctrl 模块)

```
`timescale 1ns / 1ps
1
2
3
     `include "SCPU_header.vh"
4
5
     module MyScpu(
6
         input clk,
8
         input rst,
9
         // input MIO_ready,
10
         input [31:0] inst_in,
         input [31:0] Data_in,
11
          `RegFile_Regs_Outputs
12
         `Pip_Regs_Outputs
13
         output reg [3:0] RAM_wt_bits,
14
         output reg [31:0] Data_out,
15
         output reg [31:0] PC_out,
16
         output reg [31:0] Addr_out,
17
         output reg [31:0] Wt_data,
18
         output reg MemRW
19
         // output reg CPU_MIO
20
21
22
     //Instruction Fetch
23
     // IF/ID (PC,inst)
24
     reg [31:0] PC;
25
     wire [31:0] next_PC;
26
27
     always @(*) begin
28
         PC_out = PC;
29
30
31
     always @(posedge clk or posedge rst) begin
32
         if(rst) begin
33
             PC <= 32'h0;
34
             IF_ID_PC <= 32'h0;</pre>
35
             IF_ID_inst_field <= 32'h0;</pre>
36
         end
37
         else begin
38
             if(bubble) begin//if bubble, do not update PC
39
                  PC <= PC:
40
                  IF_ID_PC <= IF_ID_PC;</pre>
41
                  IF_ID_inst_field <= IF_ID_inst_field;</pre>
42
43
             else if (is_BJ) begin
44
```

```
PC <= next_PC;
45
                  IF_ID_PC <= PC;</pre>
46
                  IF_ID_inst_field <= 32'h00000013;//nop</pre>
47
              end
48
              else begin
49
                  PC <= next_PC;
50
                  IF_ID_PC <= PC;</pre>
51
                  IF_ID_inst_field <= inst_in;</pre>
52
53
              end
54
         end
     end
55
56
     //end of Instruction Fetch
57
58
59
60
     // Instruction Decode
61
62
     wire [31:0] rs1_data, rs2_data, imm_data;
63
     wire [31:0] rs1_index, rs2_index;
64
     wire [3:0] ALU_Control;
65
     wire [3:0] Branch;
66
     wire [2:0] MemtoReg, ImmSel;
67
     wire [1:0] Jump;
68
     wire [1:0] width;
69
                  ALUSrc_B, RegWrite, MemRW_temp,sign;
70
                  Memread_temp;
71
                  is_BJ;
72
                  is_Branch;
73
     wire [31:0] fw_rs1_data, fw_rs2_data;//forwarding for ID stage
74
                  is_fw1, is_fw2;//forwarding for ID stage
75
76
78
     assign rs1_index = IF_ID_inst_field[19:15];
79
     assign rs2_index = IF_ID_inst_field[24:20];
80
     Regs regfile(
81
         .clk(clk),
82
          .rst(rst),
83
          .RegWrite(MEM_WB_RegWrite),
84
          .Rs1_addr(rs1_index),
85
          .Rs2_addr(rs2_index),
86
          .Wt_addr(MEM_WB_Wt_addr),
87
          .Wt_data(Wt_data),
88
          RegFile_Regs_Arguments
89
          .Rs1_data(rs1_data),
90
          .Rs2_data(rs2_data)
91
92
93
     ScpuCtrl ctrl(
94
          .OPcode(IF_ID_inst_field[6:2]),
95
96
          .Fun3(IF_ID_inst_field[14:12]),
97
          .Fun7(IF_ID_inst_field[30]),
          // .MIO_ready(MIO_ready),
98
          .ImmSel(ImmSel),
99
          .ALUSrc_B(ALUSrc_B),
100
          .MemtoReg(MemtoReg),
101
```

```
.Jump(Jump),
102
                       .Branch(Branch),
103
                      .RegWrite(RegWrite),
104
                      .MemRW(MemRW_temp),
105
                      .ALU_Control(ALU_Control),
106
                      // .CPU_MIO(CPU_MIO),
107
                      .signal(sign),
108
109
                      .width(width),
                      .Memread(Memread_temp)//for stall
110
111
112
             // ID stage do BJ detection
113
             assign is_Branch = (Branch[0] | Branch[1] | Branch[2] | Branch[3]);
114
115
            assign is_BJ = (Jump[1] | is_Branch);
116
117
            assign is_fw1 = is_BJ && EX_MEM_RegWrite && (EX_MEM_Wt_addr != 0) && (EX_MEM_Wt_addr ==
             assign is_fw2 = is_BJ \&\& EX_MEM_RegWrite \&\& (EX_MEM_Wt_addr != 0) \&\& (EX_MEM_Wt_addr == 0) \&\& 
118
             → IF_ID_inst_field[24:20]);
119
            assign fw_rs1_data = is_fw1 ? Wt_data_temp : rs1_data;//forwarding from MEM stage
120
            assign fw_rs2_data = is_fw2 ? Wt_data_temp : rs2_data;//forwarding from MEM stage
121
122
            wire do_branch;
123
            wire [31:0] ID_ALU_res;
124
            wire ID_zero;
125
            wire [31:0] PC_remain;
126
127
            ALU alu_branch(
128
                      .A(fw_rs1_data),
129
                      .B(fw_rs2_data),
                      .ALU_operation(ALU_Control),
                      .res(ID_ALU_res),
133
                      .zero(ID_zero)
134
            assign do_branch= (Branch[0] & ID_zero) | (Branch[1] & ~ID_zero) | (Branch[2] &
136
             → ID_ALU_res[0]) | (Branch[3] & ~ID_ALU_res[0]);
             // assign do_branch = (EX_MEM_Branch[0] & EX_MEM_ALU_zero) | (EX_MEM_Branch[1] &
137
             → ~EX_MEM_ALU_zero) | (EX_MEM_Branch[2] & EX_MEM_ALU_out[0]) | (EX_MEM_Branch[3] &
             → ~EX_MEM_ALU_out[0]);
             assign PC_remain = is_BJ? PC : PC + 4;
138
139
            wire [31:0] jalr_addr;
140
            assign jalr_addr = fw_rs1_data + imm_data;
141
             wire [31:0] jump_addr;
142
            assign jump_addr = IF_ID_PC + imm_data;
143
144
             assign next_PC = Jump[1]?
145
                                     (Jump[0]? jalr_addr : jump_addr) :
146
147
                                     (do_branch ? (IF_ID_PC + imm_data) : PC_remain);
148
             // prepare next pc
149
150
             Immgen imm(
151
                     .inst_field(IF_ID_inst_field),
                      .ImmSel(ImmSel),
153
```

```
.Imm_out(imm_data)
154
155
156
       wire bubble;
157
158
       wire bubble1;
159
       wire bubble2;
160
161
       assign bubble1 = is_BJ && ID_EX_RegWrite && (ID_EX_Wt_addr!=0) &&
162
       \leftrightarrow \quad ((ID_EX_Wt_addr=IF_ID_inst_field[19:15]) | | (ID_EX_Wt_addr=IF_ID_inst_field[24:20]));
163
164
165
166
       //ID/EX (PC,rs1_data,rs2_data,imm_data,ALU_Control,Wt_addr
167
       //, Branch, MemtoReg, Jump, ALUSrc_B, RegWrite, MemRW, sign)
168
      always @(posedge clk or posedge rst) begin
           if(rst) begin
169
                ID_EX_PC <= 32'h0;</pre>
170
                ID_EX_rs1 <= 5'b0;</pre>
171
                ID_EX_rs2 <= 5'b0;</pre>
172
                ID_EX_rs1_data <= 32'h0;</pre>
173
                ID_EX_rs2_data <= 32'h0;</pre>
174
                ID_EX_imm_data <= 32'h0;</pre>
175
                ID_EX_ALU_Control <= 4'b0;</pre>
176
                ID_EX_Wt_addr <= 5'b0;</pre>
177
                ID_EX_Branch <= 4'b0;</pre>
178
                ID_EX_MemtoReg <= 3'b0;</pre>
179
                ID_EX_Jump <= 2'b0;</pre>
180
                ID_EX_ALUSrc_B <= 1'b0;</pre>
181
                ID_EX_RegWrite <= 1'b0;</pre>
182
                ID_EX_MemRW <= 1'b0;</pre>
                ID_EX_sign <= 1'b0;</pre>
                ID_EX_MemRead <= 1'b0;</pre>
                ID_EX_width <= 2'b0;</pre>
186
           end
187
           else begin
188
                if(bubble) begin//set all control signal to 0
189
                    ID_EX_ALU_Control <= 4'b0;</pre>
190
                    ID_EX_Branch <= 4'b0;</pre>
191
                    ID_EX_MemtoReg <= 3'b0;</pre>
192
                    ID_EX_Jump <= 2'b0;</pre>
193
                    ID_EX_ALUSrc_B <= 1'b0;</pre>
194
                    ID_EX_RegWrite <= 1'b0;</pre>
195
                    ID_EX_MemRW <= 1'b0;</pre>
196
                    ID_EX_sign <= 1'b0;</pre>
197
                    ID_EX_MemRead <= 1'b0;</pre>
198
                    ID_EX_width <= 2'b0;</pre>
199
                end
200
                else begin
201
                     ID_EX_PC <= IF_ID_PC;</pre>
202
                     ID_EX_rs1 <= IF_ID_inst_field[19:15];</pre>
203
204
                     ID_EX_rs2 <= IF_ID_inst_field[24:20];</pre>
205
                     ID_EX_rs1_data <= rs1_data;</pre>
                     ID_EX_rs2_data <= rs2_data;</pre>
206
                     ID_EX_imm_data <= imm_data;</pre>
207
                     ID_EX_Wt_addr <= IF_ID_inst_field[11:7];</pre>
208
                      ID_EX_ALU_Control <= ALU_Control;</pre>
209
```

```
ID_EX_Branch <= Branch;</pre>
210
                   ID_EX_MemtoReg <= MemtoReg;</pre>
211
                   ID_EX_Jump <= Jump;</pre>
212
                   ID_EX_width <= width;</pre>
213
                   ID_EX_ALUSrc_B <= ALUSrc_B;</pre>
214
                   ID_EX_RegWrite <= RegWrite;</pre>
215
                   ID_EX_MemRW <= MemRW_temp;</pre>
216
                   ID_EX_MemRead <= Memread_temp;</pre>
217
218
                   ID_EX_sign <= sign;</pre>
219
               end
          end
220
      end
221
222
223
      //end of Instruction Decode
224
225
      assign bubble2 = ID_EX_MemRead && (ID_EX_Wt_addr!=0) &&
      \leftrightarrow \quad ((ID_EX_Wt_addr=IF_ID_inst_field[19:15]) | | (ID_EX_Wt_addr=IF_ID_inst_field[24:20]));
226
      assign bubble = bubble1 | bubble2;
227
228
      //Execution
229
230
      wire [1:0] forward_rs1, forward_rs2;
231
232
      Forwarding fw_inst(
233
          .EX_MEM_rd(EX_MEM_Wt_addr),
234
           .MEM_WB_rd(MEM_WB_Wt_addr),
235
           .ID_EX_rs1(ID_EX_rs1),
236
           .ID_EX_rs2(ID_EX_rs2)
237
           .EX_MEM_RegWrite(EX_MEM_RegWrite),
238
           .MEM_WB_RegWrite(MEM_WB_RegWrite),
           .forward_rs1(forward_rs1),
           .forward_rs2(forward_rs2)
242
243
244
      reg [31:0] rs1_temp, rs2_temp;
245
      always @(*) begin
246
          case(forward_rs1)
247
               2'b01: rs1_temp = Wt_data_temp; // EX/MEM
248
               2'b10: rs1_temp = Wt_data; //MEM/WB
249
              default: rs1_temp = ID_EX_rs1_data;//No forwarding
250
          endcase
251
          case(forward_rs2)
252
               2'b01: rs2_temp = Wt_data_temp;
253
               2'b10: rs2_temp = Wt_data;
254
              default: rs2_temp = ID_EX_rs2_data;
255
          endcase
256
257
      end
258
      wire [31:0] A,B,ALU_out;
259
260
      wire zero;
261
      assign A = rs1_temp;
      assign B = ID_EX_ALUSrc_B ? ID_EX_imm_data : rs2_temp;
      ALU alu(
         .A(A),
264
          .B(B),
265
```

```
.ALU_operation(ID_EX_ALU_Control),
266
           .res(ALU_out),
267
           .zero(zero)
268
269
270
271
      //EX/MEM (PC,ALU_out(mem_rw_addr),rs2_data(For s-type),
272
      //imm_data(lui auipc), Wt_addr(wb), Branch, MemtoReg, Jump, RegWrite,
273
      //MemRW,sign,ALU_zero)
274
275
276
      always @(posedge clk or posedge rst) begin
277
           if(rst) begin
278
279
                EX_MEM_PC <= 32'b0;</pre>
280
                EX_MEM_ALU_out <= 32'b0;
281
                EX_MEM_imm_data <= 32'b0;</pre>
                EX_MEM_Wt_addr <= 5'b0;</pre>
282
                EX_MEM_rs2_data <= 4'b0;</pre>
283
                EX_MEM_Branch <= 4'b0;</pre>
284
                EX_MEM_MemtoReg <= 3'b0;</pre>
285
                EX_MEM_Jump <= 2'b0;</pre>
286
                EX_MEM_width <= 2'b0;</pre>
287
                EX_MEM_RegWrite <= 1'b0;</pre>
288
                EX_MEM_MemRW <= 1'b0;</pre>
289
                EX_MEM_sign <= 1'b0;</pre>
290
                EX_MEM_ALU_zero <= 1'b0;</pre>
291
           end
292
           else begin
293
                EX_MEM_PC <= ID_EX_PC;</pre>
294
                EX_MEM_ALU_out <= ALU_out;</pre>
295
                EX_MEM_rs2_data <= rs2_temp;</pre>
                EX_MEM_imm_data <= ID_EX_imm_data;</pre>
                EX_MEM_Wt_addr <= ID_EX_Wt_addr;</pre>
299
                EX_MEM_Branch <= ID_EX_Branch;</pre>
300
                EX_MEM_MemtoReg <= ID_EX_MemtoReg;</pre>
301
                EX_MEM_Jump <= ID_EX_Jump;</pre>
                EX_MEM_width <= ID_EX_width;</pre>
302
                EX_MEM_RegWrite <= ID_EX_RegWrite;</pre>
303
                EX_MEM_MemRW <= ID_EX_MemRW;</pre>
304
                EX_MEM_sign <= ID_EX_sign;</pre>
305
                EX_MEM_ALU_zero <= zero;</pre>
306
           end
307
      end
308
      //end of Execution
309
310
      //Memory Access
311
312
      // wire do_branch;
313
314
315
316
      // sb sh sw choose data
317
318
      always @(*) begin
           Addr_out = EX_MEM_ALU_out;
           MemRW = EX_MEM_MemRW;
           case({EX_MEM_sign, EX_MEM_width, EX_MEM_ALU_out[1:0]})
               {`FUNC_BYTE, `MOD_ZERO}: begin
322
```

```
Data_out = {24'b0, EX_MEM_rs2_data[7:0]};
323
                 RAM_wt_bits = 4'b0001;
324
             end
325
             {`FUNC_BYTE, `MOD_ONE}: begin
326
                 Data_out = {16'b0, EX_MEM_rs2_data[7:0], 8'b0};
327
                 RAM_wt_bits = 4'b0010;
328
             end
329
             {`FUNC_BYTE, `MOD_TWO}: begin
330
                 Data_out = {8'b0, EX_MEM_rs2_data[7:0], 16'b0};
331
                 RAM_wt_bits = 4'b0100;
332
333
             end
             {`FUNC_BYTE, `MOD_THREE}: begin
334
                 Data_out = {EX_MEM_rs2_data[7:0], 24'b0};
335
                 RAM_wt_bits = 4'b1000;
336
337
             {`FUNC_HALF, `MOD_ZERO}: begin
338
                 Data_out = {16'b0, EX_MEM_rs2_data[15:0]};
339
                 RAM_wt_bits = 4'b0011;
340
             end
341
             {`FUNC_HALF, `MOD_ONE}: begin
342
                 Data_out = {8'b0, EX_MEM_rs2_data[15:0], 8'b0};
343
                 RAM_wt_bits = 4'b0110;
344
             end
345
             {`FUNC_HALF, `MOD_TWO}: begin
346
                 Data_out = {EX_MEM_rs2_data[15:0], 16'b0};
347
                 RAM_wt_bits = 4'b1100;
348
349
             end
             {`FUNC_WORD, `MOD_ZERO}: begin
350
                 Data_out = EX_MEM_rs2_data;
351
                 RAM_wt_bits = 4'b1111;
352
             end
             default: begin
                 Data_out = 32'b0;
                 RAM_wt_bits = 4'b0000;
356
357
          endcase
358
359
      //pass data to next stage
360
361
      reg [31:0] Mem_data_in;
362
      always @(*) begin
363
          case({EX_MEM_sign, EX_MEM_width, EX_MEM_ALU_out[1:0]})
364
              {`FUNC_BYTE, `MOD_ZERO}: Mem_data_in = {{24{Data_in[7]}}}, Data_in[7:0]};
365
              {`FUNC_BYTE, `MOD_ONE}: Mem_data_in = {{24{Data_in[15]}}}, Data_in[15:8]};
366
              {`FUNC_BYTE,
                            `MOD_TWO}: Mem_data_in = {{24{Data_in[23]}}, Data_in[23:16]};
367
              {\`FUNC_BYTE, \`MOD_THREE}: Mem_data_in = \{\( 24\) Data_in[31]\}\}, Data_in[31:24]\};
368
              {\`FUNC_HALF, \`MOD_ZERO\}: Mem_data_in = \{\16\Data_in[15]\}\, Data_in[15:0]\};
369
370
              {\`FUNC_HALF, `MOD_ONE}: Mem_data_in = {\{16\{Data_in[23]\}\}, Data_in[23:8]\};
371
              {\`FUNC_HALF, \`MOD_TWO\}: Mem_data_in = \{\16\{Data_in[31]\}\}, Data_in[31:16]\};
372
              {`FUNC_WORD, `MOD_ZERO}: Mem_data_in = Data_in;
                                     `MOD_ZERO}: Mem_data_in = {{24{1'b0}}, Data_in[7:0]};
              {`FUNC_BYTE_UNSIGNED,
373
              {`FUNC_BYTE_UNSIGNED,
                                      MOD_ONE}: Mem_data_in = {{24{1'b0}}, Data_in[15:8]};
374
              {`FUNC_BYTE_UNSIGNED,
                                      MOD_TWO}: Mem_data_in = {{24{1'b0}}, Data_in[23:16]};
375
              {`FUNC_BYTE_UNSIGNED,
                                      MOD_THREE}: Mem_data_in = {{24{1'b0}}, Data_in[31:24]};
376
              {`FUNC_HALF_UNSIGNED,
                                      MOD_ZERO}: Mem_data_in = {{16{1'b0}}, Data_in[15:0]};
377
              {`FUNC_HALF_UNSIGNED,
                                      MOD_ONE}: Mem_data_in = {{16{1'b0}}, Data_in[23:8]};
378
                                      `MOD_TWO}: Mem_data_in = {{16{1'b0}}, Data_in[31:16]};
              {`FUNC_HALF_UNSIGNED,
379
```

```
default: Mem_data_in = 32'b0;
380
          endcase
381
      end
382
383
384
      //prepare for wt_data
385
      reg [31:0] Wt_data_temp;
386
      always @(*) begin
387
          case (EX_MEM_MemtoReg)
388
                MEM2REG_ALU: Wt_data_temp = EX_MEM_ALU_out;
389
                MEM2REG_MEM: Wt_data_temp = Mem_data_in;
390
                MEM2REG_PC_PLUS: Wt_data_temp = EX_MEM_PC + 4;
391
                `MEM2REG_LUI: Wt_data_temp = EX_MEM_imm_data;
392
393
               `MEM2REG_AUIPC: Wt_data_temp = EX_MEM_imm_data + EX_MEM_PC;
394
               default: Wt_data_temp = 32'b0;
395
          endcase
      end
396
397
398
      //MEM/WB (PC,ALU_out,imm_data,Data_in,Wt_addr,MemtoReg,sign,RegWrite)
399
      always @(posedge clk or posedge rst) begin
400
          if(rst) begin
401
               MEM_WB_PC <= 32'b0;//just for debug</pre>
402
               MEM_WB_Wt_addr <= 5'b0;</pre>
403
               MEM_WB_RegWrite <= 1'b0;//</pre>
404
               MEM_WB_Data_in <= 32'b0;</pre>
405
               MEM_WB_MemtoReg <= 3'b0;//debug</pre>
406
          end else begin
407
               Wt_data <= Wt_data_temp;</pre>
408
               MEM_WB_PC <= EX_MEM_PC;//just for debug</pre>
409
               MEM_WB_Wt_addr <= EX_MEM_Wt_addr;</pre>
               MEM_WB_RegWrite <= EX_MEM_RegWrite;</pre>
411
               MEM_WB_Data_in <= Mem_data_in;</pre>
413
               MEM_WB_MemtoReg <= EX_MEM_MemtoReg; // debug</pre>
414
          end
415
      end
416
      // Writeback
417
418
419
      //end of pipeline
420
      endmodule
421
```

二、实验结果与分析

首先,如果代码一切执行正常,最后 x31 的值会变为 0x666,如下



图 3: 通过仿真

接下来重点分析 Forwarding 和分支处理的仿真波形

Forwarding

use-use hazard

以这部分代码为例

```
1 li
        x31, 1
2 li
        x1, -1
3 xori x3, x1, 1
5 add
       x3, x3, x3
       x3, x3, x3
6 add
7 add
      x3, x3, x3
9 xori x4, x1, 1
10 add
       x5, x4, x3
11 addi x5, x5, 2
        x5, x3, pass_1
12 beq
13 auipc x30, 0
14 j
        dummy
```

EX-MEM Forwarding

首先进行 xori 操作, 紧接着 add 操作需要使用 xori 操作的结果, 因此在 add 的 EX 阶段, 同时存在 rs1 和 rs2 的 forwarding, 都来自 MEM 阶段




图 4: EX-MEM Forwarding

在 xori 之后,x3 的值为 FFFFFFE, 可以看到,在这个值被写回寄存器之前,add 操作在 EX 阶段的 forwarding 已经生效,值为 1 代表来自 MEM 阶段,此时 rs1temp 和 rs2temp 的值都为 FFFFFFE,进行了正确的运算,之后的连续两条 add 操作的 forwarding 也是类似的;最后确实按照预期改变了 x3 的值;

MEM-WB Forwarding

在接下来的 add x5 x4 x3 操作中,x3 需要 WB 阶段的前递,所以此时的 rs2 的 forwarding 信号为 2, 代表来自 WB 阶段,此时 rs2temp 的值为 FFFFFFF0, 进行正确的运算,最后确实按照预期改变了 x5 的值;



图 5: MEM-WB Forwarding

load-use hazard

这部分代码测试了 load-use hazard

```
li x31, 2
li x20, 0x20
sw x5, 0(x20)
lh x6, 0(x20) # x6=FFFFFFF
add x6, x6, x6 # x6=FFFFFFF
addi x6, x6, 0x10 # x6=FFFFFFF
beq x6, x5, pass_2
auipc x30, 0
j dummy
```




图 6: load-use hazard

如图,在 add x6 x6 x6 操作的 EX 阶段,由于前面监测到 load-use hazard,因此插入了一个 bubble,所以此时发生的前递是在 lh 指令的 WB 阶段发生,此时 rs1 和 rs2 的 forwarding 信号为 2,代表来自 WB 阶段,此时 rs1temp 和 rs2temp 的值都为 FFFFFFF0,这就是即将要写回寄存器的值;说明我们的 forwarding 是正确的;

use-store hazard

这部分代码测试了 use-store hazard

```
add x6, x6, x6 # x6=FFFFFFE0

sw x6, 0(x20)

lw x7, 0(x20) # x7=FFFFFFE0

bne x7, x5, pass_3
```

在 add 指令未执行完时,sw 指令需要将计算过的 x6 写入内存




图 7: use-store hazard

可以看到,此时 rs1 不存在 forwarding, rs2 的 forwarding 信号为 1,代表来自 MEM 阶段,此时 rs2temp 的值为 FFFFFE0,这正是即将要写入 x6 的值,说明我们的 forwarding 是正确的;最后我们将写入的值 load 回来,可以看到,x7 的值为 FFFFFFE0,与 x6 的值相同,说明我们成功写入;




图 8: use-store hazard

接下来我们分析分支处理的阶段

分支处理

分支正常跳转

```
add x5, x4, x3  # x5=FFFFFFEE

addi x5, x5, 2  # x5=FFFFFFF0

beq x5, x3, pass_1
```

以这部分代码为例,在 beq 指令的 EX 阶段,需要用到 x5 和 x3 的值,但是由于会插入 bubble,因此在 ID 阶段, addi 指令已经处于 MEM 阶段, add 指令已经处于 WB 阶段,通过 double pump 可以得到正确的结果;所以只需要对 MEM 阶段进行 forwarding。




图 9: 分支正常跳转

观察波形图可以看到 is_fw1 的前递信号持续了两个周期,第一个周期是未产生 bubble 时,前递了处于 MEM 阶段的 add 指令的 x5 值,为 FFFFFEE,第二个周期是插入 bubble 后,前递了处于 EX 阶段的 addi 指令的 x5 值,为 FFFFFFF0,也可以看到这一部分的 PC 和 IF_ID_inst_field 都不变,这正是插入 bubble 的体现;此时 (fwdata=FFFFFFF0 的时候), 判断发生了跳转, 所以 nextPC 为跳转地址 0x58,在下一个时钟周期到来时,PC 赋值为 nextPC,即 0x58,同时跟在 beq 指令后面的指令仍然正常进入 ID, 但是指令内容已经变为 nop(00000013)

分支不跳转

```
loop:
addi x1, x1, -1
bne x1, x0, loop
beq x1, x0, pass_4
```

在这个循环的最后一次,发生了分支不跳转




图 10: 分支不跳转

我们从 is_fw1 的信号升高开始看,此时 x1 得到了正确的值为 0,x1 和 x0 的值相等,所以不跳转,判断 nextPC 为 0xa8,即跟在 bne 后面的指令;时钟上升沿到来时,原本的 0xa8 处的指令进入 ID 阶段指令变为 nop(00000013),同时由于分支不执行,PC 变为 0x58 将它再次引进来,再下一个时钟上升沿到来时,它进入 ID 阶段,指令正常传输进来执行;所以会看到这个地址再流水线中出现两次 (不考虑前面由于数据冲突 bubble 的那次),这就是预测失败的代价;

最后我还测试了 branch 指令其它 forwarding 的情况,现象也均符合预期;此处不再赘述;

上板现象

仿真测试通过后,使用 Lab4-3 的代码进行上板测试,成功跑进 dummy 循环,最后 x31 的值为 0x666,符合预期;

```
RV32I Pipelined CPU
pc: 0000000C
                 inst: 00000013
                                        Td ≕
                inst: 00000013
pc: 00000008
                                 valid: 0
    0000000
                                  sp: 00000000
                                                      40000000
                                                                        40000000
    F8000000
                t1: C0000000
                                     80000000
                                                  so: 00000001
                                                                       00000001
   0000000
                a1: C0000000
                                     00000001
                                                      0000000
                                                                    a4:
                                                                       0000000
    0000000
                a6:
                    0000000
                                  a7: 00000000
                                                      00000020
                                                                       0000000
                s5: 000002A4
                                  s6: 00000000
s4: 000002A4
                                                      00000000
                                                                       00000000
    00000000
                 s10:00000000
                                  s11:000000D0
                                                  t3: 000000D0
                                                                    t4: 00D0CBA0
   000002B0
                 t6: 00000666
                                 valid: 0
oc: 00000028
                 inst: 00000000
                                                  rs2_val: 00000000
   00 rs1: 00
                rs2: 00 rs1_val: 00000000
                                                                            reg_wen: 1
is_imm: 0
                 imm: 000000<u>0</u>0
                                                  is_jal: 0
mem wen: 0
                                  is_branch: 0
                 mem ren: 1
                                                                    is_jalr: 0
is_auipc: 0
                 is_Tui: 0
                                 alu_ctrl: 0
                                                  cmp_ctrl: 0
                                       = Ma
                                 valid: 0
pc: 00000024
                 inst: 00000000
                                                  alu_res: F8000666
is_jalr: 0
                        mem_w_
                               data: 00000000
rd: 00 reg_wen:
                                  is_jal: 1
mem wen: 0
                mem ren: 1
                                         Wb
                 inst: 00000000 valid: 0
    00000020
                         reg_w_data: 00000000
    00 reg_wen:
```

图 11: 上板现象

至此,我的流水线 CPU 实验结束。

三、讨论与实验心得

作为除去 Bonus 之外的最后一个实验,流水线的挑战确实很大,完成了 5-1 部分后,我首先去重新看了一遍教材,对冲突的处理了然于胸后再开始修改代码,在这一过程中也由于一开始不够细心,导致前递的逻辑没有写好,bubble 时的操作也出现了问题,用了比较长的时间去 debug;但是磕磕绊绊,还是完成了实验,通过了最后的验收;计组的实验也到来了尾声,通过这一学期与硬件的亲密接触,如今它已经不是上学期那个仿佛黑盒子般神秘的东西,对于硬件的调试也变得不是这么痛苦.

总而言之, 收获颇丰, 希望未来也能在硬件实验中取得更多的进步.

思考题

分析不同指令是否存在数据冲突

第一部分

```
x1, x0, 0
     addi
             x2, x0, -1
     addi
     addi
            x3, x0, 1
            x4, x0, -1
     addi
             x5, x0, 1
     addi
            x6, x0, -1
     addi
            x1, x1, 0
     addi
            x2, x2, 1
     addi
            x3, x3, -1
     addi
     addi
            x4, x4, 1
            x5, x5, -1
     addi
             x6, x6, 1
     addi
12
```

这一部分代码在我的流水线 CPU 中没有出现数据冲突;对这部分代码进行仿真,增加计算时钟周期数的 count;

当 x6 变为 0 时,count 的值为 0xf, 即 16 个时钟周期;



图 12: 第一部分

$$CPI = \frac{16}{12} = 1.33$$

第二部分

```
addi x1, x0, 1 # x1=1

addi x2, x1, 2 # x2=3

addi x3, x1, 3 # x3=4

addi x4, x3, 4 # x4=8
```

在这一部分中存在的冲突有:

- 第二条指令与第一条指令在 x1 上存在数据冲突
- 第三条指令与第一条指令在 x1 上存在数据冲突
- 第四条指令与第三条指令在 x3 上存在数据冲突

当 x4 变为 8 时,count 的值为 0x7, 即 8 个时钟周期;



图 13: 第二部分

$$CPI = \frac{8}{4} = 2$$

对代码进行仿真

```
addi x1, x0, 1 # x1=1

addi x2, x1, 2 # x2=3

addi x3, x2, 3 # x3=6

sw x3, 0(x0) # 0(x0)=6

tw x4, 0(x0) # x4=6

addi x5, x4, 4 # x5=10

addi x6, x4, 5 # x6=11
```




图 14: 第三部分

当 x6 变为 11 时,count 的值为 0xb, 即 12 个时钟周期;

$$CPI = \frac{12}{7} = 1.71$$