

本科实验报告

课程名称:		计算机组成与设计				
姓	名:	张晋恺				
学	院:	竺可桢学院				
	系:	所在系				
专	业:	计算机科学与技术				
学	号:	3230102400				
指导教师:		刘海风				

2024年11月23日

浙江大学实验报告

课程名称:	计算机组	组成与设计		实验类型:	综合				
ᅌᇌᄄᄆᄼᄯ		T							
实验项目名称:		Lab4-3							
学生姓名:	张晋恺	专业: 计算机	科学与技力	长学号:	3230102400				
同组学生姓名:		指导老师:	刘海)	X,					
实验地点: 东	4-512 实验日	期: 2024	年 11	月 7	7 日				

一、操作方法与实验步骤

本次实验需要设计一个支持 RISC-V 指令的单周期 SCPU, 实现的指令集如下:

- R-type:add, sub, and, or, xor, sll, srl, sra, slt, sltu
- I-type: addi, andi, ori, xori, slli, srli, srai, slti, sltiu, lb, lh,lbu,lhu,lw, jalr
- S-Type: sb, sh, sw
- B-Type: beq, bne, blt, bge, bltu, bgeu
- J-Type: jal
- U-Type: lui, auipc

在开始之前,我梳理了一下 SCPU 的基本模块结构,如下图所示:




图 1: SCPU 基本模块结构

其中的 ALU 和 RegFile 模块我们已经在 lab1 中完成, 可以直接使用总的来说。我设计的 SCPU 主要包括:

- 1. ScpuCtrl模块,用于控制信号的生成
 - ALUCtrl生成 ALU 的控制信号
 - MainCtrl生成主控制信号
- 2. Datapath 模块, 用于数据通路的设计
 - ALU模块, 用于执行运算
 - RegFile模块,用于寄存器的读写
 - ImmGen模块, 用于生成立即数
 - PC模块, 用于 PC 的更新
 - 以及其他逻辑组合电路
- 3. SCPU模块, 用于整合所有模块, 构成一个完整的 CPU 接下来我将按顺序介绍各个模块的设计思路和实现方法

各个模块的设计

ScpuCtrl 模块

我首先从最基本的 ALU 指令开始,依次扩展全部指令,在这个过程中依次为每个指令设计控制信号,最终得到了如下的控制信号表:

Selector output	ImmSel	ALUSrc_B	MemtoReg	Jump	Branch	RegWrite	MemRW	ALU_Control	CPU_MIO	signal	width
ALU_op	x	0	ALU	0	0	1	0	*	0	x	X
ALU_imm	I-Type	1	ALU	0	0	1	0	*	0	x	x
Load	I-Type	1	MEM	0	0	1	0	add	1	*	*
JALR	I-Type	1	PC+4	2'b11	0	1	0	add	0	x	x
Store	S-Type	1	x	0	0	0	1	add	1	*	*
Branch	B-Type	x	X	0	*	0	0	*	0	x	x
JAL	J-Type	x	PC+4	2'b10	0	1	0	null	0	x	x
LUI	U-Type	x	LUI	0	0	1	0	null	0	x	X
AUIPC	U-Type	x	AUIPC	0	0	1	0	null	0	X	X

表 1: Control Signals

x 代表不考虑,可以置 0,或其他值;*代表由 fun3 和 fun7 决定; 具体代码如下

MainCtrl.v

```
`timescale 1ns / 1ps
    `include "SCPU_header.vh"
3
4
    module MainCtrl(
5
        input [4:0]
                          OPcode,
       input [2:0]
                          Fun3,
        input
                          Fun7,
        output reg [2:0]
                          ImmSel,
                          ALUSrc_B,
        output reg
        output reg [2:0]
                          MemtoReg,
11
                          Jump,//jal-10 jalr-11
        output reg [1:0]
12
        output reg [4:0]
                          Branch,//beq-0001 bne-0010 blt,bltu-0100
13
        → bge,bgeu-1000
                          signal,//used for load/store instructions, 1 for
        output reg
14

→ unsigned, 0 for signed

        output reg [1:0] width,
```

```
output reg
                            RegWrite,
16
                            MemRW, //0 for read, 1 for write
        output reg
17
        output reg [1:0]
                            ALU_op,
18
        output reg
                            CPU_MIO//1 enable, 0 disable
19
        );
20
21
22
    always @(*) begin
24
        case(OPcode)
25
        `OPCODE_ALU: begin // add, sub, and, or, xor, sll, srl, sra, slt,
26
             ImmSel = 3'b000;
27
             ALUSrc_B = 0;
28
             MemtoReg = `MEM2REG_ALU;
29
             Jump = 2'b00;
             Branch = 4'b0000;
31
             RegWrite = 1;
32
             MemRW = 0;
33
             ALU_{op} = 2'b10;
34
             CPU_MIO = 0;
35
             signal = 0;
36
             width = 2'b00;
37
        end
38
        `OPCODE_ALU_IMM: begin // addi, andi, ori, xori, slti, sltiu, slli,
40

→ srli, srai

             ImmSel = `IMM_SEL_I;
41
             ALUSrc_B = 1;
42
             MemtoReg = 3'b000;
43
             Jump = 2'b00;
44
             Branch = 4'b0000;
45
             RegWrite = 1;
46
             MemRW = 0;
             ALU_op = 2'b11;
48
             CPU_MIO = 0;
49
             signal = 0;
50
             width = 2'b00;
51
        end
52
53
        `OPCODE_LOAD: begin // lb, lh, lw, lbu, lhu
54
             ImmSel = `IMM_SEL_I;
55
             ALUSrc_B = 1;
56
             MemtoReg = `MEM2REG_MEM;
57
             Jump = 2'b00;
58
```

```
Branch = 4'b0000;
59
             RegWrite = 1;
60
             MemRW = 0;
61
             ALU_{op} = 2'b00;
62
             CPU_MIO = 1;
63
             signal = Fun3[2];
64
             width = Fun3[1:0];
         end
66
67
         `OPCODE_JALR: begin // jalr
68
             ImmSel = `IMM_SEL_I;
69
             ALUSrc_B = 1;
70
             MemtoReg = `MEM2REG_PC_PLUS;
71
             Jump = 2'b11;
72
             Branch = 4'b0000;
73
             RegWrite = 1;
             MemRW = 0;
75
             ALU_{op} = 2'b00;
76
             signal = 0;
77
             width = 2'b00;
78
             CPU_MIO = 0;
79
         end
80
81
         `OPCODE_STORE: begin // sb, sh, sw imm(rs1) <- rs2
82
             ImmSel = `IMM_SEL_S;
             ALUSrc_B = 1;
84
             MemtoReg = 3'b000;
85
             Jump = 2'b00;
86
             Branch = 4'b0000;
87
             RegWrite = 0;
88
             MemRW = 1;
89
             ALU_op = 2'b00;
90
             CPU_MIO = 1;
91
             signal = 0;
             width = Fun3[1:0];
93
         end
94
95
         `OPCODE_BRANCH: begin // beq, bne, blt, bge, bltu, bgeu
96
             ImmSel = `IMM_SEL_B;
97
             ALUSrc_B = 0;
98
             MemtoReg = 3'b000;
99
             Jump = 2'b00;
100
             case(Fun3)
101
             `FUNC_EQ: Branch = 4'b0001; // beq
102
             `FUNC_NE: Branch = 4'b0010; // bne
103
```

```
`FUNC_LT: Branch = 4'b0100; // blt
104
              `FUNC_GE: Branch = 4'b1000; // bge
105
              `FUNC_LTU: Branch = 4'b0100; // bltu
106
              `FUNC_GEU: Branch = 4'b1000; // bgeu
107
              default: Branch = 4'b0000;
108
              endcase
109
              RegWrite = 0;
110
              MemRW = 0;
111
              ALU_{op} = 2'b01;
112
              CPU_MIO = 0;
113
              signal = 0;
114
              width = 2'b00;
115
         end
116
117
         `OPCODE_JAL : begin // jal
118
              ImmSel = `IMM_SEL_J;
119
              ALUSrc_B = 0;
120
              MemtoReg = `MEM2REG_PC_PLUS;
121
              Jump = 2'b10;
122
              Branch = 4'b0000;
123
              RegWrite = 1;
124
              MemRW = 0;
125
              ALU_op = 2'b00;
126
              CPU_MIO = 0;
127
              signal = 0;
              width = 2'b00;
         end
130
131
         `OPCODE_LUI: begin // lui
132
              ImmSel = `IMM_SEL_U;
133
              ALUSrc_B = 0;
134
              MemtoReg = `MEM2REG_LUI;
135
              Jump = 2'b00;
136
              Branch = 4'b0000;
              RegWrite = 1;
138
              MemRW = 0;
139
              ALU_{op} = 2'b00;
140
              CPU_MIO = 0;
141
              signal = 0;
142
              width = 2'b00;
143
         end
144
145
         `OPCODE_AUIPC: begin // auipc
146
              ImmSel = `IMM_SEL_U;
147
              ALUSrc_B = 0;
148
```

```
MemtoReg = `MEM2REG_AUIPC;
149
              Jump = 2'b00;
150
              Branch = 4'b0000;
151
              RegWrite = 1;
152
              MemRW = 0;
153
              ALU_{op} = 2'b00;
154
              CPU_MIO = 0;
155
              signal = 0;
156
              width = 2'b00;
157
          end
158
159
          default: begin
160
              ImmSel = 3'b000;
161
              ALUSrc_B = 0;
162
              MemtoReg = 3'b000;
163
              Jump = 2'b00;
              Branch = 4'b0000;
165
              RegWrite = 0;
166
              MemRW = 0;
167
              ALU_{op} = 2'b00;
168
              CPU_MIO = 0;
169
              signal = 0;
170
              width = 2'b00;
171
          end
172
          endcase
     end
174
175
     endmodule
176
```

MainCtrl 模块主要是根据指令的 opcode 和 fun3,fun7,来生成控制信号,其中的 fun3,7和 opcode 是从指令中提取出来的,具体的提取方法在后面的 Datapath 模块中会介绍

对于每一种指令,我根据 OPcode 所对应的不同的操作,根据上面所总结出来的表格,生成对应的控制信号,接口说明如下:

- 1. input [4:0] opcode: 指令的 opcode
- 2. input [2:0] fun3: 指令的 fun3
- 3. input fun7: 指令的 fun7
- 4. output reg [2:0] ImmSel: 立即数的选择信号, 用于 ImmGen 模块, 有 5 种选择, 分别是 I-Type, S-Type, B-Type, U-Type, J-Type

- 5. output reg ALUSrc_B: ALU 的第二个操作数的选择信号, 有两种选择, 分别是 0 和 1, 对应选择寄存器的值和立即数
- 6. output reg [2:0] MemtoReg: 写回寄存器的数据来源选择信号, 有 5 种选择, 分别是 ALU, MEM, PC+4,LUI, AUIPC
- 7. output reg [1:0] Jump: 跳转指令的类型选择信号,有 3 种选择,分别是 JALR(11), JAL(10), 其他 (00)
- 8. output reg [4:0] Branch: 分支指令的类型选择信号,有 4 种选择,分别是 beq, bne, blt, bge, bltu, bgeu
- 9. output reg signal: 用于 load/store 指令的信号,1 表示无符号,0 表示有符号
- 10. output reg [1:0] width: 用于 load 指令的信号, 表示读取的数据的宽度, 有三种选择, 分别是 1 和 2 和 4
- 11. output reg RegWrite: 是否写回寄存器的信号,1 表示写回,0 表示不写回
- 12. output reg MemRW: 内存读写的信号,1 表示写,0 表示读
- 13. output reg [1:0] ALU_op: ALU 的操作类型选择信号,有 4 种选择,分别是 add, 正常 ALU, 立即数 ALU, 比较 ALU;
- 14. output reg CPU_MIO: 是否启用内存 IO 的信号,1 表示启用,0 表示不启用

ALUCtrl.v

```
`timescale 1ns / 1ps
    `include "SCPU_header.vh"
2
3
    module ALU_ctrl(
4
        input [2:0]
                           Fun3,
5
        input
                           Fun7,
6
        input [1:0]
                           ALU_op,
        output reg [3:0] ALU_Control
        );
10
    always @(*) begin
11
        case(ALU_op)
12
        2'b00: ALU_Control = `ALU_OP_ADD; // add for jal jalr SB-type
13
        2'b01: begin
14
            case(Fun3) //compare operations
15
            `FUNC_EQ: ALU_Control = `ALU_OP_XOR; // xor=0
16
             → zero=1,state=(b[0]&zero)
```

```
`FUNC_NE: ALU_Control = `ALU_OP_XOR; // xor!=0, zero=0
17
             → ,state=(b[1]&(~zero))
            `FUNC_LT: ALU_Control = `ALU_OP_SLT; // slt state=(b[2]&res[1])
18
            `FUNC_GE: ALU_Control = `ALU_OP_SLT; // ge state=(b[3]&(~res[1]))
19
            `FUNC_LTU: ALU_Control = `ALU_OP_SLTU; // sltus
20
            → state=(b[2]&res[1])
            `FUNC_GEU: ALU_Control = `ALU_OP_SLTU; // sltu

    state=(b[3]&(~res[1]))

            default: ALU_Control = `ALU_OP_EMPTY;
22
            endcase
23
        end
24
        // R-type normal ALU
25
        2'b10: begin
26
            case(Fun3)
27
            `FUNC_ADD: ALU_Control = Fun7 ? `ALU_OP_SUB : `ALU_OP_ADD; //

→ sub/add

            `FUNC_SL: ALU_Control = `ALU_OP_SLL; // sll
29
            `FUNC_SLT: ALU_Control = `ALU_OP_SLT; // slt
30
            `FUNC_SLTU: ALU_Control = `ALU_OP_SLTU; // sltu
31
            `FUNC_XOR: ALU_Control = `ALU_OP_XOR; // xor
32
            `FUNC_SR: ALU_Control = Fun7 ? `ALU_OP_SRA : `ALU_OP_SRL; //
33
            → srar/srl
            `FUNC_OR: ALU_Control = `ALU_OP_OR; // or
34
            `FUNC_AND: ALU_Control = `ALU_OP_AND; // and
35
            default: ALU_Control = `ALU_OP_EMPTY;
            endcase
37
        end
38
        // I-type ALU op Immidiate
39
        2'b11: begin
40
            case(Fun3)
41
            `FUNC_ADD: ALU_Control = `ALU_OP_ADD; // add
42
            `FUNC_SL: ALU_Control = `ALU_OP_SLL; // sll
43
            `FUNC_SLT: ALU_Control = `ALU_OP_SLT; // slt
44
            `FUNC_SLTU: ALU_Control = `ALU_OP_SLTU; // sltu
            `FUNC_XOR: ALU_Control = `ALU_OP_XOR; // xor
46
            `FUNC_SR: ALU_Control = Fun7 ? `ALU_OP_SRA : `ALU_OP_SRL; //
47
            `FUNC_OR: ALU_Control = `ALU_OP_OR; // or
48
            `FUNC_AND: ALU_Control = `ALU_OP_AND; // and
49
            default: ALU_Control = `ALU_OP_EMPTY;
50
        endcase
51
        end
52
        default: ALU_Control = `ALU_OP_EMPTY;
        endcase
54
    end
55
```

```
56 endmodule
```

ALUCtrl 模块主要是根据 fun3 和 fun7, 以及不同的指令类型,生成 ALU 的操作类型选择信号;

对于 ALU 型操作 (ALU 和 ALUI), 我们只需要根据 fun3 来生成对应的操作类型, fun7 来判断是否是有符号操作:

对于地址计算类型, 我们的 ALU 操作类型一直都是 ADD;

对于 Branch 类型, 我们需要根据 fun3 来判断是哪一种比较操作;

ScpuCtrl.v

```
`timescale 1ns / 1ps
1
    module ScpuCtrl(
2
        input [4:0]
                            OPcode,
3
        input [2:0]
                            Fun3,
4
        input
                            Fun7,
                            MIO_ready,
        input
        output reg [2:0]
                            ImmSel,
        output reg
                            ALUSrc_B,
        output reg [2:0]
                            MemtoReg,
9
        output reg [1:0]
                            Jump, //11 for jalr 10 for jal
10
        output reg [3:0] Branch,
11
        output reg
                            RegWrite,
12
        output reg
                            MemRW,
13
        output reg [3:0]
                            ALU_Control,
14
        output reg
                            CPU_MIO,
15
        output reg
                            signal,
16
        output reg [1:0]
                            width
17
    );
18
19
    wire [1:0] ALU_op_tmp;
20
    wire [2:0] ImmSel_tmp;
21
    wire ALUSrc_B_tmp;
22
    wire [2:0] MemtoReg_tmp;
23
    wire [1:0] Jump_tmp;
    wire [3:0] Branch_tmp;
25
    wire RegWrite_tmp;
26
    wire MemRW_tmp;
27
    wire [3:0] ALU_Control_tmp;
28
    wire CPU_MIO_tmp;
29
    wire signal_tmp;
30
    wire [1:0] width_tmp;
31
32
```

```
MainCtrl MainCtrl_inst(
33
         .OPcode(OPcode),
34
        .Fun3(Fun3),
35
         .Fun7(Fun7),
36
        .ImmSel(ImmSel_tmp),
37
         .ALUSrc_B(ALUSrc_B_tmp),
38
        .MemtoReg(MemtoReg_tmp),
         .Jump(Jump_tmp),
40
         .Branch(Branch_tmp),
41
         .RegWrite(RegWrite_tmp),
42
         .MemRW(MemRW_tmp),
43
         .ALU_op(ALU_op_tmp),
44
         .CPU_MIO(CPU_MIO_tmp),
45
        .signal(signal_tmp),
46
         .width(width_tmp)
47
    );
48
49
50
51
    ALU_ctrl ALU_ctrl_inst(
52
         .Fun3(Fun3),
53
        .Fun7(Fun7),
54
        .ALU_op(ALU_op_tmp),
55
        .ALU_Control(ALU_Control_tmp)
56
    );
57
58
59
    always @(*) begin
60
        ImmSel = ImmSel_tmp;
61
        ALUSrc_B = ALUSrc_B_tmp;
62
        MemtoReg = MemtoReg_tmp;
63
        Jump = Jump_tmp;
64
        Branch = Branch_tmp;
65
        RegWrite = RegWrite_tmp;
        MemRW = MemRW_tmp;
67
        ALU_Control = ALU_Control_tmp;
68
        CPU_MIO = CPU_MIO_tmp;
69
        signal = signal_tmp;
70
        width = width_tmp;
71
    end
72
73
    endmodule
74
75
76
```

ScpuCtrl 模块主要是将 MainCtrl 和 ALUCtrl 模块整合在一起,根据不同的指令 类型,生成对应的控制信号输出出去;

至此, ScpuCtrl 模块的设计完成,接下来我们将介绍 Datapath 模块的设计

Datapath 模块

Datapath 模块主要是将各个模块整合在一起,构成一个完整的数据通路,我自己设计的数据通路如下图所示:




图 2: SCPU 数据通路

Verilog 代码如下:

ALU.v 和 RegFile.v 的代码在 lab1 中已经给出,这里不再赘述 ImmGen.v

```
`timescale 1ns / 1ps
    `include "SCPU_header.vh"
2
    module Immgen(
3
        input [2:0]
                       ImmSel,
4
        input [31:0] inst_field,
5
        output reg [31:0] Imm_out
6
        );
    always@(*) begin
9
        case(ImmSel)
10
             // I-type
11
            `IMM_SEL_I: Imm_out = {{20{inst_field[31]}}, inst_field[31:20]};
12
13
            `IMM_SEL_S: Imm_out = {{20{inst_field[31]}}, inst_field[31:25],
14

→ inst_field[11:7]};

            // B-type
15
            `IMM_SEL_B: Imm_out = {{19{inst_field[31]}}, inst_field[31],
16
             → inst_field[7], inst_field[30:25], inst_field[11:8], 1'b0};
            // J-type
            `IMM_SEL_J: Imm_out = {{11{inst_field[31]}}, inst_field[31],
18
             → inst_field[19:12], inst_field[20], inst_field[30:21], 1'b0};
            // U-type
19
            `IMM_SEL_U: Imm_out = {inst_field[31:12], 12'b0};
20
            default: Imm_out = 32'b0;
21
        endcase
22
    end
23
    endmodule
```

这是立即数生成模块,根据输入的指令和 ImmSel, 生成对应的立即数并输出 PC.v

```
itimescale 1ns / 1ps
module PC(
input clk,
input rst,
input [31:0] PC_in,
input ctrl,
output reg [31:0] PC_out
);
```

```
9
         always @(posedge clk or posedge rst) begin
10
             if(rst) begin
11
                  PC_out <= 32'b0;
12
             end
13
             else if(ctrl) begin
14
                  PC_out <= PC_in;
             end
         end
17
18
    endmodule
19
```

这是 PC 模块,根据输入的 PC,生成下一个 PC 并输出,其实就相当于一个 D 触发器,这也是我们 SCPU 中唯一的一个时序逻辑

Datapath.v

```
`timescale 1ns / 1ps
1
2
    `include "SCPU_header.vh"
3
4
    module Datapath(
5
        input clk,
6
        input rst,
        input [31:0] inst_field,
        input [31:0] data_in,
9
        input [3:0] ALU_Control,
10
        input [2:0] ImmSel,
11
        input [2:0] MemtoReg,
        input [3:0] Branch,
13
        input [1:0] Jump,
14
        input ALUSrc_B,
15
        input RegWrite,
16
        input signal,
17
        input [1:0] width,
18
        `RegFile_Regs_Outputs
19
        output reg [3:0] RAM_wt_bits,
        output reg [31:0] Data_out,
^{21}
        output reg [31:0] ALU_out,
        output reg [31:0] PC_out
23
    );
24
25
26
    reg [31:0] Wt_data;
27
    wire [31:0] A, B;
```

```
wire [31:0] ALUSrc_B_Imm;
29
    wire [31:0] ALUSrc_B_Reg;
30
    wire [31:0] ALUSrc_A_Reg;
31
    wire [31:0] Imm_out;
32
    wire [31:0] ALU_res;
33
    wire [31:0] PC_in;
34
    wire [31:0] PC_res;
35
    wire [4:0] rd, rs1, rs2;
    wire Branch_state;
37
    wire zero;
38
39
    Immgen U1(.inst_field(inst_field), .ImmSel(ImmSel), .Imm_out(Imm_out));
40
41
42
    assign rd = inst_field[11:7];
43
    assign rs1 = inst_field[19:15];
    assign rs2 = inst_field[24:20];
45
46
47
    Regs U2(.clk(clk),
48
     .rst(rst),
49
     .Rs1_addr(rs1),
50
     .Rs2_addr(rs2),
51
     .Wt_addr(rd),
52
    .Wt_data(Wt_data),
53
    .RegWrite(RegWrite),
54
    `RegFile_Regs_Arguments
55
    .Rs1_data(ALUSrc_A_Reg),
56
    .Rs2_data(ALUSrc_B_Reg)
57
    );
58
    //ALU input
59
    assign ALUSrc_B_Imm = Imm_out;
60
    assign A = ALUSrc_A_Reg;
61
    assign B = ALUSrc_B ? ALUSrc_B_Imm : ALUSrc_B_Reg;
62
    ALU U3(.A(A), .B(B), .ALU_operation(ALU_Control), .res(ALU_res),
63
    → .zero(zero));
    assign Branch_state = (Branch[0] \& zero) | (Branch[1] \& ~zero) |
64

¬ (Branch[2] & ALU_res[0]) | (Branch[3] & ~ALU_res[0]);
    PC U4(.clk(clk), .rst(rst), .PC_in(PC_in), .ctrl(1'b1), .PC_out(PC_res));
65
    assign PC_{in} = Jump[1]? (Jump[0]? ALU_{res}: Imm_{out} + PC_{res}):
66
    → (Branch_state ? (Imm_out + PC_res) : (PC_res + 4));
    always 0(*) begin
67
       ALU_out = ALU_res;
       PC_out = PC_res;
69
       //sb sh sw
70
```

```
case({signal, width, ALU_res[1:0]})
71
            {`FUNC_BYTE, `MOD_ZERO}: begin
72
                Data_out = \{24'b0, ALUSrc_B_Reg[7:0]\};
73
                RAM_wt_bits = 4'b0001;
74
            end
75
            {`FUNC_BYTE, `MOD_ONE}: begin
76
                Data_out = {16'b0, ALUSrc_B_Reg[7:0], 8'b0};
                RAM_wt_bits = 4'b0010;
            end
79
            {`FUNC_BYTE, `MOD_TWO}: begin
80
                Data_out = {8'b0, ALUSrc_B_Reg[7:0], 16'b0};
81
                RAM_wt_bits = 4'b0100;
82
            end
83
            {`FUNC_BYTE, `MOD_THREE}: begin
                Data_out = \{ALUSrc_B_Reg[7:0], 24'b0\};
85
                RAM_wt_bits = 4'b1000;
            end
87
            {`FUNC_HALF, `MOD_ZERO}: begin
88
                Data_out = {16'b0, ALUSrc_B_Reg[15:0]};
89
                RAM_wt_bits = 4'b0011;
90
            end
91
            {`FUNC_HALF, `MOD_ONE}: begin
92
                Data_out = \{8'b0, ALUSrc_B_Reg[15:0], 8'b0\};
93
                RAM_wt_bits = 4'b0110;
            {`FUNC_HALF, `MOD_TWO}: begin
                Data_out = {ALUSrc_B_Reg[15:0], 16'b0};
                RAM_wt_bits = 4'b1100;
98
            end
99
            {`FUNC_WORD, `MOD_ZERO}: begin
100
                Data_out = ALUSrc_B_Reg;
101
                RAM_wt_bits = 4'b1111;
102
103
            end
            default: begin
                Data_out = 32'b0;
105
                RAM_wt_bits = 4'b0000;
106
            end
107
        endcase
108
109
        //lb lh lw lbu lhu
110
        case(MemtoReg)
111
         `MEM2REG_ALU: Wt_data = ALU_res;
112
         `MEM2REG_MEM: begin
             case({signal, width, ALU_res[1:0]})
114
                 {`FUNC_BYTE, `MOD_ZERO}: Wt_data = {{24{data_in[7]}}},
115
                  → data_in[7:0]};
```

```
{`FUNC_BYTE, `MOD_ONE}: Wt_data = {{24{data_in[15]}}},
116
                     data_in[15:8]};
                 {`FUNC_BYTE, `MOD_TWO}: Wt_data = {{24{data_in[23]}},
117

→ data_in[23:16]};
                 {`FUNC_BYTE, `MOD_THREE}: Wt_data = {{24{data_in[31]}},
118

→ data_in[31:24]};
                 {`FUNC_HALF, `MOD_ZERO}: Wt_data = {{16{data_in[15]}}},

→ data_in[15:0]};
                 {`FUNC_HALF, `MOD_ONE}: Wt_data = {{16{data_in[23]}}},
120
                     data_in[23:8]};
                 {`FUNC_HALF, `MOD_TWO}: Wt_data = {{16{data_in[31]}}},
121
                 → data_in[31:16]};
                 {`FUNC_WORD, `MOD_ZERO}: Wt_data = data_in;
122
123
                 //unsigned lbu lhu
124
                 {`FUNC_BYTE_UNSIGNED, `MOD_ZERO}: Wt_data = {{24{1'b0}}},
                  → data_in[7:0]};
                 {`FUNC_BYTE_UNSIGNED, `MOD_ONE}: Wt_data = {{24{1'b0}}},
126
                 → data_in[15:8]};
                 {`FUNC_BYTE_UNSIGNED, `MOD_TWO}: Wt_data = {{24{1'b0}}},
127
                     data_in[23:16]};
                 {`FUNC_BYTE_UNSIGNED, `MOD_THREE}: Wt_data = {{24{1'b0}}},
128

→ data_in[31:24]};
                 {`FUNC_HALF_UNSIGNED, `MOD_ZERO}: Wt_data = {{16{1'b0}}},
129
                 → data_in[15:0]};
                 {`FUNC_HALF_UNSIGNED, `MOD_ONE}: Wt_data = {{16{1'b0}}},
130
                 → data_in[23:8]};
                 {`FUNC_HALF_UNSIGNED, `MOD_TWO}: Wt_data = {{16{1'b0}}},
131

→ data_in[31:16]};
132
                 default: Wt_data = 32'b0;
133
             endcase
134
        end
135
         `MEM2REG_PC_PLUS: Wt_data = PC_res + 4;
        `MEM2REG_LUI: Wt_data = Imm_out;
137
         `MEM2REG_AUIPC: Wt_data = Imm_out + PC_res;
138
        default: Wt_data = 32'b0;
139
       endcase
140
    end
141
    endmodule
142
```

Datapath 模块主要是将 ALU, RegFile, ImmGen, PC, ScpuCtrl 模块整合在一起,构成一个完整的数据通路

具体的代码解释如下

SCPU 数据通路模块解析

这段代码实现了一个简化的 SCPU (Simple CPU) 数据通路模块 (**Datapath**)。模块功能包括指令解码、寄存器文件操作、ALU 运算、程序计数器 (PC) 的更新,以及存储器访问相关逻辑。

输入信号

- clk 和 rst: 时钟和复位信号,控制数据通路的时序。
- inst_field: 当前的指令字段(32位),提供操作码及操作数相关信息。
- data_in: 存储器读取的数据输入。
- ALU_Control: 控制 ALU 运算类型的信号。
- ImmSel: 决定立即数(Imm_out)的生成方式。
- MemtoReg: 决定写回寄存器的数据来源。
- Branch: 决定分支跳转逻辑。
- Jump: 决定跳转方式。
- ALUSrc_B: 决定 ALU 的第二操作数来源(寄存器值或立即数)。
- RegWrite: 控制寄存器文件的写入使能。
- signal 和 width: 用于存储器读写操作的类型和宽度。

输出信号

- RAM_wt_bits: 存储器写入时的字节使能信号。
- Data_out: 写入存储器的数据。
- ALU_out: ALU 计算结果。
- PC_out: 当前的程序计数器值。

功能模块及信号流动

1. 立即数生成(Immgen)

- 负责根据 ImmSel 选择立即数类型,并生成适当的立即数。
- 输入: 指令字段(inst_field)和立即数选择信号(ImmSel)。
- 输出: Imm_out, 立即数值。

2. 寄存器文件(Regs)

- Regs 模块实现了寄存器文件的操作。
- 输入:
 - Rs1_addr 和 Rs2_addr: 从 inst_field 中解析出的源寄存器地址。
 - Wt_addr: 目标寄存器地址。
 - Wt_data: 待写入数据。
 - RegWrite: 写使能信号。
- 输出:
 - Rs1_data 和 Rs2_data,分别传递到 ALU 的操作数 A 和 B。

3. ALU 计算(ALU)

- ALU 模块实现算术与逻辑运算。
- 输入:
 - A: 第一操作数(寄存器值)。
 - B: 第二操作数(寄存器值或立即数)。
 - ALU_operation: 决定运算类型(如加法、减法、与、或等)。
- 输出:
 - res (ALU_res): 运算结果。
 - zero: 零标志,用于分支控制。

4. 分支和跳转逻辑

- 根据 Branch 和 Jump 信号控制 PC 更新:
 - 普通顺序: PC_res + 4。
 - 条件分支: Imm_out + PC_res。
 - 跳转: Imm_out 或 ALU_res。

5. 存储器访问

- 写入存储器:
 - 根据 signal 和 width,生成不同的字节使能信号(RAM_wt_bits)以及写入数据(Data_out)。
 - 支持 sb (字节存储)、sh (半字存储)、sw (字存储)。
- 读取存储器:
 - 根据 MemtoReg 决定写回寄存器的数据:
 - * 从存储器读取的 data_in。
 - * ALU_res.
 - * 特殊数据(如 PC + 4、Imm_out)。

6. PC 更新 (PC)

- PC 模块实现了程序计数器的更新逻辑,支持以下操作:
 - 顺序执行。
 - 条件分支。
 - 无条件跳转。

写回逻辑分析

根据 MemtoReq 决定最终写入寄存器的数据(Wt_data):

- 1. MEM2REG_ALU: 写回 ALU_res。
- 2. MEM2REG_MEM: 写回存储器读取的数据,根据 signal 和 width 控制。
- 3. MEM2REG_PC_PLUS: 写回 PC + 4, 用于跳转指令(如 jal)。

- 4. MEM2REG_LUI: 写回立即数(lui 指令)。
- 5. MEM2REG_AUIPC: 写回 PC + Imm_out (auipc 指令)。

二、实验结果与分析

ScpuCtrl 模块的仿真

仿真代码如下


```
`timescale 1ns/1ps
2
    // `include "SCPU_header.vh"
3
    module SCPU_ctrl_tb();
5
      reg [4:0]
                      OPcode;
      req [2:0]
                      Fun3;
                      Fun7;
      reg
      reg
                      MIO_ready;
      wire [2:0]
                      ImmSel;
10
      wire
                      ALUSrc_B;
11
      wire [2:0]
                      MemtoReg;
12
      wire [1:0]
                      Jump;
      wire [3:0]
                      Branch;
14
                      RegWrite;
      wire
15
      wire
                      MemRW;
16
      wire [3:0]
                      ALU_Control;
17
      wire
                      signal;// 0: signed, 1: unsigned
18
      wire [1:0]
                      width; // 0: byte, 1: half-word, 2: word
19
      wire
                      CPU_MIO;
20
      ScpuCtrl m0 (
22
         .OPcode(OPcode),
23
        .Fun3(Fun3),
24
         .Fun7(Fun7),
25
        .MIO_ready(MIO_ready),
26
         .ImmSel(ImmSel),
27
        .ALUSrc_B(ALUSrc_B),
28
         .MemtoReg(MemtoReg),
29
         .Jump(Jump),
         .Branch(Branch),
31
         .RegWrite(RegWrite),
32
         .MemRW(MemRW),
33
         .ALU_Control(ALU_Control),
34
         .CPU_MIO(CPU_MIO),
35
```

```
.signal(signal),
36
        .width(width)
37
      );
38
39
      reg [31:0] inst_for_test;
40
41
    define LET_INST_BE(inst) \
42
      inst_for_test = inst; \
43
      OPcode = inst_for_test[6:2]; \
44
      Fun3 = inst_for_test[14:12]; \
45
      Fun7 = inst_for_test[30]; \
46
      #5
47
48
      initial begin
49
        #5;
50
        MIO_ready = 0;
        #5;
52
        // R-type
53
        `LET_INST_BE(32'h001100B3);
                                         //add x1, x2, x1
54
                                         //sub x1, x1, x0
        `LET_INST_BE(32'h400080B3);
55
        `LET_INST_BE(32'h002140B3);
                                         //xor x1, x2, x2
56
                                         //or x1, x2, x2
        `LET_INST_BE(32'h002160B3);
57
                                         //and x1, x2, x2
        `LET_INST_BE(32'h002170B3);
58
        `LET_INST_BE(32'h002110B3);
                                         //sll x1, x2, x2
        `LET_INST_BE(32'h002150B3);
                                         //srl x1, x2, x2
                                         //sra x1, x2, x2
        `LET_INST_BE(32'h402150B3);
61
                                         //slt x1, x2, x2
        `LET_INST_BE(32'h002120B3);
62
        `LET_INST_BE(32'h002130B3);
                                         //sltu x1, x2, x2
63
64
        // I-type
65
        `LET_INST_BE(32'h3E810093);
                                         //addi x1, x2, 1000
66
                                         //xori x1, x2, 10
        `LET_INST_BE(32'h00A14093);
67
        `LET_INST_BE(32'h00116093);
                                         //ori x1, x2, 1
68
                                         //andi x1, x2, 0
        `LET_INST_BE(32'h00017093);
                                         //slli x1, x2, 20
        `LET_INST_BE(32'h01411093);
70
                                         //srli x1, x2, 5
        `LET_INST_BE(32'h00515093);
71
        `LET_INST_BE(32'h41815093);
                                         //srai x1, x2, 24
72
                                         //slti x1, x2, -1
        `LET_INST_BE(32'hFFF12093);
73
        `LET_INST_BE(32'h3FF13093);
                                         //sltiu x1, x2, 1023
74
75
        `LET_INST_BE(32'h0E910083);
                                         //lb x1, 233(x2)
76
        `LET_INST_BE(32'h01411083);
                                         //lh x1, 20(x2)
77
                                         //lw x1, 8(x2)
        `LET_INST_BE(32'h00812083);
78
        `LET_INST_BE(32'h0E914083);
                                         //lbu x1, 233(x2)
79
                                         //lhu x1, 20(x2)
        `LET_INST_BE(32'h01415083);
80
```


```
81
         `LET_INST_BE(32'h004100E7);
                                         //jalr x1, x0, 4
82
83
         // S-type
84
         `LET_INST_BE(32'hFE110DA3);
                                         //sb x1, -5(x2)
85
         `LET_INST_BE(32'h00211023);
                                         //sh x2, 0(x2)
86
                                         //sw x12, 16(x1)
         `LET_INST_BE(32'h00C0A823);
88
         // B-type
89
                                         //beg x1, x1, -12
         `LET_INST_BE(32'hFE108AE3);
90
                                         //bne x2, x2, 8
         `LET_INST_BE(32'h00211463);
91
                                         //blt x3, x3, 8
         `LET_INST_BE(32'h0031C463);
92
                                         //bge x4, x4, -8
         `LET_INST_BE(32'hFE425CE3);
93
         `LET_INST_BE(32'h0031E463);
                                         //bltu x3, x3, 8
94
         `LET_INST_BE(32'hFE427CE3);
                                         //bgeu x4, x4, -8
95
         // J-type
97
         `LET_INST_BE(32'hF9DFF06F);
                                         //jal x0, -100
98
         `LET_INST_BE(32'h3FE000EF);
                                         //jal x1, 1023
99
100
         // U-type
101
         `LET_INST_BE(32'h000000B7);
                                         //lui x1, 0
102
         `LET_INST_BE(32'h000640B7);
                                         //lui x1, 0
103
         `LET_INST_BE(32'h00000097);
                                         //auipc x1, 0
104
         `LET_INST_BE(32'h00064097);
                                         //auipc x1, 100
105
106
        #50; $finish();
107
108
    endmodule
109
```

对每一种指令, 我们分别分析其仿真结果

ALU 指令



(a) R-type ALU 指令




(b) I-type ALU 指令


图 3: ALU 指令仿真结果

可以看到,对于不同的指令,其相关控制信号的输出与我们的表格是一致的。相 应的 ALU 操作也是正确的。

访存指令和 Jalr 指令



(a) Load 指令



(b) JALR-Store 指令

图 4: 访存指令仿真结果

可以看到,对于不同的指令,其相关控制信号的输出与我们的表格是一致,同时对于不同的字节,半字,字的访存指令,其写入数据的长度和符号控制也正常运行,符合我们的预期。

BJ 指令




图 5: Branch 指令仿真结果

Branch 指令和 Jump 指令的控制信号也是正确的,可以看到,对于 Branch 指令,的不同操作,对应的码值也是正确的。

U-type 指令




图 6: U-type 指令仿真结果

对于 U-type 指令,只有 lui 和 auipc 两种指令,其控制信号的区别在与写回寄存器的选择。

SCPU 的总体仿真

为了验证我们的 CPU 的正确性,我们对其进行了总体仿真,新建了一个 test-bench 文件,代码如下

```
`timescale 1ns / 1ps
    module testbench(
2
        input clk,
3
        input rst
4
        );
5
6
         /* SCPU 中接出 */
        wire [3:0] wt_bit;
        wire [31:0] Addr_out;
        wire [31:0] Data_out;
10
                     CPU_MIO;
        wire
11
        wire
                     MemRW;
12
```

```
wire [31:0] PC_out;
13
         /* RAM 接出 */
14
        wire [31:0] douta;
15
         /* ROM 接出 */
16
        wire [31:0] spo;
17
18
    MyScpu inst0(
19
         .clk(clk),
         .rst(rst),
21
         .Data_in(douta),
22
         .MIO_ready(CPU_MIO),
23
         .inst_in(spo),
24
         .RAM_wt_bits(wt_bit),
25
         .Addr_out(Addr_out),
26
         .Data_out(Data_out),
27
         .CPU_MIO(CPU_MIO),
         .MemRW(MemRW),
         .PC_out(PC_out)
30
    );
31
32
33
    RAM_B u1(
34
         .clka(~clk),
35
         .wea({4{MemRW}} & wt_bit),
36
         .addra(Addr_out[11:2]),
         .dina(Data_out),
         .douta(douta)
39
    );
40
41
42
    ROM_in_testbench u2(
43
         .addr(PC_out[11:2]),
44
         .spo(spo),
45
    );
46
47
    endmodule
48
```

其中的 ROM 模块是根据实验文档中给出的验收代码生成的,如果我们的 CPU 能够正确运行,那么其最后的 x31 寄存器的值会是 0x666;

由于仿真波形过长, 我们只展示最后 x31 为 0x666 的部分



图 7: SCPU 总体仿真结果

可以看到, 我们的 CPU 能够正确运行, 最后的 x31 寄存器的值为 0x666;

SCPU 的综合与实现

将 lab2 中的 SCPU 替换为我们实现的 SCPU,对 CSSTE 文件进行修改,我们将所有 debug 信号从 datapath 和 ctrl 模块中输出,以便于我们的观察:

最后上板的结果如下

```
sp: 00000000
t2: 80000000
                                                    gp: 40000000
s0: 00000001
k0: 00000000
                 ra: FFFFFFFF
                                                                     tp: 40000000
                t1: C0000000
                                                                     s1: 00000001
to: F8000000
a0: 00000000
                a1: C0000000
                                  a2: 00000001
                                                    a3: 00000000
                                                                     a4: 00000000
5: 00000000
                a6: 00000000
                                  a7: 00000000
                                                    s2: 00000020
                                                                     s3: 00000000
4: 000002A4
                s5: 000002A4
                                  s6: 00000000
                                                    s7: 00000000
                                                                     s8: 00000000
  0000000
                s10:00000000
                                  s11:000000D0
                                                                     t4: 00D0CBA0
                                                    t3: 000000D0
   000002B0
                 t6: 00000666
rs1: 00 rs1_val: 00000000
rs2: 00 rs2_val: 00000000
rd: 00 reg_i_data: 00000000
                                  reg_wen: 1
imm: 00000000
                                                    cmp_ctrl: 0
                is_jal: 0 is_jalr: 0
pc_branch: 000002C0
is_branch: 0
do_branch: 0
nem wen: 0
                mem ren: 0
dmem_o_data: F0000000
                        dmem_i_data: 00000000 dmem_addr: 00000000
                        csr_ind: 000
                                                    csr_r_data: 00000000
mepc: 00000000 mtval: 00000000
sr wen: 0
status: 00000000
                         mie: 00000000 mip: 00000000
        00000320
ntvec:
```

图 8: SCPU 上板结果

可以看到, 我们的 CPU 能够正确运行, 最后的 x31 寄存器的值为 0x666; 最后 进入 dummy 循环;

三、讨论与实验心得

在本次实验一开始,我就想着不按照 4-1 和 4-2 的顺序做,首先我去智云课堂上看了姜老师的课,跟着她从 ALU 指令开始,一步步给 datapath 增加新的指令,这样的过程结束后,我对整个 SCPU 的结构有了清晰的认识,也对各种指令的执行过程以及控制信号有了更深的理解。然后我再开始画 datapath,感觉十分顺利,然后再完成了控制模块,到这里最后的工作只是按照 datapath 进行简单的连线了,十分顺利就写完了代码;

但是我并没有一下子就结束,由于线路很多,我连错了一些地方,以及在定义数据类型的时候,我把一些 reg 定义成了 wire,导致了一些赋值上的小错误,这些错误让我花了很多时间去 debug,但是最后还是解决了。

也提升了我对于 verilog 的熟练度,当我最后终于在仿真波形里面看到了 0x666 的时候,我感到了很大的成就感,也让我对接下来的中断处理有了更多的信心。