

实验十五 利用 MSI 设计六十进制计数器

使用集成计数器搭建计数器，避免了通过化简次态卡诺图求取触发器驱动方程的繁琐步骤，同时也降低了电路连接的复杂度。使用集成计数器时需要区分芯片采用的清零和置数方式，设计符合进制要求的计数器电路。

一、实验目的

1. 熟悉中规模集成电路计数器的功能及应用。
2. 复习中规模集成电路译码器的功能及应用。
3. 复习七段数码管扫描式显示电路的工作原理。
4. 学会综合测试的方法。

二、实验仪器及设备

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS160，74LS48，74LS20，74LS157 等

三、实验预习

1. 阅读实验原理，学习使用集成计数器搭建任意进制计数器的方法。
2. 阅读实验原理，学习 74LS160 的功能和使用方法。
3. 阅读实验原理，在 Proteus 环境下，参考实验原理示例完成使用集成计数器 74LS160 搭建二十四进制计数器，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。

四、实验原理

1. 任意 N 进制计数器的实现

对于计数规模小的计数器我们使用触发器来设计计数器，但是当计数器的模数 N 达到十六个以上（如六十进制）时，如果还使用触发器来设计的话，电路就会比较复杂。在这种情况下，我可以利用 M 进制集成计数器来构成任意 N 进制计数器。



(1) $M > N$ 时

直接利用集成计数器的清零端或置数端实现归零，从而构成按自然态序进行计数的 N 进制计数器。

 (2) $M < N$ 时

先通过将集成计数器的级联形成大于 N 进制的集成计数器，即搭建计数状态多于 N 的集成计数器，再利用级联的集成计数器的清零端或置数端实现多级计数器同时归零，从而构成按自然态序进行计数的 N 进制计数器。

将 M 进制集成计数器级联成 M' 进制计数器的方法有两种，如图 15-1、图 15-2 所示，可以利用低位计数器的进位信号作为高位计数器的时钟信号或高位计数器的计数使能信号，搭建 M' 进制计数器。其中 $M' = M_1 \times M_2$ ， M_1 和 M_2 为现有集成计数器的模数。


 图 15-1 M 进制集成计数器级联成 M' 进制计数器 ($M' > N$) 电路 1

 图 15-2 M 进制集成计数器级联成 M' 进制计数器 ($M' > N$) 电路 2

上述电路中使用的 M_1/M_2 进制集成计数器中， CP 为计数脉冲。 Q_3 、 Q_2 、 Q_1 、 Q_0 为从高位到低位的四位二进制计数输出端。 C 为进位输出端，当计数器计数至 M_1/M_2-1 时， C 在下一个 CP 有效沿到来之前输出高电平。 EN 为计数允许端，高电平有效。 $\bar{R}$ 为清零端，低电平有效。

2. 同步清零、同步置数、异步清零和异步置数

在使用集成计数器时,要区分所使用的计数器采用的清零和置数方式是同步还是异步。同步方式和异步方式的区别在于清零和置数的操作是否需要等待时钟的有效沿到达。同步清零和同步置数是指当清零或置数端有效时,计数器将在时钟有效沿到达时进行清零或置数。异步清零和异步置数是指当清零或置数端有效时,计数器的输出立即清零或置数。

在集成计数器中,清零和置数均采用同步方式的有 74LS163。清零和置数均采用异步方式的有 74LS193、74LS197、74LS192。清零采用异步方式、置数采用同步方式的有 74LS161、74LS160。有的只具有异步清零功能,如 CC4520、74LS190、74LS191。74LS90 则具有异步清零和异步置 9 功能。

所使用的集成计数器清零或置数的方式不同,实现计数器归零的控制信号不同。

(1) 利用同步清零端或置数端置零或置数构成 N 进制计数器

实现步骤如下:

- (1) 写出状态 S_{N-1} 的二进制代码。
- (2) 求归零逻辑,即求同步清零端或置数控制端信号的逻辑表达式。
- (3) 画电路图。

(2) 利用异步清零端或置数端置零或置数构成 N 进制计数器

实现步骤如下:

- (1) 写出状态 S_N 的二进制代码。
- (2) 求归零逻辑,即求异步清零端或置数控制端信号的逻辑表达式。
- (3) 画电路图。

需要注意的是采用异步清零端实现计数器归零时,如果清零信号持续时间过短,可能会导致部分计数器未能复位,从而造成计数错误。可改进电路适当延长清零信号的持续时间,以提高利用异步清零端实现计数器归零的可靠性。

3. 集成计数器 74LS160

74LS160 是上升沿触发的可预置四位十进制同步计数器,其芯片引脚图见附录 1, P3、P2、P1、P0 是从高位到低位的预置数据输入端。Q3、Q2、Q1、Q0 是从高位到低位的计数输出端。CP 是计数脉冲输入端。 $\bar{R}$ 是异步清零端,低电平有效。 $\overline{PE}$ 是同步置数端,低电平有效。CET 和 CEP 是计数器工作使能端,高电平

表 13-1 74LS160 逻辑功能表 (同步置数异步清零)

以使用 74LS160 采用同步置数法实现二十四进制计数器为例，电路图如下图 15-3 所示。

图 15-3 使用 74LS160 搭建二十四进制计数器电路

五、实验内容

分别采用同步置数和异步清零方法，使用两片集成计数器 74LS160 搭建一个六十进制计数器（六进制为高位，十进制为低位）。要求低位显示在 1 号数码管，高位显示在 2 号数码管。

1. 将实验箱上 10KHz 的连续脉冲作为六十进制计数器的计数脉冲，使用示波器数字通道观察并记录 CP（计数脉冲）和两片 74LS160 的计数输出 Q3、Q2、Q1、Q0，分析并验证电路逻辑功能。
2. 将实验箱上 1Hz 的连续脉冲作为六十进制计数器的计数脉冲，使用实验箱上的七段数码管显示计数结果（注意高低位显示顺序）。

注意：因为 1、2 号数码管共用一组 BCD 码输入端口，因此需要使用二选一数据选择器 74LS157 将两个 74LS160 的输出轮流送到数码管输入端。即在数据选择器输出高位计数器数据 BCD 码的同时选通高位数码管，在数据选择器输出低位计数器数据 BCD 码的同时选通低位数码管。

表 13-2 74LS157 功能表

输入		输出
G	S	Y
1	X	0
0	0	A
0	1	B

六、思考与提高

1. 讨论使用 74LS197 和 74LS160 实现二十四进制计数器的区别。
2. 怎样判断电路是多少进制的计数器？电路的逻辑状态与计数器进制有什么关联？

七、实验报告

1. 六十进制计数器的电路连接图。
2. 记录并分析十进制计数器和六进制计数器的 Q3、Q2、Q1、Q0 及 CP 的时序波形图。
3. 简要说明数码管自动计数显示的情况。
4. 讨论采用同步置数和异步清零方法设计六十进制计数器电路的区别。
5. 根据电路功能进行模块划分，并分模块安装、调试电路。描述心得体会，说明综合测试较复杂中小规模数字集成电路的方法。