

实验六 数据选择器电路原理及应用

74LS151 是一种八选一数据选择器，它能从一组输入数据中选出某一个信号输出，也被称为多路开关。同时 74LS151 也是一种中规模集成电路器件（MSI），它本身是为实现数据选择的逻辑功能而设计的，但由于它们的输入、输出关系的一些特点，我们也可以用它来实现任意四输入变量的组合逻辑电路。

一、实验目的

1. 熟悉数据选择器的功能与使用方法。
2. 掌握用中规模集成电路（MSI）设计的组合逻辑电路的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS00，74LS197，74LS151

三、实验预习

1. 阅读实验原理，查阅芯片数据手册掌握 74LS151 工作原理、功能表及其使用方法。
2. 在 Proteus 环境下，使用 74LS153（双四选一数据选择器）搭建八选一数据选择器（无需添加使能端 $\bar{E}$ ），功能同 74LS151，并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。
3. 阅读实验原理，掌握采用 74LS151（中规模集成电路）实现组合逻辑电路的方法。

四、实验原理

1. 74LS151（八选一数据选择器）

数据选择器的功能是从一组输入数据中选出某一个信号输出，因此也被称为多路开关。如图 6-1 所示为八选一数据选择器 74LS151 的逻辑符号，其中 Y 和

W 为 74LS151 的输出端，W 为 Y 的反码输出。 $\bar{G}$ 为 74LS151 的使能端，低电平有效，可用于控制电路工作状态和扩展功能。D0-D7、C、B、A 为 74LS151 的输入引脚，与输出引脚 Y 满足真值表所列八选一数据选择逻辑关系。




图 6-1 八选一数据选择器 74LS151 逻辑符号

表 6-1 所示为八选一数据选择器 74LS151 的真值表，此时 $\bar{G}$ 接低电平，D0-D7 接输入（数据）信号。

表 6-1 74LS151 的真值表

输入			输出
C	B	A	Y
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	0	0	D4
1	0	1	D5
1	1	0	D6
1	1	1	D7

从表 6-1 可以看出, 当 $\bar{G}$ 接低电平时, 即芯片的使能端接有效选通信号时, 74LS151 根据 C、B、A 输入 (地址) 信号, 从 D0-D7 送来的 8 个输入 (数据) 信号中选出一个送至输出端 Y。

2. 利用 74LS151 实现组合逻辑电路的设计方法

根据 74LS151 的真值表, 当 $\bar{G}$ 接低电平时, 74LS151 输出端 Y 的输出表达式如下。

$$Y = \bar{C} \bar{B} \bar{A} D_0 + \bar{C} \bar{B} A D_1 + \bar{C} B \bar{A} D_2 + \bar{C} B A D_3 + C \bar{B} \bar{A} D_4 + C \bar{B} A D_5 \\ + C B \bar{A} D_6 + C B A D_7$$

从上式可知, 如果将 C、B、A 作为三个输入变量, 同时令 D0-D7 为第四个输入变量的适当状态 (包括原变量、反变量、0 和 1), 就可以在数据选择器的输出端 Y 产生任何形式的四变量组合逻辑电路。

以使用八选一数据选择器 74LS151 实现全减器为例, 介绍利用 74LS151 实现组合逻辑电路的设计方法。

(1) 列出如下表 6-2 所示全减器真值表。A 和 B 为被减数与减数, B_n 为低位向本位的借位, D 为本位差, B_{n-1} 为向高位的借位。

表 6-2 全减器的真值表

输入			输出	
A	B	B_n	D	B_{n-1}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

(2) 由上述真值表可分别得到全减器输出 D 和 B_{n-1} 关于输入 A、B、 B_n 的最小项之和表达式, 并进一步将其化简为四变量与或形式的输出表达式。

$$D = \bar{A}\bar{B}\bar{B}_n \cdot 0 + \bar{A}\bar{B}B_n \cdot 1 + \bar{A}B\bar{B}_n \cdot 1 + \bar{A}BB_n \cdot 0 + A\bar{B}\bar{B}_n \cdot 1 + A\bar{B}B_n \cdot 0 \\ + AB\bar{B}_n \cdot 0 + AB B_n \cdot 1$$

$$B_{n-1} = \bar{A}\bar{B}\bar{B}_n \cdot 0 + \bar{A}\bar{B}B_n \cdot 1 + \bar{A}B\bar{B}_n \cdot 1 + \bar{A}BB_n \cdot 1 + A\bar{B}\bar{B}_n \cdot 0 + A\bar{B}B_n \cdot 0 \\ + AB\bar{B}_n \cdot 0 + AB B_n \cdot 1$$

- (3) 令 74LS151 的输入 C、B、A 作为全减器的输入 A、B、 B_n ，通过对比 74LS151 的 Y 输出表达式与全减器的 D 输出表达式，可见只需将 D0-D7 中 D0、D3、D5、D6 接低电平，D1、D2、D4、D7 接高电平，即可在 74LS151 的 Y 端实现全减器的输出 D。同理可再使用一片 74LS151 实现全减器的输出 B_{n-1} 。使用 74LS151 实现全减器的逻辑图如下图 6-2 所示。




图 6-2 74LS151 实现全减器逻辑图

五、实验内容

1. 在实验箱上使用 74LS151 实现 AU(Arithmetic Unit, 算术单元)设计。

设计一个带控制端的半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S=0 时，输出 Y 为 A+B 及进位 C_n ；当 S=1 时，输出 Y 为 A-B 及借位 C_n 。

表 6-3 带控制端的半加半减器功能表

S	输入 1	输入 2	输出 Y	进/借位 C_n
0	A	B	A+B	进位
1	A	B	A-B	借位

提示：可分两次连线单独记录和/差结果、进/借位结果。

在实验箱上进行静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S、A、B、Y、C_n 波形，并分析波形之间的相位关系。

2. 在实验箱上使用 74LS151 实现 LU(Logic Unit，逻辑单元)设计。

设计一个函数发生器电路它的功能如下表 6-4 所示。输入为 S₀、S₁、A、B，其中 S₀、S₁ 为功能选择口。当 S₀、S₁ 取 0、1 不同组合时，A、B 进行相应的与、或、非、异或运算，输出运算结果 Y。

表 6-4 函数发生器功能表

输入		输出
S ₁	S ₀	Y
0	0	A · B
0	1	A+B
1	0	A⊕B
1	1	$\bar{A}$

在实验箱上进行静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S₁、S₀、A、B、Y 波形，并分析波形之间的相位关系。

六、思考与提高

- 1. 比较使用 74LS151、74LS138 实现组合逻辑电路和门电路实现组合逻辑电路三种方法的优缺点。
- 2. 在 Proteus 环境下，使用门电路搭建一个搭建八选一数据选择器（无需添加使能端E），功能同 74LS151，并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。

提示：可采用与门控制输出的方式实现数据的选择。如下图 6-3 所示，A 为输入信号，S 为控制输出端口。当 S=1 时，输出 Y=A；当 S=0 时，输出 Y=0。




图 6-3 利用与门控制输出的电路

七、实验报告

1. 写出详细的设计过程，并用 Proteus 软件画出电路图并进行仿真测试。
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題，记录实验波形，打印波形并分析波形与电路功能之间的联系。
3. 总结组合逻辑电路的本质与设计实现方法，陈述实验过程所得。