



Elektronika i Telekomunikacja II stopnia, semestr 1

Metodyki projektowania i modelowania systemów

Dokumentacja projektu interfejsu audio USB,
opartego o procesor XMOS

Rok akademicki 2025-2026 semestr letni

Autor: **Stanisław Kusiak**

Prowadzący: **prof. dr hab. Inż. Bogusław Cyganek**

Wstęp

Projekt zakłada opracowanie płytki pozwalającej na ewaluację procesora sygnałowego XMOS do aplikacji w karcie dźwiękowej USB. Projekt PCB ma ułatwiać potencjalne modyfikacje połączeń lub konfiguracji komponentów, na wzór płytek ewaluacyjnych.

Pliku projektu znajdują się w repozytorium w serwisie [GitHub](#).

Założenia projektowe

- Zasilanie przez interfejs USB: 5 V, 500 mA,
- Złącze USB-C,
- Możliwość zasilania z zasilacza laboratoryjnego,
- Wyjście słuchawkowe stereo – jack 3,5 mm,
- Wejście audio – jack 3,5 mm,
- Procesor sygnałowy XMOS,
- Możliwość przekierowania I2S na złącza PMOD do podłączenia układu FPGA,
- Pełne złącze programatora XTAG4,
- Punkty testowe i zworki, pozwalające na modyfikację połączeń na wypadek przeoczeń na etapie projektowania,
- Wymiary płytki do 10 cm x 10 cm.

Analiza problemu

Procesor sygnałowy ma pozwolić na możliwość większą elastyczność konfiguracji interfejsu USB niż gotowe przetworniki z interfejsem USB, jak PCM2912, które ograniczają się do dwóch kanałów audio, częstotliwości próbkowania 48 kHz i długości słowa 16 bit. Zastosowanie procesora pozwala na większą elastyczność konfiguracji toru audio, np. więcej kanałów wejściowych lub wyjściowych, wykorzystanie dowolnego przetwornika, . Procesor również pozwala na dostosowanie interfejsu użytkownika przez możliwość dołączenie wyświetlacza, przycisków lub enkoderów. Kosztem zastosowania procesora zamiast gotowego przetwornika USB jest dodatkowy narzut związany z rozwinięciem oprogramowania procesora implementującego transmisję USB.


Projekt zakłada wykorzystanie procesora firmy XMOS w celu sprawdzenia narzędzi i bibliotek dostarczanych przez producenta. Procesory XMOS są często spotykane w dostępnych na rynku kartach dźwiękowych. Biblioteki dostarczane przez producenta obiecują prostą implementację urządzenia USB Audio Class 2.0.

Alternatywnie dla procesorów XMOS rozważane były procesory STM32, jednak biblioteki od producenta wspierają jedynie starszy standard USB Audio Class 1.0 oraz wybór procesorów obsługującym USB High Speed jest ograniczony.

Projekt techniczny

Hardware


Schemat blokowy urządzenia



Rysunek 1 Ogólny schemat blokowy urządzenia


Płytkę zaopatrzoną jest w złącze USB-C służące do zasilania oraz komunikacji z komputerem. Piny CC złącza zostały ściągnięte do masy urządzenia przez rezystory 5,1k. Taka konfiguracja powoduje, że płytkę ma dostęp do zasilania napięciem 5 V i z ograniczeniem 500 mA. Procesor komunikuje się z przetwornikami a/d oraz d/a przez interfejs I2S. Do tego na urządzeniu znajdują się układy analogowe mające pozwolić na podłączenie urządzeń wyjściowych jak np. słuchawki lub wzmacniacz głośnikowych oraz wejściowych jak mikrofon.

Układ zasilania



Rysunek 2 Schemat układu zasilania urządzenia

Zasilanie VBUS przechodzi przez filtr z koralika ferrytowego oraz układ soft-start TPD3S014 dedykowany do interfejsu USB. Układ ten jest wymagany ze względu na dużą pojemność podłączoną do linii +5V. Linie zasilające +3.3V oraz +1.8V regulowane są przez stabilizatory napięcia, linia +0.9V generowana jest przez przetwornicę. Układy analogowe zasilane z linii +5V podłączone są przez rezystory 0 Ω , które mogą zostać zastąpione koralikami ferrytowymi. Na VBUS oraz +5V umieszczono diody świecące sygnalizujące podłączenie zasilania. Na każdej linii zasilającej znajduje się punkt testowy ułatwiający podłączenie sondy w celu zmierzenia napięcia. Rysunek 3 przedstawia alternatywny do USB sposób zasilania urządzenia przez złącze śrubowe J2. Pozwala to na podłączenie płytki do zasilacza laboratoryjnego. Złącze J3 pozwala na podłączenie dodatkowego amperomierza po usunięciu rezystora 0 Ω lub podłączenie woltomierza i wymianę R21 na bocznik małej wartości. Przez usunięcie rezystora R23 można odizolować VBUS złącza USB-C od napięcia podawanego na złącze śrubowe.



Rysunek 3 Alternatywny sposób zasilania układu

Punkty testowe

Dostępne punkty testowe zostały zebrane w Tabela 1.

Designator	Sieć	Komentarz
TP1, TP2, TP3, TP4	GND	Masa układu
TP5	VBUS_FILT	Napięcie wejściowe za koralikiem ferrytowym
TP6	P5V0	Napięcie wejściowe za układem soft-start
TP7	Net-(U4-IN)	Wejście stabilizatora U4 (Wyjście +3,3 V)
TP8	P3V3	Wyjście stabilizatora U4: +3,3 V
TP9	Net-(U5-IN)	Wejście stabilizatora U5 (Wyjście +1,8 V)
TP10	P1V8	Wyjście stabilizatora U5: +1,8 V
TP11	Net-(U6-VIN)	Wejście przetwornicy U6 (Wyjście +0,9 V)
TP12	P0V9	Wyjście przetwornicy U6: +0,9 V
TP13	Net-(U6-FB)	Sprężenie zwrotne przetwornicy U6

Tabela 1 Punkty testowe


Konfiguracja I2S

Płytką została wyposażona w dwa złącza w standardzie PMOD, wykorzystanym w płytkach ewaluacyjnych firmy Digilent z układami FPGA. Złącza te pozwalają na przekierowanie interfejsu I2S do układu FPGA w celu ich obróbki. Interfejs I2S jest powszechnie wykorzystywany w przetwornikach dedykowanych do zastosowań audio, również w przetworniku CS4271 wybranym do zastosowania w projekcie. Tabela 2 przedstawia połączenia wyprowadzone do złączy PMOD.

Pin #	Sygnat (sugerowany w dokumentacji Digilent)	Sygnat (J10: PMOD1)	Sygnat (J11: PMOD2)	Kierunek
1	LRCLK	DSP: LRCK	CODEC: LRCK	DSP -> CODEC
2	DAC Data	DSP: DAC Data	CODEC: DAC Data	DSP -> CODEC
3	ADC Data	DSP: ADC Data	CODEC: ADC Data	CODEC -> DSP
4	BCLK	DSP: BCLK	CODEC: BCLK	DSP -> CODEC
5	GND	GND	GND	-
6	VCC	-	-	-
7	GPIO	-	-	-
8	GPIO	-	-	-
9	GPIO / MCLK	DSP: MCLK	CODEC: MCLK	DSP -> CODEC
10	GPIO	-	-	-
11	GND	GND	GND	-
12	VCC	-	-	-

Tabela 2 Pinout złącz PMOD

Zworki JP1:JP10 pozwalają na bezpośrednie podłączenie DSP do przetworników z pominięciem złączy PMOD. W tym celu należy je ustawić w pozycji pomiędzy pinami 1 i 2. Połączenie pinów 2 i 3 przekierowuje sygnał na złącze PMOD. Przykład możliwego do zrealizowania toru sygnału przedstawia Rysunek 4. Połączenia pomiędzy DSP a FPGA znajdują się na złączu J10/PMOD1, połączenia pomiędzy FPGA i kodekiem na złączu J11/PMOD2. Na aktualnym etapie projektu ciężko określić najlepsze podejście, do określenia które z urządzeń z interfejsem I2S powinno generować sygnały zegarowe i działać jako *master*. Dlatego płytka pozwala na elastyczną konfigurację połączeń za pomocą zworek.



Rysunek 4 Pełny tor sygnału z układem FPGA

Procesor DSP

Spomiędzy 4 dostępnych procesorów XMOS serii XCORE.AI wybrano XU316-1024-QF60B ze względu na łatwiejszą w montażu obudowę QFN w porównaniu do BGA, wyższe napięcie IO (3,3 V zamiast 1,8 V) oraz brak potrzeby interfejsów MIPI. Alternatywnie rozważane były starsze procesory XCORE-200 z serii XU.

Procesor wymaga zewnętrznej pamięci Flash z interfejsem QSPI. Ze względu na wykorzystanie napięcia zasilania 3,3 V na interfejsie procesora, wymagana jest pamięć, która wspiera takie napięcie zasilania. W celu zapewnienia kompatybilności z biblioteką obsługującą pamięć flash układ został dobrany z listy wspieranych układów: [List of devices natively supported by libquadflash](#).

W celu ułatwienia montażu postarano się umieścić wszystkie komponenty montowane powierzchniowo na górze płytki. Dodano jednak miejsce na dodatkowe kondensatory odsprężające linię 0,9 V na dolnej stronie płytki.


Do procesora dołączono trzy diody świecące które mogą służyć do weryfikacji prawidłowego działania układu.

Z procesora wyprowadzono wszystkie linie do programatora xTAG4. Oznacza to wsparcie nie tylko interfejsu JTAG, ale również XSCOPE, który umożliwia korzystanie ze wszystkich narzędzi do debugowania dostarczanych przez producenta.

Część analogowa

Układy wejścia analogowego zostały przeniesione z noty katalogowej przetwornika. Każdy kanał podłączony jest do osobnego złącza jack 3,5 mm.

Proponowany w notce katalogowej układ wyjściowy zmienia różnicowy sygnał przetwornika na sygnał single-ended. Nie jest to korzystne ze względu, że wybrany wzmacniacz słuchawkowy MAX97220 posiada wejście różnicowe. Zastąpiono z tego powodu proponowany przez producenta układ prostym filtrem RC, którego charakterystyki amplitudową i fazową przedstawia Rysunek 5. Z symulacji wynika, że układ posiada 5,5 dB wzmocnienia. Pasma -3 dB wynosi od 32 Hz do 73 kHz. Dolna częstotliwość związana jest z rezystancją wejściową wzmacniacza oraz kondensatorem blokującym, którego sugerowana wartość wynosi 470 nF. Otrzymana dolna częstotliwość 32 Hz wydaje się być zbyt wysoka do zastosowania w torze akustycznym i może wymagać zastąpienia kondensatora 470 nF wartością większą, np. 2,2 uF co przełoży się na częstotliwość odcięcia około 7 Hz. To jednocześnie zapewni, że charakterystyka nie spadnie o więcej niż 0,5 dB w paśmie przepustowym. Będzie to wymagało zastąpienia kondensatora polipropylenowego, kondensatorem elektrolitycznym w celu uzyskania większej pojemności.




Rysunek 5 Charakterystyka toru wyjściowego

Na płytce przewidziano również możliwość montażu kondensatora ceramicznego klasy pierwszej. Przy tego typu kondensatorze ograniczenie stanowi maksymalna pojemność dostępnych na rynku komponentów. W torze sygnałowym nie można użyć kondensatorów ceramicznych klasy drugiej ze względu na gorszą stabilność pojemności i występujące w nich efekty piezoelektryczne.

Na płytce przewidziano złącza pozwalające na podłączenie innego filtra, który zastąpi obecny na płytce. Do złącza doprowadzono również zasilanie +5 V które pozwoli na zaimplementowanie filtra aktywnego, np. w pełni różnicowej topologii multiple feedback. Filtr będzie można oprzeć wzmacniacz typu OPA1637 lub OPA1633, który posiada wyjście różnicowe.

PCB

Na moment pisania tej dokumentacji projekt PCB nadal nie został skończony. Obrys płytki narysowano w rozmiarach 10 cm na 10 cm. W rogach płytki umieszczono otwory montażowe pod śruby M3 rozstawione 9 cm na 9 cm. Aktualny projekt płytki przedstawia Rysunek 6. Wszystkie komponenty zostały wstępnie umieszczone i rozpoczęto prowadzenie połączeń. Przy lewej krawędzi płytki umieszczono złącza PMOD oraz zworki do konfiguracji połączeń. Na dolnej krawędzi płytki znajduje się złącze USB-C, opcjonalne złącze zasilania i diody statusowe. Przy prawej krawędzi płytki znajdują się diody sterowane z procesora oraz złącze programatora. Górna krawędź zajęta jest przez złącza audio.



Rysunek 6 Widok 3D płytki drukowanej

Starano się zachować możliwie duży dystans pomiędzy częścią cyfrową i analogową urządzenia. Duże rozmiary płytki pozwalają na łatwiejsze zachowanie odstępów, z tego względu nie zmniejszono obrysu płytki pomimo dużej ilości wolnej przestrzeni.

Firmware

Płytką ma służyć za platformę do zapoznania się z narzędziami deweloperskimi firmy XMOS i sposobem pisania kodu na wielordzeniowy procesor sygnałowy. Firma XMOS udostępnia własny język XC bazujący na C, który został zastąpiony biblioteką w języku C. Z tego względu kod będzie pisany w języku C z wykorzystaniem odpowiedniej biblioteki. W przypadku przykładów kodu w języku XC pomocny będzie poradnik [XC to C cheat sheet](#).

Uruchomienie płytki będzie wymagało stworzenia pliku z rozszerzeniem *xn*. Plik *xn* opisuje platformę sprzętową. Jego struktura bazuje na pliku *xml*. Referencja do tworzenia plików *xn* znajduje się w artykule [Describe a target platform](#). Dodatkowym wsparciem w tworzeniu opisu sprzętu będą pliki *xn* udostępnione do płytek ewaluacyjnych.

Do weryfikacji prawidłowego uruchomienia i zaprogramowania procesora zaplanowano program, którego zadaniem będzie przetaczanie diody świecącej znajdującej się na płytce. Alternatywną opcją weryfikacji działania procesora jest wypisanie wiadomości na konsolę. Narzędzia deweloperskie pozwalają na wyświetlanie wiadomości ze standardowego wyjścia procesora.

Konfiguracja kodeka audio wymaga interfejsu I2C, dokumentacja wymaganej biblioteki biblioteki dostępna jest pod: [lib_i2c: I²C controller and peripheral library](#).

Kolejnym etapem programowania układu będzie uruchomienie interfejsu USB, zaczynając od zweryfikowania, że płytka pokazuje się w menadżerze urządzeń. Artykuły pomocnicze do biblioteki USB zostały zapisane w sekcji Źródła.

Drugim interfejsem wymagającym uruchomienia jest I2S służące do przesyłania dźwięku do przetwornika oraz odbiór dźwięku z przetwornika. Opis uruchomienia I2S znajduje się w artykule: [I²S/TDM](#).

Źródła

Noty aplikacyjne układów

[xcore.ai Datasheet XU316-1024-QF60B](#) – DSP

[AP61200/AP61201/AP61202/AP61203](#) – Przetwornica buck

[TLV757P](#) – Stabilizator LDO

[TPD3S0x4](#) – Soft-start do zasilania przez USB

[CS4271](#) – Kodek audio

[MAX97220A-MAX97220E](#) – Wzmacniacz słuchawkowy

Referencje do programowania

[XMOS XTC Tools - Programming Guide](#) – Skrót programowania procesorów XMOS

[AN02039: Ports, Pins, and the XN file](#) – Mapowanie wyprowadzeń, pliki xn

[AN02022: xcore.ai Clock Frequency Control](#) – Ustawienie zegarów i pętli PLL

[XCommon CMake](#) – Konfiguracja CMake

[List of devices natively supported by libquadflash](#) – Wspierane układy pamięci flash

[lib_i2c: I²C controller and peripheral library](#) – I2C

[AN02014: Integrating DSP into the XMOS USB reference design](#) – USB, dodatkowe DSP

[sw_usb_audio: USB Audio reference designs](#) – USB

[AN00124: USB CDC Class as Virtual Serial Port](#) – Dodanie portu szeregowego do USB

[AN02011: USB Audio with concurrent multi-threaded DSP](#) – Równoległe USB i DSP

[lib_xua: USB Audio components library v5.5.0](#) – Biblioteka audio USB i I2S

Inne

[Digilent Pmod™ Interface Specification](#) – Specyfikacja złącza PMOD

[XTAG 4 Debug Adapter](#) – Programator XTAG 4