
Digitaltechnik 1. Semester

Übung 9


Besprechung: 03.12.2020 Abgabe: 10.12.2020

Aufgabe 1:

Synchronzähler





a) Der Johnson-Zähler durchläuft nach einem Startwert '1000' die Folge '1100', '1110', '1111', '0111', '0011', '0001', '0000', '1000'. Geben Sie die Zustandsfolge des oben gezeichneten Zählers an, wenn im Zustand '1001' gestartet wird. Vergleichen Sie diese Zustandsfolge mit der oben genannten.




- b) Geben Sie die Zustandsfolge für den oben entworfenen 3-Bit-Zähler an, wenn mit 'ABC' = '000' gestartet wird.
- c) Geben Sie die maximale Taktfrequenz $f_{clk,max}$ in Abhängigkeit der Bauelementparameter $t_{p,AND},\,t_{p,oR},\,t_{p,FF},\,t_{p,FFsetup},\,t_{p,FFhold}$ an.


 $Z\ddot{a}hler$ 1







- '000' gestartet wird.
- c) Geben Sie die maximale Taktfrequenz $f_{clk,max}$ in Abhängigkeit der Bauelementparameter $t_{p,AND}$, $t_{p,oR}$, $t_{p,FF}$, $t_{p,FFsetup}$, $t_{p,FFhold}$ an.




Aufgabe 2: Zählersynthese

In dieser Aufgabe soll ein synchroner, zyklischer einstufiger BCD-Rückwärtszähler entworfen werden. Hierzu ist folgendermassen vorzugehen:

- a) Stellen Sie die Folgezustandstabelle für den BCD-Rückwärtszähler auf. Wieviele Flipflops werden benötigt?
- b) Bestimmen Sie die Anwendungsgleichungen für jedes Flipflop, wenn JK-Flipflops verwendet werden. Vereinfachen Sie diese mit Hilfe von Karnaugh-Diagrammen.
- c) Für den Aufbau der Schaltung empfiehlt sich die Verwendung von JK-Flipflops. Ermitteln Sie die erforderlichen Signale K_i und J_i für die Flipflops i anhand eines Koeffizientenvergleiches mit der korrespondierenden Anwendungsgleichung.
- d) Zeichnen Sie das Schaltbild unter Berücksichtigung der unter c) ermittelten Verknüpfungsgleichungen.
- e) Wie verhält sich der Zähler, wenn die Zustände der Flipflops nach dem Einschalten eine Pseudo-Tetrade repräsentieren?

 $Z\ddot{a}hler$ 2



Aufgabe 3:

Zähler von 1 bis 11 mit T-Flipflops





Abbildung 1: T-Flipflop mit einem asynchronen Setz- (S) und Rücksetz- (R) Eingang.

Das Ziel dieser Aufgabe ist, einen asynchronen Binär Zähler zu entwerfen, der von 1 bis 11 (elf) zählt und dessen Zahlen als Dualzahlen kodiert sind. Dafür stehen Ihnen T-Flipflops wie in Abbildung 1 zur Verfügung.

Die T-Flipflops besitzen einen Setz- (S) und Rücksetz- (R) Eingang. Wenn S=1 und R=0 (S=0 und R=1), dann wird $Q_{i(n+1)}=1$ $(Q_{i(n+1)}=0)$, unabhängig vom Taktsignal. Wenn der zu entwerfen Zähler 11 (elf) erreicht, dann muss er wieder bei 1 anfangen. Wenn aus einer technischen Störung alle Ausgänge 0 sind oder eine Zahl grösser als 11 (elf) produziert wird, dann soll der Zähler wieder bei 1 anfangen, ohne auf die nächste aktive Taktflanke zu warten. Wenn Sie N Flipflops benötigen, um diesen Zähler aufzubauen, dann sollten die Flipflop Ausgänge Q_0 bis Q_{N-1} benannt werden, wobei Q_0 (Q_{N-1}) dem 'least significant bit' ('most significant bit') entspricht.

- a) Wie viele T
 Flipflops sind nötig, um diesen Zähler zu realisieren?
 \checkmark
- b) Wie viele nicht verwendete Zustände ergeben sich daraus? Begründen Sie Ihre Aussage. $2^{4} 11 = 5$
- c) Was ist die Bedingung, damit die Sequenz $Q_i = 0$ für $0 \le i \le N-1$ detektiert wird? Drücken Sie diese Bedingung als Funktion von den Q-Ausgängen aus. $Q_3 \land Q_2 \land Q_1 \land Q_2 = 1$
- d) Was ist die Bedingung, damit eine Dualzahl grösser als 11 (elf) detektiert wird? Drücken Sie nochmals diese Bedingung als Funktion von den Q-Ausgängen aus.
- e) Zeichnen Sie diesen Zähler auf dem Lösungsblatt. Benützen Sie die T-Flipflops aus Abbildung 1 sowie maximal 3 Gatter aus der folgenden Liste (UND, ODER, NICHT, NAND, NOR). Diese können mehr als 2 Eingänge besitzen, wenn nötig.



Zähler 3