

TP1 – Full adder


Pour rappel, l'architecture RTL d'un full adder est la suivante :




- 1. Ecrivez sous forme d'équation logique le schéma du full adder.
- 2. Quelles sont les entrées et sorties du full adder ?
- 3. Complétez le fichier *full_adder.vhd* pour décrire en VHDL le full adder.
- 4. Ouvrez Vivado et créez un projet




Cliquez sur « Next », nommez votre projet et choisissez son emplacement, puis « Next ».




Sélectionnez RTL Project, puis « Next »




Cliquez sur « Add Files » pour ajouter vos fichiers sources, ajoutez votre fichier *full_adder.vhd*. Les fichiers sources pourront aussi être ajoutés plus tard, après la création du projet.



Ajoutez le fichier de contrainte Cora-Z7-10-Master.xdc. Les fichiers de contraintes peuvent aussi être ajoutés après la création du projet.




Sélectionnez la carte que vous allez utiliser pour ce projet. Vous avez à votre disposition une carte Cora-Z7-10, la puce correspondante est la xc7z010clg400-1.




Cliquez sur « Finish » pour terminer la configuration du projet.


- 5. Complétez les commentaires dans le fichier de testbench testbench full adder.vhd.
- 6. Sur Vivado, dans l'onglet « Sources », faites un clic droit sur « Simulation Sources » puis « Add Sources ».



Sélectionnez « Add or create simulation sources », puis « Next ».




Ajoutez le fichier testbench testbench_full_adder.vhd.



Cliquez sur « Finish »

7. Dans l'onglet « Flow Navigator », cliquez sur « Run Behavioral Simulation ».



Sur le chronogramme, à l'aide du curseur vérifiez que les valeurs des sorties correspondent aux attentes que vous avez déterminé précédemment.

- 8. Modifiez le testbench pour ajouter des tests automatiques.
- 9. Dans l'onglet « Flow Navigator », cliquez « Run Synthesis » pour exécuter une synthèse de votre architecture.
- 10. Déroulez le menu « Synthesis » et cliquez sur « Schematic » pour ouvrir la schématique. Où sont les portes logiques de l'architecture ? Vous pouvez mettre en surbrillance les fils en cliquant dessus pour mieux suivre leur chemin.