01/06/2023

# Interface VGA

Plan de Validation (Intermédiaire)



Atmani Hicham & Kamal Kherchouch FORMATION SAFRAN CHEZ AJC

| Date                 | Version | Remarque  | Auteur    |
|----------------------|---------|---|-----------|
| <b>05/06/2023</b> A0 |         | Création du Document de plan de validation pour la solution intermédiaire   | AHI & KKH |
| 12/06/2023           | A1      | AHI & KKH   |           |
| 13/06/2023           | A1      | Ajout du module Pattern_VGA<br>Retrait des résultats de simulation pour les<br>placer dans le rapport de validation version A0. | АНІ & ККН |
| 15/06/2023           | A2      | Ajout des objectifs de validation (analyse, test et démonstration)  | AHI & KKH |

## Table des matières


| 1. | Prés | senta   | tion de la norme VGA et de la solution intermédiaire | 3  |
|----|------|---------|--|----|
|    | 1.1. | Nor     | me VGA   | 3  |
|    | 1.2. | Ana     | lyse Hardware  | 4  |
|    | 1.2. | 1.      | Carte Cora Z7  | 4  |
|    | 1.2. | 2.      | Carte Pmod   | 5  |
|    | 1.3. | Obje    | ectif de la solution intermédiaire                   | 6  |
| 2. | Mo   | dules   |  | 7  |
|    | 2.1. | Mod     | dule d'horloge : Phase-Locked Loop (PLL)             | 7  |
|    | 2.2. | Mod     | dule de synchronisation (Synchro)                    | 7  |
|    | 2.3. | Mod     | dule de réalisation d'image (Pattern_VGA)            | 8  |
| 3. | Réa  | lisatio | on de la solution Intermédiaire                      | 9  |
| 4. | Plar | n de v  | ralidation de la solution intermédiaire              | 10 |
|    | 4.1. | Ana     | lyse de la version intermédiaire du projet           | 11 |
|    | 4.1. | 1.      | Validation du module de synchronisation              | 11 |
|    | 4.1. | 2.      | Validation de l'ajout du module PLL                  | 11 |
|    | 4.1. | 3.      | Validation de l'ajout du module Pattern_VGA          | 12 |
|    | 4.2. | Test    | t de la version intermédiaire du projet              | 12 |
|    | 4.2. | 1.      | Signal H_SYNCH                                       | 12 |
|    | 4.2. | 2.      | Signal V_SYNCH                                       | 13 |
|    | 4.3. | Dén     | nonstration de la solution intermédiaire             | 13 |

## 1. Présentation de la norme VGA et de la solution intermédiaire

## 1.1. Norme VGA

La norme VGA 640 x 480 pixels (avec 16 couleurs) à 60 Hz impose une horloge de 25.175 MHz par pixel avec un rafraichissement vertical de 31.46875 KHz.

La norme VGA est représentée via l'image ci-dessous :



On y retrouve notre partie visible de l'image (640 x 480 pixels) plus des pixels supplémentaires qui nous permettrons d'avoir une marge lors de la synchronisation de l'image.

Les pixels sont composés de la manière suivante (selon la norme VGA):


| Nom                        | Horizontal | Vertical |  |  |  |
|----------------------------|------------|----------|--|--|--|
| Image visible              | 640        | 480      |  |  |  |
| Front Porch                | 16         | 10       |  |  |  |
| Back Porch                 | 48         | 33       |  |  |  |
| Largeur de synchronisation | 96         | 2        |  |  |  |
| Nb total de pixel          | 800        | 525      |  |  |  |

## 1.2. Analyse Hardware

## 1.2.1. Carte Cora Z7

L'analyse hardware de la carte Cora Z7 (XC7Z010-1CLG400C) va nous permettre de déterminer l'horloge d'entrée (pour notre système) que nous délivre cette dernière.

Sur le schématique de la carte Cora, nous pouvons voir que l'horloge système (SYSCLK) est fournie par le composant IC1 via la pin 46.



En cherchant sur la datasheet du composant, on peut voir que la pin 46 (version à 48 pins) délivre une horloge cadencée à 125MHz.

## 6.2. Clock

Table 2. Clock

| Pin No.  | Pin No.  | Pin Name | Type | Description   |
|----------|----------|----------|------|---|
| (48-pin) | (64-pin) |          |      |   |
| 42       | 61       | CKXTAL1  | I    | 25/50MHz Crystal Input. If a 25/50MHz oscillator is used, connect CKXTAL1 to the oscillator's output (see section 10.3, page 57 for clock source specifications). |
| 43       | 62       | CKXTAL2  | О    | (see section 10.3, page 37 for clock source specifications).  25/50MHz Crystal Output.  Connect to GND if an external 25/50MHz oscillator drives CKXTAL1.         |
| 46       | 1        | CLK125   | O/PD | 125MHz Reference Clock Generated from Internal PLL. This pin should be kept floating if the 125MHz clock is not used by MAC.                                      |

Note: For those who conduct crystal ppm measurement for the models transited from RTL8211D to RTL8211E, note that the design of external circuit shall be modified, i.e. the output resistor should be connected to CKXTALI rather than CKYTALI.

Integrated 10/100/1000M Ethernet Transceiver

Track ID: JATR-3375-16 Rev. 1.6

On sait donc, de source sûre, que notre carte Cora Z7, nous fournit une horloge cadencée à 125 MHz, et qu'il va falloir prendre en compte cette horloge pour notre projet.

#### 1.2.2. Carte Pmod

L'objectif de cette partie est de comprendre le fonctionnement de la carte Pmod.


D'après la datasheet, on peut voir que la carte est composée de :

- Deux connecteurs Pmod
- Deux composants tranceivers
- Une partie de conversion numérique / analogique
- Un connecteur VGA

Les deux connecteurs Pmod permettent de localiser les signaux qui vont communiquer avec la carte Cora z7. L'emplacement des signaux sur les connecteurs Pmod seront décrit plus tard dans le fichier. (cf. Plan de validation de la solution intermédiaire)

D'après la datasheet des tranceivers SN74AVC4T245 on peut voir que les deux composants sont configuré pour avoir une communication allant du port A vers le port B, dans notre cas de la carte Cora Z7 vers notre écran où sera projeter notre image.

| CONTRO | L INPUTS | OUTPUT ( | CIRCUITS | OPERATION       |  |  |
|--------|----------|----------|----------|-----------------|--|--|
| OE     | OE DIR   |          | B PORT   | OPERATION       |  |  |
| L      | L        | Enabled  | Hi-Z     | B data to A bus |  |  |
| L      | Н        | Hi-Z     | Enabled  | A data to B bus |  |  |
| Н      | Х        | Hi-Z     | Hi-Z     | Isolation       |  |  |




Sens de communication

Pour finir, les signaux sortant des tranceivers vont se retrouver dans un bloc de pont diviseur de tension afin de permettre une conversion des numérique en analogique (4 vers 1) puis sortie à l'aide du connecteur VGA.


On passe donc de 4 signaux d'intensité par couleurs à un signal qui sera variable entre 0V et 3.3V. (0V étant pour la couleur Noir et 3.3V pour la couleur Blanc.)

Le niveau de tension du signal de couleur permettra de définir l'intensité de la couleur.



## 1.3. Objectif de la solution intermédiaire

L'objectif de la solution intermédiaire est de générer un « pattern » vidéo (type damier noir et blanc) et de projeter ce dernier sur un écran à l'aide d'un contrôleur VGA (Cf. image ci-dessous).



<u>Remarque</u>: Le pattern que nous allons réaliser est un damier de couleur noir et blanc de cinq colonnes pour 4 lignes. Ce damier aura l'avantage de :

- Nous permettre de valider l'utilisation de l'intégralité des couleurs (car pour avoir du blanc, il faut utiliser 100% de l'intensité des couleurs rouge, vert et bleu)
- Le damier nous permettra de valider la gestion des lignes et des colonnes car ça nous permettra de valider qu'un carré n'est dévier et que l'on a donc bien des lignes horizontales et verticales
- Le damier noir et blanc nous permettre de mieux visualiser la mise en place de notre filtre Gaussien avec les nuances entre les hautes et les basses fréquences

## 2. Modules

Description des modules que nous aurons besoin de réaliser et de valider unitairement avant de les intégrer à notre solution intermédiaire finale.

## 2.1. Module d'horloge : Phase-Locked Loop (PLL)

Nous devons réaliser une horloge cadencée à la fréquence de fonctionnement de la norme VGA soit 25.175 MHz à partir de notre horloge d'entrée, cadencée à 125 MHz. Pour ce faire nous allons créer un module PLL.



Pour cela nous aurons les signaux suivants :

#### En entrée

- Clk: signal d'horloge de 125 MHz.
- Reset : signal permettant de réinitialiser notre module.


#### En Sortie

- Clk\_Vga: signal d'horloge cadencé à 25.175 MHz.
- Locked : signal qui passe un '1' lorsque la clock de sortie est validée à la consigne demandée.

<u>Remarque</u>: pour la suite de notre projet nous utiliserons le signal Locked comme signal de reset des autres modules. Cela nous permettra de toujours travailler avec une horloge VGA stabilisée à 25.175MHz.

## 2.2. Module de synchronisation (Synchro)

Le module de synchronisation va nous permettre de réaliser le dimensionnement de notre afficheur, en fonction des informations données dans la partie Norme VGA.



Pour cela nous aurons les signaux suivants :

## En entrée

- Clk\_Vga: signal d'horloge de 25.175 MHz.
- Locked : signal permettant de réinitialiser notre module (Reset).

#### En Sortie

- H\_SYNCH: signal de synchronisation des lignes
- V SYNCH : signal de synchronisation des colonnes
- Position Horizontal : compteur de pixel sur l'axe horizontal
- Position\_Vertical : compteur de pixel sur l'axe vertical

## 2.3. Module de réalisation d'image (Pattern\_VGA)

Le module pattern\_VGA va nous permettre de :

- Réaliser notre damier sur la partie visible de notre image
- Forcée la couleur noire sur la partie invisible de notre image

Pour ce faire, nous allons créer le module suivant :



Pour cela nous aurons les signaux suivants :


## En entrée

- Clk\_Vga: signal d'horloge de 25.175 MHz.
- Locked : signal permettant de réinitialiser notre module (Reset).
- Position H: compteur de pixel sur l'axe horizontal
- Position\_V : compteur de pixel sur l'axe vertical

## En Sortie

- Rouge\_Intensite : intensité de la couleur rouge sur 4 bits.
- Vert\_Intensite : intensité de la couleur vert sur 4 bits.
- Bleu\_Intensite : intensité de la couleur bleu sur 4 bits.

## 3. Réalisation de la solution Intermédiaire



La solution intermédiaire devra donner le résultat suivant :

Le module PLL nous délivre notre signal d'horloge permettant de faire fonctionner le VGA et un signal permettant de gérer nos reset système.

Le module synchro lui va nous fournir les signaux (H\_Synch et V\_Synch) qui iront directement sur la carte Pmod. Et les deux compteurs de pixel (horizontal et vertical).

La partie pattern\_VGA va nous permettre de générer notre pattern vidéo souhaité. Ici, nous voulons créer un damier noir et blanc avec 5 colonnes et 4 lignes.

Cela implique que pour le format VGA (640 x 480 pixels) chaque rectangle du damier devra mesurer 128 x 120 pixels.

## 4. Plan de validation de la solution intermédiaire


L'objectif de ce plan de validation est de proposer une solution afin de valider le bon fonctionnement de notre proposition de solution.

Si on reprend le tableau de décomposition des pixels de la norme VGA présenté dans la partie Norme VGA.

Sachant que la résolution d'un pixel est de 25.175 MHz soit 39,72 ns et que la fréquence de rafraichissement verticale est de 31.46875 KHz soit de 31,78  $\mu$ s (ce qui correspond à 480 lignes x 800 pixels), on obtient les timings suivant :

| Nom                        | Horizontal<br>(Pixel) | Horizontal<br>(Timing μs) | Vertical<br>(Pixel) | Vertical (Timing ms) |
|----------------------------|-----------------------|---------------------------|---------------------|----------------------|
| Image visible              | 640                   | 25.422                    | 480                 | 15.253               |
| Front Porch                | 16                    | 0.636                     | 10                  | 0.318                |
| Back Porch                 | 48                    | 1.907                     | 33                  | 1.049                |
| Largeur de synchronisation | 96                    | 3.813                     | 2                   | 0.064                |
| Nb total de pixel          | 800                   | 31.778                    | 525                 | 16.683               |

Pour valider ces différents timings, nous utiliserons un oscilloscope Hantek et des sondes que nous placerons sur les broches à valider :



## Le pinout de la carte Pmod VGA est le suivant :

| Header J1 |        |                          |     |        | Header J2                |     |        |                          |     |           |                          |
|-----------|--------|--------------------------|-----|--------|--------------------------|-----|--------|--------------------------|-----|-----------|--------------------------|
| Pin       | Signal | Description              | Pin | Signal | Description              | Pin | Signal | Description              | Pin | Signal    | Description              |
| 1         | Ro     | Red 0                    | 7   | Во     | Blue 0                   | 1   | G0     | Green 0                  | 7   | HS        | Horizontal Sync          |
| 2         | R1     | Red 1                    | 8   | B1     | Blue 1                   | 2   | G1     | Green 1                  | 8   | VS        | Vertical Sync            |
| 3         | R2     | Red 2                    | 9   | B2     | Blue 2                   | 3   | G2     | Green 2                  | 9   | N.C.      | Not Connected            |
| 4         | R3     | Red 3                    | 10  | B3     | Blue 3                   | 4   | G3     | Green 3                  | 10  | <u>NC</u> | Not Connected            |
| 5         | GND    | Power Supply<br>Ground   | 11  | GND    | Power Supply<br>Ground   | 5   | GND    | Power Supply<br>Ground   | 11  | GND       | Power Supply<br>Ground   |
| 6         | VCC3V3 | Positive Power<br>Supply | 12  | VCC3V3 | Positive Power<br>Supply | 6   | VCC3V3 | Positive Power<br>Supply | 12  | VCC3V3    | Positive Power<br>Supply |

## 4.1. Analyse de la version intermédiaire du projet

Cette partie va permettre de faire l'analyse de la partie intermédiaire de notre projet. Pour ce faire, nous utiliserons la partie simulation du logiciel Vivado.

## 4.1.1. Validation du module de synchronisation

Cette partie va permettre de réaliser la validation en simulation du module synchronisation présenté dans la partie Module de synchronisation (Synchro).

Pour ce faire, nous devrons commencer par réaliser le code VHDL du module, puis un test Bench qui permettra de faire fonctionner ce dernier.

Pour ce test bench, et comme la PLL n'est toujours pas mis en place, nous créerons directement une horloge cadencé à 25.175MHz (fréquence de fonctionnement du VGA).

La validation du module suivra les étapes suivantes :

- Validation du reset.
  - O Si le reset est à 1, le module ne doit pas fonctionner
  - o Si le reset est à 0, le module est en mode de fonctionnement
- Validation de la création de l'horloge du test Bench.
  - o L'horloge doit être cadencée à 25.175MHz.
- Validation du signal de synchronisation horizontal (H SYNCH).
  - L'impulsion doit être de 3.8μs
  - La période doit être de 31.778μs
- Validation du signal de synchronisation vertical (V SYNCH).
  - L'impulsion doit être de 64ms
  - o La période doit être de 16.68ms

## 4.1.2. Validation de l'ajout du module PLL

Après avoir ajouté le module PLL à notre projet, nous modifieront notre test Bench pour avoir une horloge d'entrée cadencée à 125MHz (horloge qui sera plus tard fournis par la carte Cora Z7).

La validation suivra les étapes suivantes :

- Validation de la création de l'horloge du test Bench.
  - o L'horloge doit être cadencée à 125MHz
- Validation de l'horloge de sortie de la PLL.
  - Le signal Locked doit être à 1 pour indiquer que l'horloge de sortie soit stabilisée
  - L'horloge doit être cadencée à 25.175MHz

## 4.1.3. Validation de l'ajout du module Pattern\_VGA

Une fois le module ajouté à notre projet, nous n'aurons pas besoin de modifier le test Bench pour réaliser la simulation.

La validation suivra les étapes suivantes :

- Valider que les sorties d'intensité de couleur sont à 0 lorsque l'on est dans les zones front porsh, back porsh et largeur de synchronisation.
- Visualiser la représentation d'une ligne avec 2 parties blanches
- Visualiser la représentation d'une ligne avec 3 parties blanches

## 4.2. Test de la version intermédiaire du projet

Le test de la version intermédiaire du projet passe par :


- La réalisation de la synthèse du projet
  - Vérifier que le schéma obtenu est bien en accord avec la solution proposée
- La réalisation de l'implémentation du projet
  - Vérifier qu'il n'y a pas de déviation de timing
- La génération du Bitstream et l'envoie du projet sur la carte Cora.
  - Validation à l'oscilloscope du l'impulsion et de la période de H\_SYNCH
  - o Validation à l'oscilloscope du l'impulsion et de la période de V\_SYNCH
  - Validation de la représentation d'une ligne avec 2 parties blanches
  - Validation de la représentation d'une ligne avec 3 parties blanches

Pour valider les signaux à l'aide de l'oscilloscope, le bitstream doit être envoyé à la carte cora. Et les sondes placées aux différents endroits du connecteur Pmod de la carte Cora, comme expliqué dans la partie : Plan de validation de la solution intermédiaire.

## 4.2.1. Signal H\_SYNCH

Pour valider le signal H\_SYNCH, on va connecter une sonde d'oscilloscope à la broche 7 du connecteur J2 et connecter la masse de cette sonde à la masse de notre système. On connecte également une seconde sonde à l'une de nos broche de pixel afin de faire valider la taille de l'image (exemple broche 1 du connecteur J2 pour visualiser la couleur vert0).


Pour réaliser la capture, on synchronise notre oscilloscope pour détecter un front descendant de notre signal H\_SYNCH. Et on valide les timings suivant :



## 4.2.2. Signal V\_SYNCH

Pour valider le signal V\_SYNCH, on va connecter une sonde d'oscilloscope à la broche 8 du connecteur J2 et connecter la masse de cette sonde à la masse de notre système. On connecte également une seconde sonde à l'une de nos broche de pixel afin de faire valider la taille de l'image (exemple broche 1 du connecteur J2 pour visualiser la couleur vert0).

Pour réaliser la capture, on synchronise notre oscilloscope pour détecter un front descendant de notre signal H\_SYNCH. Et on valide les timings suivant :



## 4.3. Démonstration de la solution intermédiaire

La démonstration de la solution intermédiaire va nous permettre de voir que l'on arrive bien à projeter sur un écran notre pattern. Pour ce faire nous allons réaliser le montage présenté dans la partie Plan de validation de la solution intermédiaire.

Il y a deux cas possibles:

- Lorsque le bouton reset est activé, le damier ne s'affiche pas
- Lorsque le bouton reset n'est pas activé, le damier est affiché.