
Dans un fichier .vhd, créez un module Counter_unit à partir du compteur du TP1. Le module prendra en entrée un signal d'horloge et de resetn, et donnera en sortie le signal end_counter. Utilisez un paramètre generic() pour définir le nombre de coup d'horloge à compter.

Le module Counter_Unit est decrit dans le fichier Counter_Unit.vhd.

```
library ieee;
use ieee.std_logic_l164.all;
use ieee.std logic unsigned.all;
use ieee.NUMERIC STD.ALL;
entity counter unit is
    generic ( constant Cst : positive := 200000000);
    port (
        clk
                   : in std logic;
       resetn : in std_logic;
       End Counter : out std logic;
     );
end counter unit;
architecture behavioral of counter unit is
    --Declaration des signaux internes
    signal D out : positive range 0 to Cst ;
    Signal Cmd : std logic := '0';
    begin
        --Partie sequentielle
        process (clk, resetn)
        begin
            if(resetn = '1') then
                D out <= 0;
                elsif(rising edge(clk)) then
                    D out \leq D out + 1;
                    if (Cmd = '1') then
                       D out \leq 0;
                    end if;
                end if;
            end if;
    end process;
    --Partie combinatoire
    Cmd \leftarrow 'l' when (D_out = Cst-l)
          else '0';
    End Counter <= Cmd;
end behavioral;
```

2. En schéma RTL, créez un compteur du signal *end_counter*. Ce compteur doit permettre de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur doit pouvoir être remis à 0, maintenir sa valeur actuelle ou s'incrémenter.




3. Ecrivez un code VHDL décrivant ce compteur de cycle, vous utiliserez le module Counter_unit.


Une copie du code VHDL (à cette étape) est placée dans le dossier sous le nom « tp_fsm - Question 3.vhd »

Il en est / sera de même pour son test bench associé « tb_tp_fsm - Question 3.vhd »


4. Tester votre architecture avec un testbench.



Ici, on valide bien le fonctionnement du reset. Lorsque le reset est activé, le compteur s'arrête de compter. Et lorsque le compteur redémarre, on attends bien 5 cycle de comptage du signal End_Counter avant d'activer le signal de sortie Output_On_Off (ce dernier se fait lors de la dernière période du dernier cycle demandé). Voir image ci-dessous.



5. Créez en RTL une machine à états (FSM) permettant de faire clignoter une LED RGB en rouge puis bleu et enfin en vert avant de recommencer le cycle (rouge, bleu, vert, ...). Dans chaque état la LED devra clignoter 3 fois. De plus, si le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe. L'état initial est l'état dans lequel on se situe au démarrage, on passe à l'état rouge après 3 clignotements de la LED en blanc (rouge, vert et bleu actifs en même temps).



6. Listez les signaux d'entrée, de sortie et les signaux internes de votre architecture.

Les signaux d'entrée sont :

Clk: in std_logic;Resetn: in std_logic;

Restart : in std_logic ;

Les signaux de sortie sont :

Output_On_Off : out std_logic ;

- LED_OUT : out std_logic_vector (2 downto 0)

→ Horloge de notre système

→ Reset de notre système

→ RAZ de la machine d'état

→ Sortie du compteur de notre Syst.

→ LEDs RGB pour la carte CORA

Les signaux internes sont :

- S_LED_OUT : std_logic_vector (2 downto 0);

Compteur_clignotement : positive :=0;

- Validation_clignotement : std_logic ;

→ Signal interne pour LED OUT

→ Comptage du Nb de clignotement


→ Permet la validation du chgt d'état

7. Ajoutez à votre code VHDL les éléments que vous venez de créer.


Cf. Code complet du projet.

8. Ecrivez un testbench pour tester votre architecture. Vérifiez à la simulation que vous obtenez le résultat attendu.

Validation des signaux resetn et Restart : lorsque l'un des deux signaux est activé, tous les signaux de comptage retours à 0 et la machine d'état revient à l'état initial avec les LEDs en OFF.



Validation de la machine d'état : Ici, on voit bien qu'on suit le chemin de notre machine à savoir Etat_Init → Etat_Rouge → Etat_Bleu → Etat_Vert puis on revient à Etat_Rouge car aucun restart n'est activé.



9. Exécutez la synthèse et relevez les ressources utilisées (y compris la FSM). Sur la schématique, identifiez où se situe votre compteur de cycle.

Dans le fichier : Synthesis_report, on retrouve :


- La description de notre machine d'état

| State | New Encoding | Previous Encoding |
|------------|--------------|-------------------|
| | | |
| etat_init | 00 | 00 |
| etat_rouge | 01 | 01 |
| etat_bleu | 10 | 10 |
| etat_vert | 11 | 11 |
| | | |

- Les composants qui permettent de constituer notre schéma RTL

```
Start RTL Component Statistics
Detailed RTL Component Info :
+---Adders :
     2 Input 3 Bit Adders := 1
     2 Input 2 Bit
                        Adders := 1
+---Registers :
                3 Bit Registers := 1
               2 Bit Registers := 1
+---Muxes :
     2 Input 3 Bit
                         Muxes := 1
      4 Input 3 Bit
                         Muxes := 1
                         Muxes := 8
     2 Input 2 Bit
               2 Bit
                          Muxes := 1
      4 Input
     2 Input
              1 Bit
                         Muxes := 2
Finished RTL Component Statistics
```

Le schematic est le suivant :



En rouge on repère notre Counter_unit module et en orange le compteur qui nous permet de gérer le comptage du clignotement.


10. Modifiez le fichier de contraintes pour connecter vos entrées / sorties du système avec les broches de la carte. Réglez l'horloge pour que sa fréquence soit à 100MHz.

Dans le fichier de contrainte :

- btn[0] sera affecté au signal resetn
- btn[1] sera affecté au signal Restart
- led0_b sera affecté au signal LED_OUT[2]
- led0_g sera affecté au signal LED_OUT[1]
- led0_r sera affecté au signal LED_OUT[0]

Il faut également modifier le PL System Clock de la façon suivante :

11. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).



| Setup | | Hold | | Pulse Width | |
|-----------------------------------|-------------|------------------------------|----------|--|----------|
| Worst Negative Slack (WNS): | 2,625 ns | Worst Hold Slack (WHS): | 0,244 ns | Worst Pulse Width Slack (WPWS): | 3,500 ns |
| Total Negative Slack (TNS): | 0,000 ns | Total Hold Slack (THS): | 0,000 ns | Total Pulse Width Negative Slack (TPWS): | 0,000 ns |
| Number of Failing Endpoints: | 0 | Number of Failing Endpoints: | 0 | Number of Failing Endpoints: | 0 |
| Total Number of Endpoints: | 34 | Total Number of Endpoints: | 34 | Total Number of Endpoints: | 35 |
| All user specified timing constra | ints are me | t. | | | |

Le rapport de timming est conforme aux attentes pas de Slack (THS et TNS) donc pas de métastabilité sur notre système.

Le chemin critique est le suivant :

12. Générez le bitstream pour vérifier le système sur carte.

Dans un premier temps, un bitstream à était généré avec :

- generic (constant Cst: positive := 100000000);

Le fichier bitstream est dispo au lien : TP\TP03\Bitstream\tp_fsm_3secondes.bit

Pour les besoins de la réalisation de la vidéo, on va régénérer un bitstream avec :

- generic (constant Cst: positive := 100000000/3);

Le fichier bitstream est dispo au lien : TP\TP03\Bitstream\tp_fsm_1seconde.bit