4. CIRCUITOS ARITMÉTICOS



4. CIRCUITOS ARITMÉTICOS

4.1 Aritmética binaria.

- Introducción.
- Operaciones aritméticas en binario natural
 - Suma binaria
 - Resta binaria
 - Resta como suma: representación de los números negativos en CA1 y en CA2
 - Multiplicación binaria
- Operaciones aritméticas en BCD: suma y resta

4.2 Circuitos aritméticos.

- Semisumador básico.
- Sumador completo.
- Sumador paralelo con acarreo serie.
- Sumador paralelo con acarreo paralelo.
- Sumador serie.
- Semirestador básico.
- Restador completo.
- Multiplicadores binarios.
- Unidad aritmético lógica.

• Introducción

Suma y producto lógico:

Hemos visto que el conjunto B $\{0,1\}$ y las operaciones $(+,\cdot)$ se definen como

Suma lógica

+	0	1
0	0	1
1	1	1

Producto lógico

•	0	1
0	0	0
1	0	1

Para representarlas en forma de circuito digital basta con emplear una puerta AND y una OR

$$x_1$$
 y

$$x_1$$

Suma y producto aritmético:

La suma y el producto aritmético obedecen a las siguientes tablas:

Suma aritmética

+	0	1
0	0	1
1	1	2

Producto aritmético

	0	1
0	0	0
1	0	1


Para el producto aritmético la tabla es la misma que para el producto lógico, pero ya veremos que cuando se multiplican números de varios bit la cosa es diferente y no basta con emplear puertas AND

En cuanto a la suma aritmética, se aprecia la diferencia con respecto a la suma lógica. Al sumar 1+1 el resultado es 2 y se requiere un bit adicional (llamado bit de acarreo)


En general los circuitos aritméticos tienen una cierta complejidad que se abordará en este capítulo

• Suma en binario

Se va sumando cada pareja de bits con el acarreo de la pareja anterior



Los números A y B y el resultado S se almacenan en registros



Si el registro es de n bits ⇒ el número más grande que puede ser almacenado es 2ⁿ-1

- Si S = A+B \leq 2ⁿ-1 \longrightarrow no hay problema (con n bits se puede representar el número resultante)
- Si S = A+B > 2^n -1 desbordamiento (en inglés overflow; con n bits no se puede representar S = A+B- 2^n el número resultante)

• Ejemplos de suma en binario

Para un registro de 4 bits, el número más grande es 2⁴-1=15, que en binario es 1111

Suma sin desbordamiento: Suma con desbordamiento:

Resta en binario

Se va restando cada pareja de bits con la llevada de la pareja anterior

También se puede convertir la resta en suma de un número negativo. De esta manera se evitar realizar la operación de la resta

En el capítulo 2 se vio que los números se representan de forma negativa de tres maneras:

- Convenio signo magnitud
- Complemento A 1
- Complemento A 2

Como se verá a continuación, no se puede realizar la resta como suma con todos ellos

Aritmética binaria


Resta como suma de número negativo

Convenio signo-magnitud:

S Magnitud

4 0 1 0 0 3 0 0 1 1 1

+
$$\frac{(-2)}{2}$$
 + $\frac{1}{1}$ 1 0 1 0 $\frac{(-3)}{0}$ + $\frac{1}{1}$ 1 0 1 0 $\frac{(-3)}{0}$ + $\frac{1}{1}$ 1 1 0 = -6



¡No funciona!

Convenio complemento A 1: (cuando la suma da acarreo se añade un 1 al resultado)

Convenio complemento A 2:

Signo distinto que los sumandos

Multiplicación binaria

Se realiza como la decimal pero con dígitos binarios

• Operaciones aritméticas en BCD

Suma: se suma en decimal y el resultado se convierte a BCD

Resta: se resta en decimal y el resultado se convierte a BCD

Semisumador básico (en inglés half adder - HA)

Suma 1 bit + 1 bit





Tabla de verdad

				1
	Α	В	S	С
_	0	0	0	0
	0	1	1	0
	1	0	1	0
	1	1	0	1

Circuito:


$$S = \overline{A} \cdot B + A \cdot \overline{B} = A \oplus B$$


$$C = A \cdot B$$



Sumador completo (en inglés full adder - FA)

Suma 1 bit + 1 bit + acarreo (C')





$$S = \overline{A} \cdot \overline{B} \cdot C' + \overline{A} \cdot B \cdot \overline{C}' + A \cdot B \cdot C' + A \cdot \overline{B} \cdot \overline{C}' = A \oplus B \oplus C'$$

$$C = A \cdot B + A \cdot C' + B \cdot C'$$

Tabla de verdad


	Α	В	C'	S	С
	0	0	0	0	0
	0	0	1	1	0
	0	1	0	1	0
_	0	1	1	0	1
	1	0	0	1	0
	1	0	1	0	1
	1	1	0	0	1
	1	1	1	1	1
				•	•

Sumador completo (FA) usando semisumadores (HA)

Si se obtiene la ecuación del acarreo de otra manera:

$$C = \overline{A} \cdot B \cdot C' + A \cdot \overline{B} \cdot C' + A \cdot B \cdot \overline{C}' + A \cdot B \cdot C' = (\overline{A} \cdot B + A \cdot \overline{B}) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot C' + A \cdot B \cdot (\underline{C' + \overline{C'}}) = (A \oplus B) \cdot (\underline{C'$$

Entonces se puede representar el sumador completo con dos semisumadores HA y una puerta OR





• Sumador en paralelo con acarreo serie

Suma dos números de n bits cada uno mediante n sumadores completos (también se puede sustituir uno de los sumadores completos por un semisumador):

$$A = A_{n-1} \begin{pmatrix} C_{n-2} & C_0 \\ A_1 & A_0 \end{pmatrix}$$

$$\frac{+}{A+B} = \frac{+}{C_{n-1}} \begin{pmatrix} B_{n-1} & B_1 & B_0 \\ C_{n-2} & C_0 \end{pmatrix}$$






Los bits de los sumandos se introducen simultáneamente.

Ventaja: simplicidad Desventaja: lentitud (retardo n veces el tiempo de retardo de un FA)

• Sumador en paralelo con acarreo paralelo

Se emplea para reducir el tiempo del sumador con acarreo serie, pero es más complejo Utiliza funciones de generación y propagación de acarreo:



$$G_i = A_i \cdot B_i$$

$$P_i = \overline{A_i} \cdot B_i + A_i \cdot \overline{B_i} = A_i \oplus B_i$$

Ci en función de Gi y Pi

$$C_{i} = \overline{A_{i}} \cdot B_{i} \cdot C_{i-1} + A_{i} \cdot \overline{B_{i}} \cdot C_{i-1} + A_{i} \cdot B_{i} \cdot \overline{C_{i-1}} + A_{i} \cdot B_{i} \cdot C_{i-1} = \underbrace{\left(\overline{A_{i}} \cdot B_{i} + A_{i} \cdot \overline{B_{i}}\right)}_{A_{i} \oplus B_{i}} \cdot C_{i-1} + A_{i} \cdot B_{i} \underbrace{\left(\overline{C_{i-1}} + C_{i-1}\right)}_{1} = \underbrace{\left(A_{i} \oplus B_{i}\right)}_{1} \cdot C_{i-1} + A_{i} \cdot B_{i} = G_{i} + P_{i} \cdot C_{i-1}$$

$$C_{1} = G_{1} + P_{1} \cdot C_{0}$$

$$C_{2} = G_{2} + P_{2} \cdot C_{1} = G_{2} + P_{2} \cdot (G_{1} + P_{1} \cdot C_{0}) = G_{2} + P_{2} \cdot G_{1} + P_{2} \cdot P_{1} \cdot C_{0}$$

$$C_{3} = G_{3} + P_{3} \cdot C_{2} = G_{3} + P_{3} \cdot G_{2} + P_{3} \cdot P_{2} \cdot G_{1} + P_{3} \cdot P_{2} \cdot P_{1} \cdot C_{0}$$

$$C_{4} = G_{4} + P_{4} \cdot C_{3} = G_{4} + P_{4} \cdot G_{3} + P_{4} \cdot P_{3} \cdot G_{2} + P_{4} \cdot P_{3} \cdot P_{2} \cdot G_{1} + P_{4} \cdot P_{3} \cdot P_{2} \cdot P_{1} \cdot C_{0}$$

S_i en función de G_i y P_i

$$S_{i} = A_{i} \oplus B_{i} \oplus C_{i-1} = P_{i} \oplus C_{i-1} \qquad S_{1} = P_{1} \oplus C_{0} \qquad S_{2} = P_{2} \oplus C_{1} \qquad S_{3} = P_{3} \oplus C_{2} \qquad S_{4} = P_{4} \oplus C_{3}$$


$$S_1 = P_1 \oplus C_0$$

$$S_2 = P_2 \oplus C$$

$$S_3 = P_3 \oplus C_2$$

$$S_4 = P_4 \oplus C_3$$

Sumador paralelo de 4 bits con acarreo paralelo (el comercial es el 7483A: http://bit.ly/1lddPUg):



El acarreo y la suma pasan respectivamente por 3 y 4 puertas sin importar el número de bits que se suman

Ventaja: es más rápido que el sumador con acarreo serie


Inconveniente: es muy complejo (muchas puertas lógicas)

• Sumador en serie


Existen dos formas de sumar:

En paralelo: es la que se ha visto hasta ahora. Las parejas de bits (1 bit de cada sumando) se introducen simultáneamente en el circuito. En el caso del sumador con acarreo serie se emplean tantos Full Adder como bits tienen los sumandos

En serie: las parejas de bits se introducen sucesivamente (primero el bit menos significativo de cada sumando, luego el segundo menos significativo, hasta el más significativo). Esto provoca una mayor lentitud de respuesta. La gran ventaja frente a los dos sumadores paralelo vistos es que sólo emplea un full adder:




Los impulsos de reloj desplazan los registros de A, B y suma, y cargan la memoria:



• Aplicación de sumadores: el acumulador

Se emplea para sumar varios números X_i de n bits cada uno



El acumulador almacena las sumas parciales Este método se emplea en las calculadoras y en los microprocesadores

Semirestador básico (en inglés half substractor – HS)

resta 1 bit - 1 bit





Tabla de verdad

			1
Α	В	D	В
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0


Circuito:

$$D = \overline{A} \cdot B + A \cdot \overline{B} = A \oplus B$$
$$L = \overline{A} \cdot B$$



• Restador completo (en inglés full substractor - FS)

Suma 1 bit + 1 bit + acarreo (C')



D	A B	00	01	11	10	L	A L' B 00	01	11	10	/
	0	0 0	2 1	⁶ 0	4 1		0 0	2 1	⁶ 0	4 0	. \
	1	1 1	3 0	7 1	5 0		1 1 1	3 1	1	5 0	-

$$\mathsf{D} = \overline{\mathsf{A}} \cdot \overline{\mathsf{B}} \cdot \mathsf{L}' + \overline{\mathsf{A}} \cdot \overline{\mathsf{B}} \cdot \overline{\mathsf{L}}' + \overline{\mathsf{A}} \cdot \overline{\mathsf{B}} \cdot \mathsf{L}' + \overline{\mathsf{A}} \cdot \overline{\mathsf{B}} \cdot \mathsf{L}' = A \bigcirc B \bigcirc L'$$


$$C = \overline{A} \cdot B + \overline{A} \cdot L' + B \cdot L'$$

Tabla de verdad

0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
 0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


Sumador-restador


Ya se vio al principio de este capítulo que se puede restar haciendo la suma de un número negativo. Para implementar un circuito que realice sumas y restas la mejor opción es por tanto que permita sumar números positivos y negativos. Se hará un ejemplo para números de 4 bits:





Suma: B+A
$$\longrightarrow$$
 Sumador
Resta: B-A=B+(-A)= \longrightarrow B+CA1(A) \longrightarrow Complementador y sumador

Paso 1: Implementar un circuito complementador











Sumador-restador

Paso 2: Implementación del circuito completo:

a) En Complemento A 1



b) En Complemento A 2




Multiplicadores

Una forma simple de implementarlo es con:

Puertas AND para los productos bit a bit

Ejemplo comercial de un multiplicador de 4bit x 4bit: Full Adders para las sumas http://bit.ly/1kmPVed (Texas 74284)



Unidad aritmético lógica

Circuito combinacional que realiza operaciones aritméticas y lógicas (como una pequeña calculadora) Un circuito clásico es el 74181 (http://bit.ly/1le2vHx)

En él podemos distinguir:

Dos dígitos de entrada

A:
$$\overline{A}_3 \overline{A}_2 \overline{A}_1 \overline{A}_0$$
 0 es el bit menos significativo
B: $\overline{B}_3 \overline{B}_2 \overline{B}_1 \overline{B}_0$ y los bits están complementados

El resultado de la operación a realizar:


F:
$$\overline{F_3}\overline{F_2}\overline{F_1}\overline{F_0}$$
 } 0 es el bit menos significativo y los bits están complementados

El código de la operación a realizar:

El grupo al que pertenece el código de operación:

Se controla mediante M (si vale 1 es operación

lógica y si vale 1 es operación aritmética)



Las operaciones aritméticas se subdividen en dos grupos dependiendo del valor del bit Cn (en realidad es un bit que si está a 1 le suma una unidad al resultado de la operación aritmética)

El resto de pines del circuito CP, CG, CO, se usan para conexión con otros circuitos

• Unidad aritmético lógica

A continuación está la tabla de operaciones del 74181

	051.5	OTION		ACTIVE-LOW DATA					
	SELE	CTION		M = H	M = H M = L; ARITHMETIC OPERATIONS				
				LOGIC	Cn = L	Cn = H			
S3	S2	S1	S0	FUNCTIONS	(no carry)	(with carry)			
L	L	L	L	F=A	F = A MINUS 1	F = A			
L	L	L	н	F = AB	F = AB MINUS 1	F = AB			
L	L	н	L	F = A + B	F = AB MINUS 1	F = AB			
L	L	Н	Н	F = 1	F = MINUS 1 (2's COMP)	F = ZERO			
L	Н	L	L	F = A + B	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1			
L	н	L	н	F = B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS 1			
L	Н	н	L.	F = A + B	F = A MINUS B MINUS 1	F = A MINUS B			
L	н	Н	н	$F = A + \overline{B}$	F = A + B	F = (A + B) PLUS 1			
н	L	L	L	F = AB	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1			
н	L	L	н	F≈A⊕B	F = A PLUS B	F = A PLUS B PLUS 1			
Н	L	н	L	F=B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS 1			
н	L	н	н	F = A + B	F = (A + B)	F = (A + B) PLUS 1			
н	н	L	L	F=0	F = A PLUS A‡	F = A PLUS A PLUS 1			
Н	н	L	н	F ≈ AB	F = AB PLUS A	F = AB PLUS A PLUS 1			
Н	Н	Н	L	F = AB	F = AB PLUS A	F = AB PLUS A PLUS 1			
н	н	Н	н	F = A	F = A	F = A PLUS 1			

Ejemplo: Se introducen el número $\overline{A_3}\overline{A_2}\overline{A_1}\overline{A_0}$ = 1000, que en realidad es el 0111 (7 en decimal) ya que los bits están complementados.

Se inserta el código de operación $S_3S_2S_1S_0 = 0000$ (en la tabla L indica low=0 y H indica high=1). Por tanto estamos en la primera fila

El grupo de operación es M=0 (operación aritmética) y acarreo Cn=L (primera columna)

Por tanto la operación a realizar es F=A minus 1. Como A vale 7, 7-1=6. F=0110, pero al estar sus bits complementados $F = \overline{F_3} \overline{F_2} \overline{F_1} \overline{F_0} = 1001$