

## 4. CIRCUITOS ARITMÉTICOS

## 4. CIRCUITOS ARITMÉTICOS

### 4.1 Aritmética binaria.

- Introducción.
- Operaciones aritméticas en binario natural
  - Suma binaria
  - Resta binaria
  - Resta como suma: representación de los números negativos en CA1 y en CA2
  - Multiplicación binaria
- Operaciones aritméticas en BCD: suma y resta

### 4.2 Circuitos aritméticos.

- Semisumador básico.
- Sumador completo.
- Sumador paralelo con acarreo serie.
- Sumador paralelo con acarreo paralelo.
- Sumador serie.
- Semirestador básico.
- Restador completo.
- Multiplicadores binarios.
- Unidad aritmético lógica.

- Introducción

## Suma y producto lógico:

Hemos visto que el conjunto  $B \{0,1\}$  y las operaciones  $(+,\cdot)$  se definen como



**Suma lógica**

+	0	1
0	0	1
1	1	1

**Producto lógico**

$\cdot$	0	1
0	0	0
1	0	1

Para representarlas en forma de circuito digital basta con emplear una puerta AND y una OR



## Suma y producto aritmético:

La suma y el producto aritmético obedecen a las siguientes tablas:

**Suma aritmética**

+	0	1
0	0	1
1	1	2

**Producto aritmético**

$\cdot$	0	1
0	0	0
1	0	1


Para el producto aritmético la tabla es la misma que para el producto lógico, pero ya veremos que cuando se multiplican números de varios bit la cosa es diferente y no basta con emplear puertas AND

En cuanto a la suma aritmética, se aprecia la diferencia con respecto a la suma lógica. Al sumar  $1+1$  el resultado es 2 y se requiere un bit adicional (llamado bit de acarreo)


**En general los circuitos aritméticos tienen una cierta complejidad que se abordará en este capítulo**

- **Suma en binario**

Se va sumando cada pareja de bits con el acarreo de la pareja anterior



Los números A y B y el resultado S se almacenan en registros



Si el registro es de  $n$  bits  $\Rightarrow$  el número más grande que puede ser almacenado es  $2^n - 1$

- Si  $S = A+B \leq 2^n-1 \implies$  no hay problema (con n bits se puede representar el número resultante)

- Si  $S = A+B > 2^n-1 \implies$  desbordamiento (en inglés overflow; con n bits no se puede representar el número resultante)  
 $S = A+B-2^n$

## Ejemplos de suma en binario

Para un registro de 4 bits, el número más grande es  $2^4-1=15$ , que en binario es 1111

Suma sin desbordamiento:

$$\begin{array}{r} 1010 \\ + 0100 \\ \hline 1110 \end{array} \quad \begin{array}{r} 10 \\ + 4 \\ \hline 14 \end{array} \quad \begin{array}{r} A \\ + B \\ \hline S \end{array}$$

Suma con desbordamiento:

$$\begin{array}{r} 1101 \\ + 1001 \\ \hline (1)0110 \end{array} \quad \begin{array}{r} 11 \\ + 9 \\ \hline 22 \end{array} \quad \begin{array}{r} A \\ + B \\ \hline S \end{array}$$

## Resta en binario

Se va restando cada pareja de bits con la llevada de la pareja anterior

$$\begin{array}{r} 11011 \\ - 01101 \\ \hline 01110 \end{array} \quad \begin{array}{r} 27 \\ - 13 \\ \hline 14 \end{array} \quad \begin{array}{r} A \\ - B \\ \hline S \end{array}$$

También se puede convertir la resta en suma de un número negativo. De esta manera se evita realizar la operación de la resta

En el capítulo 2 se vio que los números se representan de forma negativa de tres maneras:

- Convenio signo magnitud
- Complemento A 1
- Complemento A 2

Como se verá a continuación, no se puede realizar la resta como suma con todos ellos

## • Resta como suma de número negativo

Convenio signo-magnitud:

		S	Magnitud		S	Magnitud
4		0	1 0 0		3	0 0 1 1
<sup>+</sup> (-2)	<sup>+</sup>	1	0 1 0		<sup>+</sup> (-3)	<sup>+</sup> 1 0 1 1
<hr/>		2	≠ 1 1 1 0 = -6		<hr/>	
					0	≠ 1 1 1 0 = -6

**¡No funciona!**

Convenio complemento A 1: (cuando la suma da acarreo se añade un 1 al resultado)

CA1(2)=11101

	S	
1 2	0	1 1 1 0 0
<sup>+</sup> (-2)	<sup>+</sup>	1 1 1 0 1
<hr/>		1 0 1 0 0 1
		acarreo → + 1
		1 0 1 0 = + 1 0

CA1(12)=10011

	S	
2	0	0 0 1 0
<sup>+</sup> (-1 2)	<sup>+</sup>	1 0 0 1 1
<hr/>		1 0 1 0 1 = CA1(10) = - 1 0

Convenio complemento A 2:

CA2(2)=11110

	S	
1 2	0	1 1 1 0 0
<sup>+</sup> (-2)	<sup>+</sup>	1 1 1 1 0
<hr/>		1 0 1 0 1 0 = + 1 0

CA2(12)=10011

	S	
2	0	0 0 1 0
<sup>+</sup> (-1 2)	<sup>+</sup>	1 0 1 0 0
<hr/>		1 0 1 1 0 = CA2(10) = - 1 0

Desbordamiento en complemento A 1 y A 2:

Cuando los dos sumandos son positivos o negativos y el signo del resultado es contrario al de los sumandos

	S	
1 2	0	1 1 0 0
<sup>+</sup> 1 2	<sup>+</sup>	0 1 1 0 0
<hr/>		2 4 ≠ (1) 1 0 0 0 = CA2(8) = - 8

**Signo distinto que los sumandos**

## • Multiplicación binaria

Se realiza como la decimal pero con dígitos binarios

$$\begin{array}{r}
 15 \\
 \times 15 \\
 \hline
 75 \\
 15 \phantom{00} \\
 \hline
 225
 \end{array}
 \quad
 \begin{array}{r}
 1111 \\
 \times 1111 \\
 \hline
 1111 \\
 1111 \\
 1111 \\
 1111 \\
 \hline
 11100001
 \end{array}$$

→ = 1 1 1 0 0 0 0 1

## • Operaciones aritméticas en BCD

**Suma:** se suma en decimal y el resultado se convierte a BCD

$$\begin{array}{r}
 A \\
 + B \\
 \hline
 S
 \end{array}
 \quad
 \begin{array}{r}
 1 \phantom{00} \\
 \uparrow \\
 13 \\
 + 9 \\
 \hline
 22
 \end{array}
 = \overbrace{0010}^2 \overbrace{0010}^2$$

**Resta:** se resta en decimal y el resultado se convierte a BCD

$$\begin{array}{r}
 A \\
 - B \\
 \hline
 S
 \end{array}
 \quad
 \begin{array}{r}
 1 \phantom{00} \\
 \uparrow \\
 23 \\
 - 9 \\
 \hline
 14
 \end{array}
 = \overbrace{0001}^1 \overbrace{0100}^4$$

## Semisumador básico (en inglés half adder - HA)

Suma 1 bit + 1 bit





Tabla de verdad

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Circuito:

$$S = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$$

$$C = A \cdot B$$



## Sumador completo (en inglés full adder - FA)

Suma 1 bit + 1 bit + acarreo (C')




Tabla de verdad

A	B	C'	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

**S**

A \ B	00	01	11	10
0	0	1	0	1
1	1	0	1	0

**C**

A \ B	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$S = \bar{A} \cdot \bar{B} \cdot C' + \bar{A} \cdot B \cdot \bar{C}' + A \cdot \bar{B} \cdot C' + A \cdot B \cdot \bar{C}' = A \oplus B \oplus C'$$

$$C = A \cdot B + A \cdot C' + B \cdot C'$$




- Sumador completo (FA) usando semisumadores (HA)**

Si se obtiene la ecuación del acarreo de otra manera:

$$C = \bar{A} \cdot B \cdot C' + A \cdot \bar{B} \cdot C' + A \cdot B \cdot \bar{C}' + A \cdot B \cdot C' = (\bar{A} \cdot B + A \cdot \bar{B}) \cdot C' + A \cdot B \cdot \underbrace{(C' + \bar{C}')}_{1} = (A \oplus B) \cdot C' + A \cdot B$$

Entonces se puede representar el sumador completo con dos semisumadores HA y una puerta OR




- Sumador en paralelo con acarreo serie**

Suma dos números de n bits cada uno mediante n sumadores completos (también se puede sustituir uno de los sumadores completos por un semisumador):

$$\begin{array}{r} A = A_{n-1} A_{n-2} \dots A_1 A_0 \\ + B = B_{n-1} B_{n-2} \dots B_1 B_0 \\ \hline A+B = C_{n-1} S_{n-1} \dots S_1 S_0 \end{array}$$

The diagram shows the bit-level representation of the parallel carry ripple-through adder. The inputs are A and B, and the outputs are the sum S and the carry C. The carry C<sub>n-1</sub> is the final carry out of the most significant bit.



Los bits de los sumandos se introducen simultáneamente.

Ventaja: simplicidad

Desventaja: lentitud (retardo n veces el tiempo de retardo de un FA)

## • Sumador en paralelo con acarreo paralelo

Se emplea para reducir el tiempo del sumador con acarreo serie, pero es más complejo

Utiliza funciones de generación y propagación de acarreo:

		$A_i$	$B_i$	$C_{i-1}$	$S_i$	$C_i$		$G_i$	$P_i$
Sumando 0+0	0	0	0	0	0	0	No se genera acarreo $C_i=0$	0	0
	1	0	0	1	1	0		0	0
Sumando 0+1	2	0	1	0	1	0	Se propaga el acarreo $C_i$ $C_i=C_{i-1}$	0	1
	3	0	1	1	0	1		0	1
Sumando 1+0	4	1	0	0	1	0	Se genera acarreo $C_i=1$	0	1
	5	1	0	1	0	1		0	1
Sumando 1+1	6	1	1	0	0	1		1	0
	7	1	1	1	1	1		1	0

$G_i$	$A_i \backslash B_i$	00	01	11	10
$C_{i-1}$	0	0	0	1	0
	1	0	0	1	0

$$G_i = A_i \cdot B_i$$

$P_i$	$A_i \backslash B_i$	00	01	11	10
$C_{i-1}$	0	0	1	0	1
	1	0	1	0	1

$$P_i = \bar{A}_i \cdot B_i + A_i \cdot \bar{B}_i = A_i \oplus B_i$$

$C_i$  en función de  $G_i$  y  $P_i$

$$C_i = \bar{A}_i \cdot B_i \cdot C_{i-1} + A_i \cdot \bar{B}_i \cdot C_{i-1} + A_i \cdot B_i \cdot \bar{C}_{i-1} + A_i \cdot B_i \cdot C_{i-1} = \underbrace{(\bar{A}_i \cdot B_i + A_i \cdot \bar{B}_i)}_{A_i \oplus B_i} \cdot C_{i-1} + A_i \cdot B_i \cdot (\underbrace{\bar{C}_{i-1} + C_{i-1}}_1) = (A_i \oplus B_i) \cdot C_{i-1} + A_i \cdot B_i = G_i + P_i \cdot C_{i-1}$$

$$C_1 = G_1 + P_1 \cdot C_0$$

$$C_2 = G_2 + P_2 \cdot C_1 = G_2 + P_2 \cdot (G_1 + P_1 \cdot C_0) = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot C_0$$

$$C_3 = G_3 + P_3 \cdot C_2 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot C_0$$


$$C_4 = G_4 + P_4 \cdot C_3 = G_4 + P_4 \cdot G_3 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot P_3 \cdot P_2 \cdot G_1 + P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot C_0$$

## Circuitos aritméticos

$S_i$  en función de  $G_i$  y  $P_i$

$$S_i = \underbrace{A_i \oplus B_i}_{P_i} \oplus C_{i-1} = P_i \oplus C_{i-1} \quad S_1 = P_1 \oplus C_0 \quad S_2 = P_2 \oplus C_1 \quad S_3 = P_3 \oplus C_2 \quad S_4 = P_4 \oplus C_3$$

Sumador paralelo de 4 bits con acarreo paralelo (el comercial es el 7483A: <http://bit.ly/1lddPUg>):



El acarreo y la suma pasan respectivamente por 3 y 4 puertas sin importar el número de bits que se suman

**Ventaja:** es más rápido que el sumador con acarreo serie


**Inconveniente:** es muy complejo (muchas puertas lógicas)

- **Sumador en serie**


Existen dos formas de sumar:

**En paralelo:** es la que se ha visto hasta ahora. Las parejas de bits (1 bit de cada sumando) se introducen simultáneamente en el circuito. En el caso del sumador con acarreo serie se emplean tantos Full Adder como bits tienen los sumandos

**En serie:** las parejas de bits se introducen sucesivamente (primero el bit menos significativo de cada sumando, luego el segundo menos significativo, hasta el más significativo). Esto provoca una mayor lentitud de respuesta. La gran ventaja frente a los dos sumadores paralelo vistos es que sólo emplea un full adder:




Los impulsos de reloj desplazan los registros de A, B y suma, y cargan la memoria:



- Aplicación de sumadores: el acumulador**

Se emplea para sumar varios números  $X_i$  de  $n$  bits cada uno



El acumulador almacena las sumas parciales

Este método se emplea en las calculadoras y en los microprocesadores

## Semirestador básico (en inglés half subtractor – HS)

resta 1 bit - 1 bit





Tabla de verdad

A	B	D	L
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Circuito:

$$D = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$$

$$L = \bar{A} \cdot B$$



## Restador completo (en inglés full subtractor - FS)

Suma 1 bit + 1 bit + acarreo (C')




Tabla de verdad

A	B	L'	S	L
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

D

A \ B	00	01	11	10
0	0	1	0	1
1	1	0	1	0

L


A \ B	00	01	11	10
0	0	1	0	0
1	1	1	1	0

$$D = \bar{A} \cdot \bar{B} \cdot L' + \bar{A} \cdot B \cdot \bar{L}' + A \cdot \bar{B} \cdot \bar{L}' + A \cdot B \cdot L' = A \oplus B \oplus L'$$

$$C = \bar{A} \cdot B + \bar{A} \cdot L' + B \cdot L'$$

## • Sumador-restador

Ya se vio al principio de este capítulo que se puede restar haciendo la suma de un número negativo. Para implementar un circuito que realice sumas y restas la mejor opción es por tanto que permita sumar números positivos y negativos. Se hará un ejemplo para números de 4 bits:




C	S	
0	B-A	Resta
1	B+A	Suma

Suma:  $B+A$   $\Rightarrow$  Sumador

Resta:  $B-A=B+(-A)=$   $\left| \begin{array}{l} B+CA1(A) \\ B+CA2(A) \end{array} \right. \Rightarrow$  Complementador y sumador

Paso 1: Implementar un circuito complementador




C	Y	
0	$\bar{A}$	Complementa
1	A	No complementa


Tabla para complementar uno de los bit de A:  $A_i$

C	$A_i$	$Y_i$
0	0	1
0	1	0
1	0	0
1	1	1

$$D = \bar{A}_i \cdot \bar{C} + A_i \cdot C = \bar{A}_i \oplus C$$




Complementador de 4 bits:



## • Sumador-restador


Paso 2: Implementación del circuito completo:

a) En Complemento A 1



$$\begin{array}{r}
 5 \quad 0101 \\
 + 2 \quad 0010 \\
 \hline
 7 = 0111
 \end{array}
 \quad
 \begin{array}{r}
 5 \quad 0101 \\
 + (-2) \quad 1101 \\
 \hline
 3 \quad 10010 \\
 \text{acarreo} \rightarrow +1 \\
 \hline
 0011 = 3
 \end{array}$$

b) En Complemento A 2



$$\begin{array}{r}
 1 \quad 0001 \\
 + 4 \quad 0100 \\
 \hline
 5 = 0101
 \end{array}
 \quad
 \begin{array}{r}
 1 \quad 0001 \\
 + (-4) \quad 1100 \\
 \hline
 (-3) = 1101 = \text{CA2}(3)
 \end{array}$$



- Multiplicadores**


Una forma simple de implementarlo es con:

- Puertas AND para los productos bit a bit
- Full Adders para las sumas

Ejemplo comercial de un multiplicador de 4bit x 4bit:

<http://bit.ly/1kmPVed> (Texas 74284)

Multiplicador 4 bit x 4 bit  
(combinando multiplicadores  
de este tipo se pueden  
conseguir 8 bit x 8 bit,  
16 bit x 16 bit, etc.)



## • Unidad aritmético lógica

Circuito combinacional que realiza operaciones aritméticas y lógicas (como una pequeña calculadora)

Un circuito clásico es el 74181 (<http://bit.ly/1le2vHx>)

En él podemos distinguir:

Dos dígitos de entrada

$A: \bar{A}_3 \bar{A}_2 \bar{A}_1 \bar{A}_0$  } 0 es el bit menos significativo  
 $B: \bar{B}_3 \bar{B}_2 \bar{B}_1 \bar{B}_0$  } y los bits están complementados

El resultado de la operación a realizar:

$F: \bar{F}_3 \bar{F}_2 \bar{F}_1 \bar{F}_0$  } 0 es el bit menos significativo  
 y los bits están complementados

El código de la operación a realizar:


S:  $S_3 S_2 S_1 S_0$

El grupo al que pertenece el código de operación:

Se controla mediante M (si vale 1 es operación lógica y si vale 0 es operación aritmética)

Las operaciones aritméticas se subdividen en dos grupos dependiendo del valor del bit  $C_n$  (en realidad es un bit que si está a 1 le suma una unidad al resultado de la operación aritmética)

El resto de pines del circuito CP, CG, CO, se usan para conexión con otros circuitos



## • Unidad aritmético lógica

A continuación está la tabla de operaciones del 74181

SELECTION				ACTIVE-LOW DATA		
				M = H LOGIC FUNCTIONS	M = L; ARITHMETIC OPERATIONS	
S3	S2	S1	S0		Cn = L (no carry)	Cn = H (with carry)
L	L	L	L	$F = \overline{A}$	<b><math>F = A \text{ MINUS } 1</math></b>	$F = A$
L	L	L	H	$F = \overline{AB}$	$F = AB \text{ MINUS } 1$	$F = AB$
L	L	H	L	$F = \overline{A} + B$	$F = \overline{AB} \text{ MINUS } 1$	$F = \overline{AB}$
L	L	H	H	$F = 1$	$F = \text{MINUS } 1 \text{ (2's COMP)}$	$F = \text{ZERO}$
L	H	L	L	$F = \overline{A + B}$	$F = A \text{ PLUS } (A + \overline{B})$	$F = A \text{ PLUS } (A + \overline{B}) \text{ PLUS } 1$
L	H	L	H	$F = \overline{B}$	$F = AB \text{ PLUS } (A + \overline{B})$	$F = AB \text{ PLUS } (A + \overline{B}) \text{ PLUS } 1$
L	H	H	L	$F = A \oplus B$	$F = A \text{ MINUS } B \text{ MINUS } 1$	$F = A \text{ MINUS } B$
L	H	H	H	$F = A + \overline{B}$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ PLUS } 1$
H	L	L	L	$F = \overline{AB}$	$F = A \text{ PLUS } (A + B)$	$F = A \text{ PLUS } (A + B) \text{ PLUS } 1$
H	L	L	H	$F = A \oplus B$	$F = A \text{ PLUS } B$	$F = A \text{ PLUS } B \text{ PLUS } 1$
H	L	H	L	$F = B$	$F = \overline{AB} \text{ PLUS } (A + B)$	$F = \overline{AB} \text{ PLUS } (A + B) \text{ PLUS } 1$
H	L	H	H	$F = A + B$	$F = (A + B)$	$F = (A + B) \text{ PLUS } 1$
H	H	L	L	$F = 0$	$F = A \text{ PLUS } A^\dagger$	$F = A \text{ PLUS } A \text{ PLUS } 1$
H	H	L	H	$F = \overline{AB}$	$F = AB \text{ PLUS } A$	$F = AB \text{ PLUS } A \text{ PLUS } 1$
H	H	H	L	$F = AB$	$F = \overline{AB} \text{ PLUS } A$	$F = \overline{AB} \text{ PLUS } A \text{ PLUS } 1$
H	H	H	H	$F = A$	$F = A$	$F = A \text{ PLUS } 1$

Ejemplo: Se introducen el número  $\overline{A}_3\overline{A}_2\overline{A}_1\overline{A}_0 = 1000$ , que en realidad es el 0111 (7 en decimal) ya que los bits están complementados.

Se inserta el código de operación  $S_3S_2S_1S_0 = 0000$  (en la tabla L indica low=0 y H indica high=1). Por tanto estamos en la primera fila

El grupo de operación es M=0 (operación aritmética) y acarreo Cn=L (primera columna)

Por tanto la operación a realizar es  $F=A$  minus 1. Como A vale 7,  $7-1=6$ .  $F=0110$ , pero al estar sus bits complementados  **$F = \overline{F}_3\overline{F}_2\overline{F}_1\overline{F}_0 = 1001$**