# 8. CIRCUITOS DIGITALES INTEGRADOS: FAMILIAS LÓGICAS



# 8. CIRCUITOS DIGITALES INTEGRADOS: FAMILIAS LÓGICAS


- 8.1 Circuitos digitales integrados. Características generales de las principales familias.
- Introducción
- La puerta NAND 74'00
- Nomenclatura y encapsulado de los circuitos digitales integrados.
- Características o parámetros generales de los circuitos digitales.
- Conectividad entre diferentes tecnologías
- La familia TTL y subfamilias

## • Puertas lógicas con diodos

A la hora de diseñar circuitos integrados para puertas lógicas, lo lógico es recurrir a los componentes electrónicos más sencillos, como el diodo


El diodo semiconductor tiene dos estados: conducción (ON) y no conducción (OFF)

Puerta AND con diodos empleando lógica positiva (L=0 y H=1):



| A        | В        | С        | Υ        |
|----------|----------|----------|----------|
| L (0V)   | L (0V)   | L (0V)   | L (VD)   |
| L (0V)   | L (0V)   | H (+VCC) | L (VD)   |
| L (0V)   | H (+VCC) | L (0V)   | L (VD)   |
| L (0V)   | H (+VCC) | H (+VCC) | L (VD)   |
| H (+VCC) | L (0V)   | L (0V)   | L (VD)   |
| H (+VCC) | L (0V)   | H (+VCC) | L (VD)   |
| H (+VCC) | H (+VCC) | L (0V)   | L (VD)   |
| H (+VCC) | H (+VCC) | H (+VCC) | H (+VCC) |

Puerta OR con diodos empleado lógica positiva (L=0 y H=1):



| •        | •        | •        | -        |
|----------|----------|----------|----------|
| Α        | В        | С        | Υ        |
| L (0V)   | L (0V)   | L (0V)   | L (VD)   |
| L (0V)   | L (0V)   | H (+VCC) | H (+VCC) |
| L (0V)   | H (+VCC) | L (0V)   | H (+VCC) |
| L (0V)   | H (+VCC) | H (+VCC) | H (+VCC) |
| H (+VCC) | L (0V)   | L (0V)   | H (+VCC) |
| H (+VCC) | L (0V)   | H (+VCC) | H (+VCC) |
| H (+VCC) | H (+VCC) | L (0V)   | H (+VCC) |
| H (+VCC) | H (+VCC) | H (+VCC) | H (+VCC) |
|          |          |          | -        |

#### <u>Leyenda:</u>

+VCC = alimentación


VD = tensión del diodo en conducción

## Puertas lógicas con diodos - limitaciones


No es posible realizar una puerta NOT con diodos

No se pueden conectar puertas AND y OR realizadas con diodos (se demuestra a continuación):

En una AND con las tres entradas a H, su salida es H. Si se conecta la salida de la AND a una entrada de una OR de tres entradas, y las otras dos entradas de la OR son L, para que la salida sea H □ R2»R1




En una OR con las tres entradas a L, su salida es L. Si se conecta la salida de la OR a una entrada de una AND de tres entradas, y las otras dos entradas de la AND son H, para que la salida sea L □ R1»R2



**Conclusión:** para conectar AND con OR de distintas maneras unas veces R1 debe ser mucho mayor que R2 y otras veces R1 debe ser mucho menor que R2. Necesitamos puertas que valgan para todas las situaciones. Y además falta implementar la puerta NOT. Todo esto se logra con el transistor, célula básica de la electrónica digital y en general de toda la electrónica

## Puertas lógicas con transistores

La puerta NOT se puede implementar de forma sencilla mediante un transistor:



Cuando la tensión base-emisor  $V_{BE}$  supera un umbral (0.6-0.7V dependiendo del modelo de transistor), el transistor conduce e  $I_B$  aumenta de forma exponencial, lo que provoca que el transistor se sature y la tensión colector emisor se sitúa en torno a los 0.2 V. Es decir,  $V_o \approx 0$ 


Cuando la tensión base-emisor  $V_{BE}$  es baja, el transistor no conduce (está en corte) y por tanto  $I_B$  e  $I_C$  son 0. Esto provoca que en  $R_C$  no caiga la tensión y por tanto  $V_O = V_{CC}$ 

Lo anterior se puede resumir en la siguiente tabla de verdad:

El resto de puertas lógicas (OR, AND, NAND, NOR, XOR y NXOR), no son tan sencillas de implementar como la NOT. De ellas se verá, por constituir en sí un conjunto completo, la puerta NAND

# La puerta NAND 74'00


# • Circuito de la puerta NAND 74'00



## Encapsulado y pines del circuito 74'00

El circuito para la puerta NAND que se acaba de mostrar es en realidad una parte del circuito que se integra en el chip 74'00 que se utiliza en la práctica 1 de la asignatura.


El circuito completo está compuesto de 4 puertas NAND (cuatro copias del circuito NAND) y además se encapsula de cara a su protección. A continuación se muestra el circuito 74'08 (de la misma familia que el 74'00), que está formado por 4 AND:



Puerta AND cuadruple

Forma final del circuito una vez que ha sido encapsulado

Los conectores llevan una numeración determinada y es MUY IMPORTANTE observar su esquema de conexión ya que un mal conexionado puede conllevar un funcionamiento erróneo o la destrucción del circuito



## El siguiente ejemplo servirá para entender la nomenclatura de los circuitos digitales integrados:

#### **Device Names and Package Designators**

Standard Prex

Examples: SN - Standard Prefix

SNJ - Conforms to MIL-PRF-38535 (QML)

2 Temperature Range

Examples: 54 - Military

74 - Commercial

#### 3 Family

Examples:

Blank - Transistor-Transistor Logic (TTL) ABT - Advanced BiCMOS Technology

ABTE/ETL - Advanced BiCMOS Technology/

Enhanced Transceiver Logic AC/ACT - Advanced CMOS Logic

AHC/AHCT - Advanced High-Speed CMOS Logic

ALB - Advanced Low-Voltage BiCMOS

ALS - Advanced Low-Power Schottky Logic

ALVC - Advanced Low-Voltage CMOS Technology

ALVT - Advanced Low-Voltage BiCMOS Technology

AS - Advanced Schottky Logic

AUC - Advanced Ultra-Low-Voltage CMOS Logic

AUP - Advanced Ultra-Low-Power CMOS Logic AVC - Advanced Very Low-Voltage CMOS Logic

BCT - BiCMOS Bus-Interface Technology

CB3Q - 2.5-V/3.3-V Low-Voltage High-Bandwidth

Bus-Switch Crossbar Technology Logic

CB3T - 2.5-V/3.3-V Low-Voltage Translator

Bus-Switch Crossbar Technology Logic

CBT - Crossbar Technology

CBT-C - 5-V Bus-Switch Crossbar Technology

Logic With -2-V Undershoot Protection

CBTLV - Low-Voltage Crossbar Technology Logic

F - F Logic

FB - Backplane Transceiver Logic/Futurebus+

GTL - Gunning Transceiver Logic

GTLP - Gunning Transceiver Logic Plus HC/HCT - High-Speed CMOS Logic

HSTL - High-Speed Transceiver Logic

LS - Low-Power Schottky Logic

LV-A - Low-Voltage CMOS Technology

LV-AT - Low-Voltage CMOS Technology -

TTL Compatible

LVC - Low-Voltage CMOS Technology

LVT - Low-Voltage BiCMOS Technology

PCA/PCF - I2C Inter-Integrated Circuit Applications

S - Schottky Logic


SSTL - Stub Series-Terminated Logic

SSTU - Stub Series-Terminated Ultra-Low-Voltage Logic

SSTV/SSTVF - Stub Series-Terminate Low-Voltage Logic

TVC - Translation Voltage Clamp Logic

VME - VERSAmodule Eurocard Bus Technology



#### 4 Special Features

Blank = No Special Features

C - Configurable VCC (LVCC)

D - Level-Shifting Diode (CBTD)

H - Bus Hold (ALVCH) Circuitry (CBTK) K - Undershoot-Protection Ports (LVCR)

R - Damping Resistor on Both Output

S - Schottky Clamping Diode (CBTS)

Z - Power-Up 3-State (LVCZ)

#### 5 Bit Width

Examples:

Blank = Gates, MSI, and Octals

1G - Single Gate

2G - Dual Gate

3G - Triple Gate

8 - Octal IEEE 1149.1 (JTAG)

16 - Widebus (16-, 18- and 20-bit)

18 - Widebus IEEE 1149.1 (JTAG)

32 - Widebus+ (32- and 36-bit)

#### 6 Options

Blank = No Options Output Port Examples:

2 - Series Damping Resistor on One

4 - Level Shifter

25 - 25-Ω Line Driver

#### Function

244 - Noninverting Buffer/Driver

374 - D-Type Flip-Flop

573 - D-Type Transparent Latch

640 - Inverting Transceiver

#### 8 Device Revision

Examples: Blank = No Revision

Letter Designator A-Z

#### 9 Packages

Commercial: D. DW - Small-Outline Integrated Circuit (SOIC)

DB, DBQ, DCT, DL - Shrink Small-Outline Package

DBB, DGV - Thin Very Small-Outline Package (TVSOP) DBQ - Quarter-Size Small-Outline Package (QSOP)

DBV. DCK. DCY. PK - Small-Outline Transistor (SOT)

DCU - Very Thin Shrink Small-Outline Package (VSSOP)

DGG, PW - Thin Shrink Small-Outline Package (TSSOP)

FN - Plastic Leaded Chip Carrier (PLCC)

GGM, GKE, GKF, ZKE, ZKF - MicroStar BGATM

Low-Profile Fine-Pitch Ball Grid Array (LFBGA) GQL, GQN, ZQL, ZQN, ZXU, ZXY - MicroStar Junio<sup>TM</sup>

Very-Thin-Profile Fine-Pitch Ball Grid Array (VFBGA)

N, NT, P - Plastic Dual-In-Line Package (PDIP)

NS. PS - Small-Outline Package (SOP)

PAG, PAH, PCA, PCB, PM, PN, PZ - Thin Quad

Flatpack (TQFP) PH. PQ. RC - Quad Flatpack (QFP)

PZA - Low-Profile Quad Flatpack (LQFP)

RGQ, RGY, DRY, RSE, RSW, DRJ, DRC, RGE-

Quad Flatpack No Lead (QFN) YZP - NanoStar<sup>TM</sup> and NanoFree<sup>TM</sup> Die-Size

Ball Grid Array (DSBGA†) Military: FK - Leadless Ceramic Chip Carrier (LCCC)

GB - Ceramic Pin Grid Array (CPGA)

HFP, HS, HT, HV - Ceramic Quad Flatpack (CQFP)

J. JT - Ceramic Dual-In-Line Package (CDIP)

W, WA, WD - Ceramic Flatpack (CFP)

#### 10 Tape and Reel

R - Tape and reel packing (standard reel quantities)

T - Tape and reel packing (short reel, 250 units)

#### 11 RoHS and Green Status


E - Conforms to JEDEC JESD97 E-Category specification for Pb-free and reduced environmentally unfriendly substances

G - Additional reductions in environmentally unfriendly substances (Sb and Br) in addition to E reductions

† DSBGA is the JEDEC reference for wafer chip scale package (WCSP)

Logic Guide Texas Instruments

Otro ejemplo de la nomenclatura de los circuitos digitales integrados:



Si analizamos la pastilla NAND SN74LS00N del distribuidor Farnell (<a href="http://bit.ly/1suq8j1">http://bit.ly/1suq8j1</a>):

1: fabricante: SN – Texas instruments (la lista completa de fabricantes en la siguiente diapositiva)

2: rango de temperaturas de trabajo: 74, que indica de 0 a 70°C (si fuera 54 indica de -55 y 125°C)

3: familia de dispositivos: LS, que significa Low Schottky (lo veremos en las diapositivas finales)

4,5,6: en blanco – sin opciones

7: función del dispositivo: 00 (puertas NAND)

8: revisión: en blanco (luego es la primera versión)

9: tipo de encapsulado: N, que significa plástico y con esta geometría

10,11: enpaquetado y protección ambiental: en blanco (sin protección ambiental y empaquetado estándar)



## Siglas de los fabricantes de circuitos integrados (aparecen al principio de la nomenclatura en el chip):

AD; Analog Devices

AM: Advanced Micro Devices

AT; Atmel

bg; Benchmarg

CA; RCA (analog)

CD; RCA (digital)

CLC; Comlinear Corp.

CS; Crystal Semiconductor

CS; Cherry Semiconductor

CY; Cypress Semiconductor

DG; Siliconix

DS; Dallas Semiconductor

DM; National Semiconductor (digital) MAX; Maxim

EDI; Electronic Designs Inc. EDI

EL; Elanted

EP; Altera (Classic series)

EPC; Altera (EPROM)

EPF; Altera (Flex series)

EPM; Altera (MAX series)

GM: Goldstar

HA; Hitachi (analog)

HAT; Hitachi

HD; Hitachi (digital)

HEF; Philips

HI: Harris HM; Harris Microwave HM; Hitachi

HY; Hyundai

HYB: Siemens

IDT; Integrated Devices Technology, IDT

IRF; International Rectifier

IP: Integrated Power

II: Micron

HI; Intersil [Harris]

LGS; Goldstar LM; National

M: Mitsubishi

MACH; Vantis (MACH, PLD)

MB; Fujitsu MC; Motorola

MN: Micro Networks

MT; Micron Technology

NDS; National Semiconductor

NE; Signetics

NEC; NEC

OKI; Oki Data

MC; ON Semiconductor [Motorola]

PI; Pericom

PM; PMI "Analog Devices"

PWM; Siliconix

OL; Ouick Logic

QSI; Quality Semiconductor

SA; Signetics

SD: SGS Thomson

SE; Signetics

SEC; Samsung Electronics

SG; Silcon General

SI; Siliconix

SN; Texas Instruments, TI (Standard commercial grade parts)

SNJ; Texas Instruments, TI (MIL/QML Qualified)

SPT; Signal Processing Technologies, SPT

SSD; Samsung Electronics

SU; Signetics

SY; Synergy Semiconductor

TA; Toshiba

TC; Toshiba

TD; Pro-Electronics

TL; Texas Instruments (analog, Linear)

TMS; Texas Instruments

X; Xicor

XC; Xilinx

XR; Exar Corp.

uA; Fairchild

UC; Unitrode Integrated Circuits

Z; Zilog

ZD; Zeltex

Los encapsulados varían dependiendo del fabricante. Acabamos de ver que el encapsulado N de Texas Instruments no se encuentra entre los de RCA digital. Los de Texas (<a href="http://bit.ly/1tzevKb">http://bit.ly/1tzevKb</a>) son:

| BGA  | FC/CSP   | LCCC                                 | <b>QFP</b>                                 | TVFLGA                          |
|--|--|--------------------------------------|--|---------------------------------|
| Ball Grid Array                                    | Flip Chip / Chip Scale Package                       | Leadless Ceramic Chip Carrier        | Quad Flat Package                          | Thin Very-Fine Land Grid Array  |
| CBGA   | HLQFP Thermally Enhanced Low Profile QFP             | <b>PDIP</b>                          | <b>SIP</b>                                 | TVSOP                           |
| Ceramic Ball Grid Array                            |  | Plastic Dual-In-Line Package         | Single-In-Line Package                     | Very Thin Small-Outline Package |
| CDIP   | <b>HOFP</b>  | <b>PFM</b>                           | SOJ  | <b>VOFP</b>                     |
| Glass-Sealed Ceramic Dual In-Line Package          | Thermally Enhanced Quad Flat Package                 | Plastic Flange Mount Package         | J-Leaded Small-Outline Package             | Very Thin Quad Flat Package     |
| CDIP SB<br>Side-Braze Ceramic Dual In-Line Package | HSOP Thermally Enhanced Small-Outline Package        | <b>QFP</b><br>Quad Flat Package      | SOP<br>Small-Outline Package (Japan)       |                                 |
| CFP<br>Both Formed and Unformed CFP                | HTOFP Thermally Enhanced Thin Quad Flat Pack         | <b>SIP</b><br>Single-In-Line Package | SSOP<br>Shrink Small-Outline Package       |                                 |
| CPGA   | HTSSOP   | <b>SOJ</b>                           | <b>TFP</b>                                 |                                 |
| Ceramic Pin Grid Array                             | Thermally Enhanced Thin Shrink Small-Outline Package | J-Leaded Small-Outline Package       | Triple Flat Pack                           |                                 |
| CZIP   | HVOFP  | SOP                                  | TO/SOT                                     |                                 |
| Ceramic Zig-Zag Package                            | Thermally Enhanced Very Thin Quad Flat Package       | Small-Outline Package (Japan)        | Cylindrical Package                        |                                 |
| Description Description of package type.           | JEDEC The JEDEC Standard for this package type.      | SSOP<br>Shrink Small-Outline Package | <b>TQFP</b><br>Thin Quad Flat Package      |                                 |
| <b>DFP</b> Dual Flat Package                       | JLCC<br>J-Leaded Ceramic or Metal Chip Carrier       | <b>TFP</b><br>Triple Flat Pack       | TSSOP<br>Thin Shrink Small-Outline Package |                                 |

Cada encapsulado tiene uno o varios códigos dependiendo de los pines y de las dimensiones del chip Por ejemplo el PDIP incluye estos códigos entre los que se encuentra el encapsulado N del chip SN74LS00N:

PDIP N, NAM, NBG, NE, NFF, NFG, NFH, NFJ, NFK, NSQ, NT, NTA, NTC, NTD, NTG, NVA, NVE, NVF, NVG, NVJ, NVL, NVM, NVP, NVQ, P

Para más información sobre el resto de correspondencias consultar: <a href="http://bit.ly/XOKA59">http://bit.ly/XOKA59</a>


## • Listado de características generales más importantes en circuitos digitales


- 1. Característica de transferencia: niveles de tensión
- 2. Características de entrada y salida: Fan-out y Fan-in
- 3. Ruido: márgenes de ruido o inmunidad al ruido
- 4. Consumo: potencia consumida
- 5. Conmutación: tiempo de retardo y velocidad
- 6. Producto consumo por tiempo de retardo
- 7. Flexibilidad lógica

#### 1. Característica de transferencia: niveles de tensión

Relación entre la tensión de entrada y la de salida (V<sub>i</sub> – V<sub>o</sub>)

Ejemplo: puerta NOT:





Los fabricantes dan unos márgenes de tensiones que garantizan el correcto funcionamiento del circuito:  $V_{IL}$ : margen permitido a la entrada correspondiente al nivel L=0 (LP), que garantiza a la salida nivel H=1  $V_{IH}$ : margen permitido a la entrada correspondiente al nivel H=1 (LP), que garantiza a la salida nivel L=0

## 1. Característica de transferencia: niveles de tensión


Además de los márgenes V<sub>IL</sub> y V<sub>IH</sub>, las hojas de características del circuito proporcionan:

V<sub>II max</sub>: máxima tensión de entrada permitida en el estado L

V<sub>IHmin</sub>: mínima tensión de entrada permitida en el estado H

V<sub>OLmax</sub>: máxima tensión de salida garantizada en el estado L

V<sub>OHmin</sub>: mínima tensión de salida garantizada en el estado H




#### Normalmente:

$$V_{OHmax}$$
 y  $V_{IHmax}$  = VCC (alimentación)  
 $V_{OLmin}$  y  $V_{ILmin}$  = 0V

## Condiciones de compatibilidad de tensiones:

Conexionado de 2 puertas NOT





## 2. Características de entrada y salida: FAN-OUT y FAN-IN

En los circuitos integrados además de las tensiones son importantes las corrientes de entrada y de salida en cada estado (L=0 o H=1):



I<sub>IHmax</sub>: máxima corriente de entrada requerida en estado H

I<sub>ILmax</sub>: máxima corriente de entrada requerida en el estado L


I<sub>OHmax</sub>: máxima corriente de salida garantizada en el estado H

I<sub>OLmax</sub>: máxima corriente de salida garantizada en el estado L

Si la corriente entra en la puerta, su signo es positivo y si sale de la puerta, es negativo Aunque para las condiciones de

compatibilidad el signo no afecta

## Condiciones de compatibilidad en corriente:



FAN-OUT de una puerta excitadora: nº máximo de puertas que pueden conectarse a su salida


FAN-IN de una puerta de carga: medida de cuánto carga una de sus puertas de carga a la puerta excitadora

## 3. Ruido: márgenes de ruido o inmunidad al ruido

Ruido: perturbación (tensión) que puede producir un cambio de estado, no deseado, en la puerta Causas: chispas, alimentación, acoplos, etc.

Es fundamentalmente una perturbación variable en el tiempo.

a) Ruido en continua (DC): cuando los pulsos perturbadores son mucho más largos que los pulsos de trabajo



b) Ruido en alterna (AC): cuando los pulsos perturbadores son mucho menos largos que los pulsos de trabajo. El pulso afecta dependiendo de su duración y amplitud

## 4. Consumo: potencia consumida


Se mide en mW e interesa que sea pequeña. Se define bajo condiciones de un ciclo de trabajo del 50%

## 5. Conmutación: tiempo de retardo y velocidad

La salida no cambia instantáneamente con la entrada

a) retardo de propagación: tiempo que tarda la señal en propagarse desde la entrada a la salida de la

puerta



t<sub>r</sub>: tiempo de subida (L->H)

t<sub>f</sub>: tiempo de bajada (H->L)

 $t_{\text{pHL}}$ : retardo de propagación (H->L en la salida - puesta en ON)

 $t_{\text{pLH}}$ : retardo de propagación (L->H en la salida - puesta en OFF)

Retardo medio de dos puertas inversoras del mismo tipo:

$$t_{pd} = \frac{t_{pLH} + t_{pHL}}{2}$$

b) velocidad de conmutación (MHz): máxima frecuencia de utilización de un biestable realizado con esa familia lógica

## 6. Producto consumo por tiempo de retardo

Normalmente cuando se consigue aumentar la velocidad de un circuito (disminuir el tiempo de retardo), la potencia consumida aumenta. Por eso el reto es reducir el producto consumo por tiempo de retardo

# Conectividad entre diferentes tecnologías

Para determinar si dos tecnologías de circuitos integrados son compatibles entre sí, es preciso consultar los dos primeros parámetros de los circuitos digitales vistos en la anterior sección:

Los niveles de tensión:


$$V_{OHmin} \ge V_{IHmin}$$
  $y$   $V_{OLmax} \le V_{ILmax}$ 

Las corrientes:

$$|I_{OLmax}| \ge \Sigma |I_{ILmax}|$$
 y  $|I_{OHmax}| \ge \Sigma |I_{ILmax}|$ 

Ejemplo: Para comprobar si una puerta excitadora P1 se puede conectar a otra puerta de carga P2, se miran los siguientes parámetros:

| FAMILIA LÓGICA | $V_{OHmin}$ | $V_{OLmax}$ | $V_{IHmin}$ | $V_{ILmax}$ | I <sub>OHmax</sub> | I <sub>OLmax</sub> | I <sub>IHmax</sub> | I <sub>ILmax</sub> |
|----------------|-------------|-------------|-------------|-------------|--------------------|--------------------|--------------------|--------------------|
| P1             | 2.5         | 0.2         | 3.7         | 0.1         | -0.2 mA            | 0.4 mA             | 50 pA              | -30 pA             |
| P2             | 5           | 0.6         | 3           | 0.4         | -0.1 mA            | 1 mA               | 100 μΑ             | -0.3 mA            |



Análogamente se podría proceder a comprobar si se puede conectar P2 como excitadora con P1 como carga.

# Conectividad entre diferentes tecnologías


## Compatibilidad de tensiones entre familias lógicas de Texas Instruments:

## Logic Overview

9


### IC Basics: Comparison of Switching Standards





Texas Instruments Logic Guide

El siguiente gráfico muestra la evolución de la tecnología de circuitos integrados desde la familia TTL hasta las más actuales.



TTL significa transistor to transistor logic y utiliza transistores BJT (transistor bipolar) con alimentación del circuito a 5V. Con el tiempo salió la tecnología CMOS, con un producto consumo-tiempo de retardo inferior a la tecnología bipolar. Por eso es la tecnología que se impone.

BiCMOS combina bipolar con CMOS y se emplea también en alguna familia, compitiendo en prestaciones con CMOS


En el siguiente esquema se muestra como se han ido desarrollando las tecnologías tendiendo al mínimo consumo y retardo y también a trabajar cada vez con una tensión de alimentación más baja (de 5V se ha bajado a 1.8V)

Logic Migration Overview




**Gates and Octals** 





Texas Instruments Logic Guide

Y a continuación las tecnologías de la diapositiva anterior se grafican en función del voltaje de alimentación y del tiempo de retardo con una carga de  $500-\Omega/30$ -pF (http://bit.ly/1pCDMD9):



En la tecnología más potente, la AUC, se trabaja con tensiones entre 0.8 V y 2.5 V (menor tensión de alimentación implica menor consumo) y los tiempos de retardo no llegan a los 5ns

En vista de que analizar la última tecnología resulta complicado, se presentarán (para el circuito integrado de la puerta NAND 74'00), las tres primeras familias que se fabricaron.

Al terminar se presentará una de las recientes para comprobar la mejora que se ha logrado durante los últimos años

Encapsulado y pines del circuito de la puerta NAND 74'00 para las familias TTL, Schottky y Low-Schottky (Texas instruments ofrece una hoja de características única para las tres http://bit.ly/1w1VDDn):

> SN5400, SN54LS00, SN54S00 SN7400, SN74LS00, SN74S00 QUADRUPLE 2-INPUT PÓSITIVE-NAND GATES SDLS025B - DECEMBER 1983 - REVISED OCTOBER 2003

Package Options Include Plastic Small-Outline (D. NS, PS), Shrink Small-Outline (DB), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) DIPs

 Also Available as Dual 2-Input Positive-NAND Gate in Small-Outline (PS) Package


SN5400 . . . J PACKAGE SN54LS00, SN54S00 . . . J OR W PACKAGE SN7400, SN74S00 . . . D, N, OR NS PACKAGE SN74LS00 . . . D, DB, N, OR NS PACKAGE




SN74LS00, SN74S00 . . . PS PACKAGE (TOP VIEW)

> 1Y [ GND

SN54LS00, SN54S00 . . . FK PACKAGE (TOP VIEW)





NC - No internal connection

#### description/ordering information

These devices contain four independent 2-input NAND gates. The devices perform the Boolean function  $Y = \overline{A \cdot B}$  or  $Y = \overline{A} + \overline{B}$  in positive logic.

description/ordering information (continued)

#### OPPERING INFORMATION

| TA             | PAC       | KAGET         | ORDERABLE<br>PART NUMBER | TOP-SIDE<br>MARKING |  |  |
|----------------|-----------|---------------|--------------------------|---------------------|--|--|
|                |           |               | SN7400N                  | SN7400N             |  |  |
|                | PDIP - N  | Tube          | SN74LS00N                | SN74LS00N           |  |  |
|                |           |               | SN74S00N                 | SN74S00N            |  |  |
|                |           | Tube          | SN7400D                  | 7400                |  |  |
| 0°C to 70°C    |           | Tape and reel | SN7400DR                 | 7400                |  |  |
|                |           | Tube          | SN74LS00D                | 1.000               |  |  |
|                | SOIC - D  | Tape and reel | SN74LS00DR               | LS00                |  |  |
|                |           | Tube          | SN74S00D                 | 1 200               |  |  |
|                |           | Tape and reel | SN74S00DR                | S00                 |  |  |
|                |           |               | SN7400NSR                | SN7400              |  |  |
|                | SOP - NS  | Tape and reel | SN74LS00NSR              | 74LS00              |  |  |
|                |           |               | SN74S00NSR               | 74S00               |  |  |
|                |           | _             | SN74LS00PSR              | LS00                |  |  |
|                | SOP - PS  | Tape and reel | SN74S00PSR               | S00                 |  |  |
|                | SSOP - DB | Tape and reel | SN74LS00DBR              | LS00                |  |  |
|                |           |               | SNJ5400J                 | SNJ5400J            |  |  |
|                | CDIP - J  | Tube          | SNJ54LS00J               | SNJ54LS00J          |  |  |
|                |           |               | SNJ54S00J                | SNJ54S00J           |  |  |
| 5500 t- 40500  |           |               | SNJ5400W                 | SNJ5400W            |  |  |
| -55°C to 125°C | CFP - W   | Tube          | SNJ54LS00W               | SNJ54LS00W          |  |  |
|                |           |               | SNJ54S00W                | SNJ54S00W           |  |  |
|                |           |               | SNJ54LS00FK              | SNJ54LS00FK         |  |  |
|                | LCCC - FK | Tube          | SNJ54S00FK               | SNJ54S00FK          |  |  |

<sup>†</sup>Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.

#### **FUNCTION TABLE**


| INP | UTS | OUTPUT |
|-----|-----|--------|
| Α   | В   | Υ      |
| Н   | Н   | L      |
| L   | X   | н      |
| X   | L   | н      |

logic diagram, each gate (positive logic)



## Esquemáticos de los circuitos de las familias TTL, Schottky y Low-Schottky:






LS (Low Schottky) y S (Schottky) se diferencian entre sí por la corriente con que trabajan. Las resistencias de LS son mayores que las de S. Por eso la corriente es más baja en LS (menor consumo pero mayor retardo en la conmutación de los transistores)

Diferencia entre el transistor bipolar y el Schottky:

El Schottky es como el BJT tipo NPN, pero que tiene un diodo Schottky que va de la base al colector:



El diodo Schottky deriva corriente de la base al colector antes de que el transistor BJT entre en saturación.

De esta manera, La corriente que entra en el BJT por la base puede seguir dos caminos:

- 1. De la base del BJT por el diodo Schottky al colector del BJT
- 2. De la base del BJT al emisor del BJT

Cuando el transistor está conduce (modo ON), por el camino 2 se obtienen unos 0.6 V de base a emisor. Y por el camino 1 también se obtienen 0.6 V, ya que el origen y el destino son los mismos (la base y el emisor)

Sin embargo en un diodo Schottky en conducción caen 0.25 V, con lo que para llegar a los 0.6 V, quedan 0.35 V entre colector y emisor del BJT. De modo que el BJT no alcanzará la saturación porque en saturación el BJT tiene 0.2 V entre colector y emisor.

El no llegar a saturarse, el transistor Schottky conmuta más rápido que el BJT

## Características de la familia TTL:

#### recommended operating conditions (see Note 3)

|     |                                |     | SN5400 |      |      | SN7400 |      |      |
|-----|--------------------------------|-----|--------|------|------|--------|------|------|
|     |                                | MIN | NOM    | MAX  | MIN  | NOM    | MAX  | UNIT |
| Vcc | Supply voltage                 | 4.5 | 5      | 5.5  | 4.75 | 5      | 5.25 | V    |
| VIH | High-level input voltage       | 2   |        |      | 2    |        |      | V    |
| VIL | Low-level input voltage        |     |        | 0.8  |      |        | 0.8  | V    |
| Іон | High-level output current      |     |        | -0.4 |      |        | -0.4 | mA   |
| loL | Low-level output current       |     |        | 16   |      |        | 16   | mA   |
| TA  | Operating free-air temperature | -55 |        | 125  | 0    |        | 70   | °C   |

NOTE 3: All unused inputs of the device must be held at  $V_{CC}$  or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs, literature number SCBA004.

#### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

|           |                        | TEST CONDITIONS <sup>‡</sup> |                           |     | SN5400 |      |     | SN7400 |      | UNIT |
|-----------|------------------------|------------------------------|---------------------------|-----|--------|------|-----|--------|------|------|
| PARAMETER |                        |                              |                           |     | TYP§   | MAX  | MIN | TYP§   | MAX  | UNIT |
| VIK       | V <sub>CC</sub> = MIN, | I <sub>I</sub> = −12 mA      |                           |     |        | -1.5 |     |        | -1.5 | V    |
| Voн       | V <sub>CC</sub> = MIN, | V <sub>IL</sub> = 0.8 V,     | I <sub>OH</sub> = -0.4 mA | 2.4 | 3.4    |      | 2.4 | 3.4    |      | V    |
| VoL       | V <sub>CC</sub> = MIN, | V <sub>IH</sub> = 2 V,       | I <sub>OL</sub> = 16 mA   |     | 0.2    | 0.4  |     | 0.2    | 0.4  | V    |
| lį        | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 5.5 V       |                           |     |        | 1    |     |        | 1    | mA   |
| lн        | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 2.4 V       |                           |     |        | 40   |     |        | 40   | μΑ   |
| IIL       | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 0.4 V       |                           |     |        | -1.6 |     |        | -1.6 | mA   |
| IOS¶      | V <sub>CC</sub> = MAX  |                              |                           | -20 |        | -55  | -18 |        | -55  | mA   |
| Іссн      | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 0 V         |                           |     | 4      | 8    |     | 4      | 8    | mA   |
| ICCL      | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 4.5 V       |                           |     | 12     | 22   |     | 12     | 22   | mA   |

<sup>‡</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

#### switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C (see Figure 1)

|                  |                 | . , ,                     |                         | -                      |     |      |     |     |
|------------------|-----------------|---------------------------|-------------------------|------------------------|-----|------|-----|-----|
| PARAMETER        | FROM<br>(INPUT) | TO TEST CONDITIONS SN7400 |                         |                        |     | UNIT |     |     |
|                  | (INPOT)         | (001701)                  |                         | MIN                    | TYP | MAX  | 1 1 |     |
| t <sub>PLH</sub> | A or B          |                           | R <sub>L</sub> = 400 Ω, | C <sub>I</sub> = 15 pF |     | 11   | 22  | ns  |
| t <sub>PHL</sub> | AOIB            |                           |                         |                        |     | 7    | 15  | 113 |

 $<sup>\</sup>S$  All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.  $\P$  Not more than one output should be shorted at a time.

## Características de la familia Schottky:

#### recommended operating conditions (see Note 5)

|     |                                |     | SN54S00 | )   | SN74S00 |     |      |      |
|-----|--------------------------------|-----|---------|-----|---------|-----|------|------|
|     |                                | MIN | МОМ     | MAX | MIN     | NOM | MAX  | UNIT |
| Vcc | Supply voltage                 | 4.5 | 5       | 5.5 | 4.75    | 5   | 5.25 | ٧    |
| VIH | High-level input voltage       | 2   |         |     | 2       |     |      | V    |
| VIL | Low-level input voltage        |     |         | 0.8 |         |     | 0.8  | V    |
| Іон | High-level output current      |     |         | -1  |         |     | -1   | mA   |
| loL | Low-level output current       |     |         | 20  |         |     | 20   | mA   |
| TA  | Operating free-air temperature | -55 |         | 125 | 0       |     | 70   | °C   |

NOTE 5: All unused inputs of the device must be held at V<sub>CC</sub> or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs, literature number SCBA004.

## electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

|              | TEST CONDITIONS†       |                          |                          | ;   | SN54S00 |      |     | SN74S00 |      |      |
|--------------|------------------------|--------------------------|--------------------------|-----|---------|------|-----|---------|------|------|
| PARAMETER    |                        |                          |                          | MIN | TYP‡    | MAX  | MIN | TYP‡    | MAX  | UNIT |
| VIK          | V <sub>CC</sub> = MIN, | I <sub>I</sub> = -18 mA  |                          |     |         | -1.2 |     |         | -1.2 | V    |
| Voн          | V <sub>CC</sub> = MIN, | V <sub>IL</sub> = 0.8 V, | $I_{OH} = -1 \text{ mA}$ | 2.5 | 3.4     |      | 2.7 | 3.4     |      | V    |
| VOL          | V <sub>CC</sub> = MIN, | V <sub>IH</sub> = 2 V,   | I <sub>OL</sub> = 20 mA  |     |         | 0.5  |     |         | 0.5  | V    |
| lj.          | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 5.5 V   |                          |     |         | 1    |     |         | 1    | mA   |
| lін          | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 2.7 V   |                          |     |         | 50   |     |         | 50   | μА   |
| Ι <u>Ι</u> Ĺ | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 0.5V    |                          |     |         | -2   |     |         | -2   | mA   |
| los§         | V <sub>CC</sub> = MAX  |                          |                          | -40 |         | -100 | -40 |         | -100 | mA   |
| Іссн         | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 0 V     |                          |     | 10      | 16   |     | 10      | 16   | mA   |
| ICCL         | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 4.5 V   |                          |     | 20      | 36   |     | 20      | 36   | mA   |

<sup>†</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

#### switching characteristics, $V_{CC} = 5 \text{ V}$ , $T_A = 25^{\circ}\text{C}$ (see Figure 1)

| PARAMETER        | FROM    | TO (OUTPUT) | TEST CO                 | SN54S00<br>SN74S00     |     |     | UNIT |     |
|------------------|---------|-------------|-------------------------|------------------------|-----|-----|------|-----|
|                  | (INPUT) | (OUTPUT)    |                         | MIN                    | TYP | MAX |      |     |
| <sup>t</sup> PLH | A or B  |             | R <sub>L</sub> = 280 Ω, | C <sub>1</sub> = 15 pF |     | 3   | 4.5  | ns  |
| t <sub>PHL</sub> | AOIB    |             | RL = 280 Ω,             | CL = 15 pr             |     | 3   | 5    | 115 |
| t <sub>PLH</sub> | A or B  |             | P 290 O                 | C <sub>1</sub> = 50 pF |     | 4.5 |      | ne  |
| t <sub>PHL</sub> | AOIB    | 1           | $R_L = 280 \Omega$ ,    | - 200 sz, OL – 50 pr   |     | 5   |      | ns  |

<sup>‡</sup> All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>§</sup> Not more than one output should be shorted at a time.

## Características de la familia Low-Schottky:

#### recommended operating conditions (see Note 4)

|             |                                | s   | N54LS0 | 0    | SN74LS00 |     |      |      |
|-------------|--------------------------------|-----|--------|------|----------|-----|------|------|
|             |                                | MIN | NOM    | MAX  | MIN      | NOM | MAX  | UNIT |
| Vcc         | Supply voltage                 | 4.5 | 5      | 5.5  | 4.75     | 5   | 5.25 | V    |
| $\vee_{IH}$ | High-level input voltage       | 2   |        |      | 2        |     |      | V    |
| $\vee_{IL}$ | Low-level input voltage        |     |        | 0.7  |          |     | 0.8  | V    |
| ГОН         | High-level output current      |     |        | -0.4 |          |     | -0.4 | mA   |
| loL         | Low-level output current       |     |        | 4    |          |     | 8    | mA   |
| TA          | Operating free-air temperature | -55 |        | 125  | 0        |     | 70   | °C   |

NOTE 4: All unused inputs of the device must be held at V<sub>CC</sub> or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

# electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

|                  | 1                      |                         |                           | S   | N54LS0 | 0    | s   | N74LS0 | 0    |      |
|------------------|------------------------|-------------------------|---------------------------|-----|--------|------|-----|--------|------|------|
| PARAMETER        | l                      | TEST CONDITIO           | NST                       | MIN | TYP‡   | MAX  | MIN | TYP‡   | MAX  | UNIT |
| VIK              | V <sub>CC</sub> = MIN, | I <sub>I</sub> = -18 mA |                           |     |        | -1.5 |     |        | -1.5 | V    |
| Voн              | V <sub>CC</sub> = MIN, | VIL = MAX,              | I <sub>OH</sub> = -0.4 mA | 2.5 | 3.4    |      | 2.7 | 3.4    |      | V    |
| 14-              | N/ NAINI               | V 2 V                   | I <sub>OL</sub> = 4 mA    |     | 0.25   | 0.4  |     | 0.25   | 0.4  | V    |
| VoL              | V <sub>CC</sub> = MIN, | V <sub>IH</sub> = 2 V   | I <sub>OL</sub> = 8mA     |     |        |      |     | 0.35   | 0.5  | V    |
| l <sub>l</sub>   | V <sub>CC</sub> = MAX, | ∨ <sub>I</sub> = 7 ∨    |                           |     |        | 0.1  |     |        | 0.1  | mA   |
| lін              | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 2.7∨   |                           |     |        | 20   |     |        | 20   | μΑ   |
| IIL              | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 0.4 V  |                           |     |        | -0.4 |     |        | -0.4 | mA   |
| los§             | V <sub>CC</sub> = MAX  |                         |                           | -20 |        | -100 | -20 |        | -100 | mA   |
| Іссн             | V <sub>CC</sub> = MAX, | ∨ <sub>I</sub> = 0 ∨    |                           |     | 0.8    | 1.6  |     | 0.8    | 1.6  | mA   |
| <sup>I</sup> CCL | V <sub>CC</sub> = MAX, | V <sub>I</sub> = 4.5 V  |                           |     | 2.4    | 4.4  |     | 2.4    | 4.4  | mA   |

<sup>†</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

#### switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C (see Figure 1)

| PARAMETER        | FROM TO (INPUT) (OUTPUT) |          | TEST C            | SI<br>SI               | 23  | UNIT |     |     |
|------------------|--------------------------|----------|-------------------|------------------------|-----|------|-----|-----|
|                  | (INPUT)                  | (001701) |                   |                        | MIN | TYP  | MAX |     |
| t <sub>PLH</sub> | A or B                   |          | $R_L = 2 k\Omega$ | C <sub>I</sub> = 15 pF |     | 9    | 15  | ns  |
| t <sub>PHL</sub> | AOIB                     | Y        | KL - 2 K12,       | CL = 15 pr             |     | 10   | 15  | 115 |

<sup>‡</sup> All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>§</sup> Not more than one output should be shorted at a time.

## Características de la familia AUC (<a href="http://bit.ly/1B9uGR3">http://bit.ly/1B9uGR3</a>):



#### SN74AUC00 QUADRUPLE 2-INPUT POSITIVE-NAND GATE

SCESS10A-NOVEMBER 2003-REVISED MARCH 2005

#### **FEATURES**

- Optimized for 1.8-V Operation and Is 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
- I<sub>off</sub> Supports Partial-Power-Down Mode Operation
- Sub-1-V Operable
- Max t<sub>pd</sub> of 2 ns at 1.8 V
- Low Power Consumption, 10-μA Max I<sub>cc</sub>
- ±8-mA Output Drive at 1.8 V
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
  - 2000-V Human-Body Model (A114-A)
  - 200-V Machine Model (A115-A)
  - 1000-V Charged-Device Model (C101)

#### 

#### DESCRIPTION/ORDERING INFORMATION

This quadruple 2-input positive-NAND gate is operational at 0.8-V to 2.7-V  $V_{CC}$ , but is designed specifically for 1.65-V to 1.95-V  $V_{CC}$  operation.

The SN74AUC00 devices perform the Boolean function  $Y = \overline{A} \cdot \overline{B}$  or  $Y = \overline{A} + \overline{B}$  in positive logic.

This device is fully specified for partial-power-down applications using I<sub>off</sub>. The I<sub>off</sub> circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

#### ORDERING INFORMATION

| TA            | PACKA     | GE <sup>(1)</sup> | ORDERABLE PART NUMBER | TOP-SIDE MARKING |  |
|---------------|-----------|-------------------|-----------------------|------------------|--|
| -40°C to 85°C | QFN - RGY | Tape and reel     | SN74AUC00RGYR         | MS00             |  |

Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.

#### FUNCTION TABLE (EACH GATE)

| INP | UTS | OUTPUT |
|-----|-----|--------|
| Α   | В   | Y      |
| н   | Н   | L      |
| L   | X   | н      |
| X   | L   | н      |

LOGIC DIAGRAM, EACH GATE (POSITIVE LOGIC)



## Características de la familia AUC (<a href="http://bit.ly/1B9uGR3">http://bit.ly/1B9uGR3</a>):

#### Absolute Maximum Ratings(1)

over operating free-air temperature range (unless otherwise noted)

|                  | ·  |   | MIN  | MAX                   | UNIT |
|------------------|--|---|------|-----------------------|------|
| V <sub>cc</sub>  | Supply voltage range                             |   | -0.5 | 3.6                   | ٧    |
| V <sub>1</sub>   | Input voltage range (2)                          |   | -0.5 | 3.6                   | ٧    |
| Vo               | Voltage range applied to any output in           | the high-impedance or power-off state (2) | -0.5 | 3.6                   | ٧    |
| V <sub>o</sub>   | Output voltage range (2)                         |   | -0.5 | V <sub>CC</sub> + 0.5 | ٧    |
| l <sub>IK</sub>  | Input clamp current                              | V <sub>1</sub> < 0                        |      | -50                   | mA   |
| lok              | Output clamp current                             | V <sub>0</sub> < 0                        |      | -50                   | mA   |
| Ь                | Continuous output current                        | 1520                                      | 1    | ±20                   | mA   |
| 1                | Continuous current through V <sub>CC</sub> or GN | D   |      | ±100                  | mA   |
| θ <sub>JA</sub>  | Package thermal impedance <sup>(3)</sup>         |   |      | 47                    | °C/W |
| T <sub>stg</sub> | Storage temperature range                        |   | -65  | 150                   | °C   |

- (1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability
- The input negative-voltage and output voltage ratings may be exceeded if the input and output current ratings are observed.
   The package thermal impedance is calculated in accordance with JESD 51-5.

#### Recommended Operating Conditions(1)

|                 |                                    |  | MIN                    | MAX                    | UNIT |
|-----------------|------------------------------------|--|------------------------|------------------------|------|
| Vcc             | Supply voltage                     |  | 0.8                    | 2.7                    | V    |
|                 |                                    | V <sub>CC</sub> = 0.8 V                          | V <sub>cc</sub>        |                        |      |
| V <sub>IH</sub> | High-level input voltage           | V <sub>CC</sub> = 1.1 V to 1.95 V                | 0.65 × V <sub>CC</sub> |                        | V    |
|                 |                                    | V <sub>CC</sub> = 2.3 V to 2.7 V                 | 1.7                    |                        |      |
|                 |                                    | V <sub>CC</sub> = 0.8 V                          |                        | 0                      |      |
| VIL             | Low-level input voltage            | V <sub>CC</sub> = 1.1 V to 1.95 V                |                        | 0.35 × V <sub>CC</sub> | V    |
|                 |                                    | V <sub>CC</sub> = 2.3 V to 2.7 V                 |                        | 0.7                    |      |
| V <sub>I</sub>  | Input voltage                      |  | 0                      | 3.6                    | ٧    |
| Vo              | Output voltage                     |  | 0                      | V <sub>cc</sub>        | V    |
|                 |                                    | V <sub>CC</sub> = 0.8 V                          |                        | -0.7                   |      |
|                 |                                    | V <sub>CC</sub> = 1.1 V                          |                        | -3                     |      |
| Іон             | High-level output current          | V <sub>CC</sub> = 1.4 V                          |                        | -5                     | mA   |
|                 |                                    | V <sub>CC</sub> = 1.65 V                         |                        | -8                     |      |
|                 |                                    | V <sub>CC</sub> = 2.3 V                          |                        | -9                     |      |
|                 |                                    | V <sub>CC</sub> = 0.8 V                          |                        | 0.7                    |      |
|                 |                                    | V <sub>CC</sub> = 1.1 V                          |                        | 3                      |      |
| loL             | Low-level output current           | V <sub>CC</sub> = 1.4 V                          |                        | 5                      | mA   |
|                 |                                    | V <sub>CC</sub> = 1.65 V                         |                        | 8                      |      |
|                 |                                    | V <sub>CC</sub> = 2.3 V                          |                        | 9                      |      |
|                 |                                    | V <sub>CC</sub> = 0.8 V to 1.65 V <sup>(2)</sup> |                        | 20                     |      |
| Δt/Δv           | Input transition rise or fall rate | Voc = 1.65 V to 2.3 V(3)                         |                        | 20                     | ns/V |
|                 | 187 CT SUPPLIES                    | V <sub>CC</sub> = 2.3 V to 2.7 V <sup>(3)</sup>  |                        | 20                     |      |
| TA              | Operating free-air temperature     | •  | -40                    | 85                     | °C   |

- (1) All unused inputs of the device must be held at V<sub>CC</sub> or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs, literature number SCBA004.
  (2) The data was taken at C<sub>L</sub> = 15 pF, R<sub>L</sub> = 2 kΩ (see Figure 1).
  (3) The data was taken at C<sub>L</sub> = 30 pF, R<sub>L</sub> = 500 Ω (see Figure 1).

#### **Electrical Characteristics**

over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER       | TEST CONDITIONS                          | V <sub>cc</sub> | MIN                   | TYP(1) MAX | UNIT |  |
|-----------------|--|-----------------|-----------------------|------------|------|--|
|                 | I <sub>OH</sub> = -100 μA                | 0.8 V to 2.7 V  | V <sub>cc</sub> - 0.1 |            |      |  |
|                 | I <sub>OH</sub> = -0.7 mA                | 0.8 V           |                       | 0.55       |      |  |
| V.              | I <sub>OH</sub> = -3 mA                  | 1.1 V           | 0.8                   |            | v    |  |
| V <sub>OH</sub> | I <sub>OH</sub> = -5 mA                  | 1.4 V           | 1                     |            | V    |  |
|                 | I <sub>OH</sub> = -8 mA                  | 1.65 V          | 1.2                   |            |      |  |
|                 | I <sub>OH</sub> = -9 mA                  | 2.3 V           | 1.8                   |            |      |  |
|                 | I <sub>OL</sub> = 100 μA                 | 0.8 V to 2.7 V  |                       | 0.2        |      |  |
|                 | I <sub>OL</sub> = 0.7 mA                 | 0.8 V           |                       | 0.25       |      |  |
| Vol             | I <sub>OL</sub> = 3 mA                   | 1.1 V           |                       | 0.3        | v    |  |
| VOL.            | I <sub>OL</sub> = 5 mA                   | 1.4 V           |                       | 0.4        |      |  |
|                 | I <sub>OL</sub> = 8 mA                   | 1.65 V          |                       | 0.45       |      |  |
|                 | I <sub>OL</sub> = 9 mA                   | 2.3 V           |                       | 0.6        |      |  |
| A or B inputs   | V <sub>I</sub> = V <sub>CC</sub> or GND  | 0 to 2.7 V      |                       | ±5         | μА   |  |
| off.            | V <sub>1</sub> or V <sub>O</sub> = 2.7 V | 0               |                       | ±10        | 0 μΑ |  |
| 00              | $V_1 = V_{CC}$ or GND, $I_0 = 0$         | 0.8 V to 2.7 V  |                       | 10         | μА   |  |
| C <sub>1</sub>  | V <sub>I</sub> = V <sub>CC</sub> or GND  | 2.5 V           |                       | 2          | pF   |  |

<sup>(1)</sup> All typical values are at TA = 25°C.

#### **Switching Characteristics**

over recommended operating free-air temperature range, C1 = 15 pF (unless otherwise noted) (see Figure 1)

| PARAMETER       | FROM<br>(INPUT) |          |     | V <sub>CC</sub> = 0.8 V V <sub>CC</sub> = |     | V <sub>CC</sub> = 1.2 V<br>± 0.1 V |     | V <sub>CC</sub> = 1.5 V<br>± 0.1 V |     | V <sub>CC</sub> = 1.8 V<br>± 0.15 V |     | V <sub>CC</sub> = 2.5 V<br>± 0.2 V |    | UNIT |
|-----------------|-----------------|----------|-----|---|-----|------------------------------------|-----|------------------------------------|-----|-------------------------------------|-----|------------------------------------|----|------|
|                 |                 | (OUTPUT) | TYP | MIN                                       | MAX | MIN                                | MAX | MIN                                | TYP | MAX                                 | MIN | MAX                                |    |      |
| t <sub>pd</sub> | A or B          | Y        | 4.7 | 0.6                                       | 3.6 | 0.5                                | 2.6 | 0.4                                | 0.9 | 2                                   | 0.4 | 1.1                                | ns |      |

#### **Switching Characteristics**

over recommended operating free-air temperature range, C<sub>L</sub> = 30 pF (unless otherwise noted) (see Figure 1)

| PARAMETER              | FROM    | TO<br>(OUTPUT) | Vc  | V <sub>cc</sub> = 1.8 V<br>± 0.15 V |     |     | V <sub>cc</sub> = 2.5 V<br>± 0.2 V |    |
|------------------------|---------|----------------|-----|-------------------------------------|-----|-----|------------------------------------|----|
| AND COMPANY OF COMPANY | (INPUT) | (OUTPUT)       | MIN | TYP                                 | MAX | MIN | MAX                                |    |
| t <sub>pd</sub>        | A or B  | Y              | 0.6 | 1.5                                 | 2.4 | 0.5 | 2                                  | ns |

#### **Operating Characteristics**

TA = 25°C

|                 | PARAMETER                        | TEST<br>CONDITIONS |    |    | V <sub>CC</sub> = 1.2 V V <sub>CC</sub> = 1.5 V<br>TYP TYP |    | V <sub>cc</sub> = 2.5 V<br>TYP | UNIT |
|-----------------|----------------------------------|--------------------|----|----|--|----|--------------------------------|------|
| C <sub>pd</sub> | Power dissipation<br>capacitance | f = 10 MHz         | 13 | 13 | 13   | 13 | 16                             | pF   |