

FUNDAMENTAL OF DIGITAL SYSTEM FINAL PROJECT REPORT DEPARTMENT OF ELECTRICAL ENGINEERING

UNIVERSITAS INDONESIA

SHUTTLEGUARD PRO: A Program to Help the Table Tennis Umpire

GROUP AP09

Christopher Satya Fredella Balakosa	2206059755
Kania Aidilla Firka	2206062983
Fabsesya Muhammad Putra Ibradi	2206829433
Stefanus Simon Rilando	2206830422

PREFACE

Puji syukur kami panjatkan kehadirat Allah SWT, yang telah melimpahkan rahmat dan

hidayah-Nya sehingga kami dapat menyelesaikan laporan proyek akhir praktikum Perancangan

Sistem Digital dengan judul "SHUTTLEGUARD PRO: A Program to Help the Table Tennis

Umpire" ini.

Kami ingin mengucapkan terima kasih kepada dosen pengampu mata kuliah Perancangan

Sistem Digital, Bapak Muhammad Firdaus Syawaludin Lubis, S.T., M.T., Ph.D., Bapak Dr. Ruki

Harwahyu, ST. MT. MSc., dan Bapak Yan Maraden, S.T., M.T., M.Sc.. Selain itu, kami juga

ingin menyampaikan apresiasi kepada Bang Juan Jonathan selaku asisten laboratorium yang

telah memberikan arahan, bimbingan, serta masukan yang berharga. Tanpa bantuan beliau,

penulisan laporan ini tidak akan mencapai tingkat yang diharapkan.

Kami menyadari bahwa penyusunan makalah ini tidak lepas dari keterbatasan

pengetahuan dan kemampuan kami. Oleh karena itu, saran dan kritik yang membangun sangat

diharapkan guna perbaikan di masa mendatang. Semoga laporan ini dapat memberikan manfaat

dan kontribusi positif bagi pembaca. Akhir kata, kami mohon maaf atas segala kekurangan dan

kesalahan yang mungkin ada dalam laporan ini.

Depok, December 24, 2023

Group AP09

2

TABLE OF CONTENTS

CHAP'	CHAPTER 1			
INTRO	ODUCTION	5		
1.1	BACKGROUND	5		
1.2	PROJECT DESCRIPTION	6		
1.3	OBJECTIVES	6		
1.4	ROLES AND RESPONSIBILITIES	7		
CHAP'	TER 2	9		
IMPLE	EMENTATION	9		
	EQUIPMENT			
2.2	IMPLEMENTATION	9		
CHAP'	TER 3	11		
TESTI	ING AND ANALYSIS			
3.1	TESTING	11		
3.2	RESULT	11		
3.3	ANALYSIS	12		
CHAP'	TER 4	13		
CONC	LUSION	13		
REFEI	RENCES	14		
APPEN	NDICES	15		
	Appendix A: Project Schematic			
	Appendix B: Documentation			

INTRODUCTION

1.1 BACKGROUND

Dalam dunia olahraga, teknologi semakin banyak digunakan untuk meningkatkan akurasi, keadilan, dan pengalaman pertandingan. Demikian juga olahraga tenis meja yang dapat mengambil manfaat dari integrasi teknologi, seperti dengan program VHDL (Very High-Speed Integrated Circuit Hardware Description Language) yang kami kembangkan, di mana program ini dirancang untuk dapat membantu umpire tenis meja dalam menentukan posisi pemain, pemain mana yang berhak melakukan servis, dan memonitor poin pertandingan.

Program ini merupakan simulasi rangkaian yang dikembangkan tanpa implementasi langsung pada perangkat keras, yaitu hanya dengan menggunakan konsep Truth Table, Testbench, dan Seven Segment Display. Dengan memanfaatkan VHDL, kami merangkai sebuah algoritma yang dapat secara akurat mengidentifikasi posisi pemain di lapangan, memastikan bahwa aturan servis diikuti dengan benar, dan secara *real-time* mencatat poin pertandingan. Selain itu, kelebihan program ini adalah kemampuannya untuk memberikan visualisasi hasil pertandingan melalui Seven Segment Display, memberikan pengalaman yang lebih interaktif dan informatif bagi pemain dan penonton.

Dengan program yang kami rancang ini, diharapkan pertandingan tenis meja dapat berlangsung dengan lebih efisien, mengurangi potensi kesalahan umpire, dan memberikan pengalaman yang lebih menarik bagi semua pihak yang terlibat. Program VHDL ini juga memberikan fleksibilitas untuk disesuaikan dengan perubahan aturan atau kebijakan dalam olahraga tenis meja, sehingga menjadikannya solusi yang dapat diterapkan dalam berbagai tingkatan kompetisi. Sebagai hasilnya, kami berharap program ini dapat menjadi kontribusi positif terhadap perkembangan teknologi dalam dunia olahraga, khususnya dalam memajukan cabang olahraga tenis meja secara global.

1.2 PROJECT DESCRIPTION

Proyek ini merupakan pengembangan sebuah program berbasis VHDL yang dirancang untuk meningkatkan efisiensi dan akurasi dalam mengelola pertandingan tenis meja. Dengan fokus pada simulasi rangkaian dan tanpa implementasi langsung pada perangkat keras, program ini menggunakan pendekatan berbasis Truth Table, Testbench, dan Seven Segment Display.

Salah satu fitur utama dari proyek ini adalah kemampuannya untuk menentukan posisi pemain di lapangan dengan mengenali letak pemain secara akurat, memberikan informasi yang jelas tentang posisi mereka pada saat tertentu selama pertandingan. Hal ini tidak hanya memudahkan kerja umpire, tetapi juga dapat memberikan informasi tambahan kepada penonton.

Selain itu, proyek ini mengimplementasikan aturan servis tenis meja dan memastikan bahwa pemain yang melakukan servis sesuai dengan ketentuan yang berlaku. Dengan menggabungkan logika dan kontrol yang tepat, program dapat mengenali pemain yang berhak melakukan servis pada setiap putaran pertandingan sehingga menghindari potensi kesalahan manusia dalam penilaian.

Poin pertandingan juga secara otomatis dicatat dan ditampilkan melalui Seven Segment Display. Dengan hal ini, hasil pertandingan dapat dengan cepat dan jelas disampaikan kepada pemain, penonton, dan pihak terkait lainnya. Visualisasi poin melalui display ini memberikan pengalaman yang lebih interaktif dan transparan.

1.3 **OBJECTIVES**

The objectives of this project are as follows:

- 1. Memastikan bahwa pemain tenis meja berada pada posisi yang sesuai dengan peraturan yang berlaku.
- 2. Menetapkan pemain tenis meja yang bertanggung jawab untuk melakukan servis.
- 3. Menyimpan dan menampilkan poin dalam format seven segment yang terhubung dengan sistem secara menyeluruh.

4. Membantu wasit dalam pengelolaan pertandingan tenis meja.

1.4 ROLES AND RESPONSIBILITIES

The roles and responsibilities assigned to the group members are as follows:

Roles	Responsibilities	Person
Membuat Top Level	Menyatukan component- component yang ada	Christoper Satya Fredella Balakosa
Membuat FSM	Menentukan kondisi servis	Seluruh anggota
	dan posisi melalui FSM tipe Moore Machine	
Membuat Counter	Menyimpan poin dalam	Fabsesya Muhammad Putra Ibradi
	bentuk seven segment 2 bit	

Membuat Testbench	Memeriksa input/output	Kania Aidilla Firka
	berdasarkan pertandingan	
	sebenarnya	
Membuat Laporan	Membuktikan pertanggung	Seluruh anggota
	jawaban dari pelaksanaan	
	proyek akhir	
Membuat PowerPoint	Membuat PowerPoint berdasarkan laporan yang telah dibuat	Stefanus Simon Rilando

Table 1. Roles and Responsibilities

IMPLEMENTATION

2.1 EQUIPMENT

The tools that are going to be used in this project are as follows:

- Visual Studio Code
- ModelSim
- GoogleDocs
- Draw.io

2.2 IMPLEMENTATION

Hal pertama yang kami lakukan ialah merancang Finite State Machine untuk menentukan siapa yang akan melakukan servis. Karena dalam penggunaannya output yang dihasilkan hanya dipengaruhi oleh state pada saat itu aja tanpa dipengaruhi input, makas di sini kami menggunakan Moore machine. Selanjutnya, kami memahami poin-poin yang diperoleh team A dan team B, siapa yang melakukan servis, dan juga posisi dari team A maupun team B. Berikut cara kerja dari finite state machine melalui state diagram berikut:




Fig 1. State Diagram for team A

Fig 2. State Diagram for team B

State diagram tersebut disusun berdasarkan referensi peraturan tenis meja resmi dari ITTF (International Table Tennis Federation). State diagram tersebut menghasilkan output berupa servisA atau servis B, yaitu informasi mengenai pemain mana yang berhak melakukan servis.




Fig 3. Schematic Black Box


TESTING AND ANALYSIS


3.1 TESTING

Pada pengujian rangkaian digital SHUTTLEGUARD PRO ini, kami menggunakan testbench yang didasarkan pada pertandingan semi final ITTF worlds 2021 cabang ganda putri antara QIAN Tianyi dan CHEN Meng melawan HAYATA Hina dan ITO Mima. Testbench dilakukan hingga skor mencapai 10-9 dengan keunggulan pasangan HAYATA Hina dan ITO Mima. Referensi pertandingan berupa video dapat ditemukan di bagian referensi dalam laporan ini.

3.2 RESULT

SHUTTLEGUARD PRO yang telah dibuat diuji menggunakan model simulasi dengan parameter yang sesuai dengan truth table di atas. Dengan demikian, hasil simulasi tersebut adalah sebagai berikut:





3.3 ANALYSIS

Berdasarkan simulasi yang dilakukan, keadaan dan output akan berubah apabila poin bernilai 01 atau 10 serta clock pulse naik (rising edge). Namun, perubahan pada output tersebut membutuhkan delay 1 clock pulse.

Pengujian dilakukan dengan input poin sesuai dengan pertandingan referensi, dan diselingi dengan angka 00 pada setiap perubahan poin sebagai hold state. Hold state ini diperlukan untuk dapat melihat perubahan (next state) dari suatu input point yang diberikan. Selain itu juga, pada saat sedang berlangsungnya permainan di kondisi sebenarnya (permainan dalam kondisi hidup) input poin sebelumnya akan di hold hingga perubahan poin selanjutnya.

Untuk output pada seven segment decoder, MSB merupakan bit pada pin g dan LSB merupakan bit pada pin a. Seven segment decoder menggunaka prinsip counter up 2 bit. Pada testbench jika seven segment decoder telah bernilai 9, maka seven segment decoder tersebut akan kembali ke 0 sedangkan seven segment decoder lainnya akan melakukan increment. Mengacu kepada peraturan servis permainan ganda oleh ITTF, nilai servisA akan berubah jika team terkait telah melakukan dua kali service. Hal ini juga berlaku untuk nilai servisB.

CONCLUSION

Berdasarkan proyek akhir yang telah kami buat, dapat disimpulkan hal-hal berikut:

- Rangkaian ini menghasilkan tiga output, yakni poin dari kedua tim, posisi pemain pada kedua tim sebelum servis, dan pemain yang memiliki hak untuk melakukan servis.
- Penghitung poin diimplementasikan menggunakan konsep counter, sementara penentu kondisi servis menggunakan konsep Finite State Machine (FSM) tipe Moore.
- Untuk menampilkan poin perolehan dari kedua tim, dibutuhkan dua seven segment display, sehingga secara total diperlukan empat buah.
- Penggunaan hold state membantu memperjelas perubahan next state dari suatu input dalam sistem ini.


REFERENCES

- [1] "Full match | Qian Tianyi / Chen Meng vs Hayata Hina / ito Mima | WD SF | #ittfworlds2021," YouTube, https://www.youtube.com/watch?v=I-LRfiwZdww&t=277s&ab_channel=WorldTa bleTennis (accessed Dec. 24, 2023).
- [2] Cornilleau, "ITTF Official International Table Tennis Federation Rules," Cornilleau, https://cornilleau-tabletennis.com.au/official-ittf-table-tennis-rules (accessed Dec. 24, 2023).
- [3] Jonas Julian Jensen. "DUAL 7-SEGMENT DISPLAY FPGA CONTROLLER" https://vhdlwhiz.com/dual-7-segment-display (accessed Dec. 24, 2023).


APPENDICES


Appendix A: Project Schematic

Final schematic:



Appendix B: Documentation





teamA:

```
library ieee;
use ieee.std_logic_1164.all;
use IEEE.Numeric_Std.all;

entity teamA is

port(
    clock : in STD_LOGIC;
    reset : in STD_LOGIC;

    -- 10 : Untuk team A
    -- 01 : Untuk team B

poin : in std_logic_vector(1 downto 0);
    --Sinyal untuk menentukan posisi pemain
    posisi : out std_logic_vector(1 downto 0);
```

```
);
signal present_state : state_types;
signal keadaan : std logic vector (2 downto 0);
    if(reset = '1') then
        present state <= S0;</pre>
    elsif(rising edge(clock)) then
        present state <= next state;</pre>
```

```
mix_proc : process(present_state, poin)
    servisA <= "00";
    posisi <= "00";</pre>
    case present_state is
        when S0 =>
             servisA <= "10";
             posisi <= "10";</pre>
             if (poin = "10") then
```

```
elsif(poin = "01") then
servisA <= "10";
posisi <= "10";
if(poin = "10") then
elsif (poin = "01") then
servisA <= "00";
```

```
posisi <= "10";
if (poin = "10") then
elsif (poin = "01") then
servisA <= "00";
posisi <= "10";</pre>
if (poin = "10") then
```

```
next state <= S3;</pre>
when S4 =>
    servisA <="01";
   posisi <= "01";
    if (poin = "10") then
    elsif(poin = "01") then
    servisA <= "01";
   posisi <="01";
    if (poin = "10") then
```

```
--Jika tim B dapat point
   elsif (poin = "01") then
when S6 =>
   servisA <= "00";
   posisi <= "01";
   elsif (poin = "01") then
```

teamB:

```
library ieee;
use ieee.std_logic_1164.all ;
use IEEE.Numeric_Std.all;
```

```
entity teamB is
       reset : in STD LOGIC;
       poin : in std_logic_vector(1 downto 0);
       posisi : out std_logic_vector(1 downto 0);
```

```
if(reset = '1') then
    present state <= S0;</pre>
elsif(rising_edge(clock)) then
    present state <= next state;</pre>
```

```
servisB <= "00";</pre>
posisi <= "00";</pre>
case present_state is
```

```
keadaan <= "110";
servisB <= "00";
posisi <= "10";
if(poin = "10") then
elsif(poin = "01") then
   servisB <= "00";
   posisi <= "10";
```

```
if(poin = "10") then
servisB <= "01";
posisi <= "01";</pre>
if(poin = "10") then
```

```
elsif (poin = "01") then
servisB <= "01";
posisi <= "01";
if (poin = "10") then
elsif(poin ="01") then
```

```
next_state <= S4;</pre>
when S4 =>
    servisB <="00";
    posisi <= "01";
    if (poin = "10") then
    elsif(poin = "01") then
```

```
end if;
    posisi <="01";</pre>
    if (poin = "10") then
    elsif (poin = "01") then
when S6 =>
```

```
servisB <= "10";
posisi <= "10";</pre>
if (poin = "10") then
elsif (poin = "01") then
servisB <= "10";
posisi <= "10";</pre>
```

```
--Jika tim A dapat point
if (poin = "10") then
elsif (poin = "01") then
```

Counter_score:

```
library ieee;
```

```
use ieee.std logic 1164.all;
                    seven_segment_1 : out std_logic_vector (6 downto
0):="0111111";
                   seven_segment_2 : out std_logic_vector (6 downto
0):="0111111"
        signal digit : integer range 0 to 20;
```

```
process (clock, reset, count, digit)
    if rising_edge(clock) then
        if reset = '1' then
            seven_segment_1 <= "0111111";</pre>
            seven_segment_2 <= "0111111";</pre>
            digit <= 0;
            if count = '1' then
                digit <= digit + 1;
                case digit is
                     when 0 => seven segment 2 <= "0000110";
                     when 1 => seven segment 2 <= "1011011";
                     when 2 => seven segment 2 <= "1001111";
                     when 3 => seven segment 2 <= "1100110";
                     when 4 => seven_segment_2 <= "1101101";</pre>
```

```
when 5 => seven segment 2 <= "1111101";
when 6 => seven segment 2 <= "0000111";
when 7 => seven_segment_2 <= "1111111";</pre>
when 8 => seven segment 2 <= "11011111";
when 9 => seven_segment_2 <= "0111111";</pre>
when 10 => seven_segment_2 <= "0000110";</pre>
when 11 => seven segment 2 <= "1011011";
    seven segment 1 <= "0111111";</pre>
    seven_segment_2 <= "0111111";</pre>
```

TopLevel:

```
library ieee;
     use ieee.std logic 1164.all;
             POIN : IN STD LOGIC VECTOR (1 downto 0);
             seven segment 1 X : out std_logic_vector (6 downto 0);
             seven_segment_2_X : out std_logic_vector (6 downto 0);
             seven segment 1 Y : out std logic vector (6 downto 0);
             seven_segment_2_Y : out std_logic_vector (6 downto 0);
downto 0)
```

```
reset
seven segment 1 : out std logic vector (6 downto 0);
seven_segment_2 : out std_logic_vector (6 downto 0)
```

```
pemain mana yang berhak melakukan servisX
```

```
pemain mana yang berhak melakukan servis
         signal poin_x : std_logic;
```

```
signal poin_y : std logic;
        poin x \le poin(1);
        poin_y <= poin(0);</pre>
               score_X : counter_1 port map (CLK, RST, poin_x,
seven segment 1 X, seven segment 2 X);
              score_Y : counter_1 port map (CLK, RST, poin_y,
seven segment 1 Y, seven segment 2 Y);
```

testbench:

```
library IEEE;
use IEEE.Std_logic_1164.all;
```

```
use IEEE.Numeric Std.all;
           poin : IN STD_LOGIC_VECTOR (1 downto 0);
           clock, reset : IN STD LOGIC;
           seven_segment_1_A : out std_logic_vector (6 downto 0);
           seven_segment_2_A : out std_logic_vector (6 downto 0);
           seven_segment_1_B : out std_logic_vector (6 downto 0);
           seven segment 2 B : out std logic vector (6 downto 0);
```

```
posisi A, posisi B, servisA, servisB : OUT
STD LOGIC VECTOR (1 downto 0)
            );
         signal poin : STD LOGIC VECTOR (1 downto 0);
         signal clock, reset : STD LOGIC;
         signal seven segment 1 A : std logic vector (6 downto 0);
         signal seven_segment_2_A : std_logic_vector (6 downto 0);
         signal seven_segment_1_B : std_logic_vector (6 downto 0);
         signal seven segment 2 B : std logic vector (6 downto 0);
```

```
signal posisi_A, posisi_B, servisA, servisB : STD_LOGIC_VECTOR
(1 downto 0);
         uut: TopLevel port map (poin, clock, reset, seven_segment_1_A,
seven segment 2 A, seven segment 1 B, seven segment 2 B, posisi A,
posisi B, servisA, servisB);
            wait for T/2;
```

```
end if;
            poin <= "00";
               assert(posisi_A = "01" and posisi_B = "10" and servisA =
"10" and servisB = "00")
                report "tes gagal pada testbench " & integer'image(1)
severity error;
            poin <= "01";
              assert(posisi_A = "10" and posisi_B = "10" and servisA =
"01" and servisB = "00")
```

```
report "tes gagal pada testbench " & integer'image(2)
severity error;
           poin <= "00";
              assert(posisi_A = "10" and posisi_B = "10" and servisA =
"01" and servisB = "00")
               report "tes gagal pada testbench " & integer'image(3)
severity error;
            poin <= "10";
     end bench;
```