

BAO CAO TINH HINH DU AN AIRGUARD-AI SoC

Cuộc thi: Thiết kế Vi mạch cho Đô thị Thông minh — Lan 3 (2026)

Vòng: Sơ tuyển

Nhóm: Nguyễn Thanh Chính, Nguyễn Đức Hải, Nguyễn Đình Chính, Lê Văn Tâm

GVHD: Nguyễn Hưng Sơn — BTEC FPT Hà Nội

Ngày cập nhật: 27/06/2026



1. TOM TAT CHO DONG DOI & GVHD

Vòng so tuyển yêu cầu đề xuất ý tưởng, phương án và kế hoạch — KHÔNG bắt buộc RTL hoàn chỉnh. Dự án DU SUC qua vòng so tuyển nếu tập trung vào: (1) ý tưởng rõ ràng, (2) minh chứng ML đã chạy, (3) bảng công cụ EDA chi tiết (15 điểm), (4) kế hoạch RTL/FPGA cụ thể.

Điểm mạnh (đã có)

Hang muc	Trang thai
Pipeline ML (train/eval/quantize)	XONG
Model MINA 4.018 params	XONG
Safety 3 lop (asymmetric + OR)	XONG
Q1.15 — 0% accuracy drop	XONG
RTL RV32 (7 module SV)	DANG LAM

Điểm yếu (có thể bổ sung)

Hang muc	Uu tien
Slide + poster vòng so tuyển	RAT CAO
Bảng công cụ EDA (mục 2.3)	RAT CAO
Block diagram SoC thống nhất	CAO
RTL MINA accelerator	Kế hoạch
Thống nhất tài liệu NPU/MINA	CAO

2. BAI TOAN & Y TUONG

Giám sát khi hoạt động công nghiệp / môi trường đòi hỏi phản hồi nhanh, tiết kiệm năng lượng, không phụ thuộc cloud. Cảm biến MOX bị drift theo thời gian. Hệ thống an toàn cần fail-safe.

Giải pháp AirGuard-AI SoC

Cảm biến MOX -> ADC -> Firmware -> MINA NPU (Q1.15) -> Softmax + Asymmetric Policy -> OR với Hard Logic (S1 + transient) -> GPIO/UART cảnh báo.

Điểm khác biệt (tính mới — 30 điểm)

- TinyML trên chip: MINA accelerator (~4K params, IEEE TCAS-I 2024)
- 3 lớp phòng vệ: AI mem + nguồn bất đối xứng + hard-logic OR
- Edge-first: Privacy by design — không gửi raw sensor lên cloud
- Roadmap Sign-SGD: thích nghi sensor drift (vòng sau)

3. KET QUẢ ML ĐÃ CÓ

Metric	Gia tri
--------	---------

Test accuracy	70.7%
Macro-F1	71.3%
Danger Recall (argmax)	87.6%
Parameters	4,018
MACs/inference	~6,832
Q1.15 drop	0%
CO MAE	0.48 ppm

Safety-critical

Che do	Danger Recall	FPR	Macro-F1
argmax (can bang)	87.6%	0.4%	71.3%
asymmetric	99.7%	70.6%	29.5%
fused OR	100%	91.5%	19.1%

Khuyến nghị trình bày: dùng operating point asymmetric với min-precision 0.55 (recall ~97%, FPR ~19%) thay vì khoe 100% recall.

4. KIẾN TRÚC PHÂN CUNG DƯ KIẾN

Thành phần	Mô tả
RV32IMF @ 50MHz	Điều phối, firmware, UART/GPIO/WDT
MINA @ 100MHz	PEA + SBA, Weight SRAM Q1.15 (~8KB)
Fail-Safe HW	2 comparator + OR gate -> GPIO
CDC	Async FIFO giữa 2 clock domain

Mục tiêu PPA

Thông số	Mục tiêu
Công suất	< 5 mW
Latency	< 100 ms
Diện tích	~0.40 mm ² (65nm)
Số học	Q1.15

5. ANH XẠ TIÊU CHÍ VÒNG SƠ TUYỂN (100 điểm)

Tiêu chí	Điểm	Sản sang
1.1 Tính mới, sáng tạo	30	CAO
1.2 Khả thi, ứng dụng	10	CAO
1.4 Low power/area	10	TB

2.1-2.2 Kỹ thuật vi mạch	15	TB
2.3 Công cụ EDA	15	CAN SLIDE

6. CÔNG CỤ & THIẾT BỊ DỰ KIẾN (MỤC 2.3 — 15 ĐIỂM)

Hang mục	Công cụ
HDL	SystemVerilog / Verilog
Mô phỏng	ModelSim / Vivado Sim / Verilator
Golden model	Python/PyTorch (ĐA CỐ)
Synthesis FPGA	Vivado — Basys 3 Artix-7
Synthesis ASIC	Yosys + OpenLane
Physical	OpenROAD / Innovus (kế hoạch)
Kiểm tra	DRC/LVS, STA
Đo lường	ILA, oscilloscope

7. VIỆC CẦN LÀM NGAY

Hồ sơ bắt buộc

- [] Slide 15-20 trang bám tiêu chí 1.1 -> 2.3
- [] Poster (nếu yêu cầu)
- [] Thuyết minh kỹ thuật (file PDF này)
- [] Tài liệu giới thiệu dự án 2-3 trang

Slide quan trọng nhất

- Bài toán + đồ thị xanh
- Block diagram SoC
- Kết quả ML + confusion matrix
- Safety 3 lớp
- BẢNG CÔNG CỤ EDA (15 điểm)
- Quy trình verification
- Kế hoạch Gantt + phân công

Sửa tài liệu

- Chốt MINA accelerator (không còn 16-MAC generic)
- Sign-SGD = roadmap vòng hoàn thiện
- Cập nhật rv32imf/docs/AirGuardSoC.md

8. KẾ HOẠCH CÁC VÒNG TIẾP THEO

Vòng	Yêu cầu	Việc làm
------	---------	----------

So tuyển	Đề xuất + kế hoạch	Slide, poster, hồ sơ
Hoàn thiện	Mentoring, RTL	MINA RTL, testbench
Bàn kết	RTL + FPGA demo	Basys 3 bitstream
Chung kết	Sản phẩm day du	Demo end-to-end

9. CHUẨN BỊ Q&A

Câu 1: "Chứng minh phạm vi mạch ở đâu?"

Golden model Q1.15 + 7 module RTL RV32 + kế hoạch MINA (IEEE paper) + Basys 3 FPGA.

Câu 2: "Tại sao không dùng cloud?"

Privacy, latency <100ms, <5mW — phù hợp IoT đồ thị xanh.

Câu 3: "Dataset UCI có phù hợp VN?"

Thưa nhận hạn chế; đã có pipeline hoàn chỉnh; kế hoạch thu thập field data sau vòng so tuyển.

Phụ lục: Repo Air-Guard-SoC/ml/ (ML hoàn chỉnh), rv32imf/rtl/ (7 module SV). Minh chứng: ml/results/*.json, *.png, q15_weights/.