

# COD\_Lab3 单周期 CPU 设计

PB18111707 吕瑞

## 一. 实验目标

1. 理解计算机硬件的基本组成、结构和工作原理；
2. 掌握数字系统的设计和调试方法；
3. 熟练掌握数据通路和控制器的设计和描述方法。

## 二. 实验内容

### 1. 单周期 CPU 的设计与仿真

待设计的单周期CPU可以执行如下6条指令：

• **add:**  $rd \leftarrow rs + rt$ ;                       $op = 000000$ ,  $func = 100000$

**R类型:**

| 31-26 | 25-21 | 20-16 | 15-11 | 10-6  | 5-0  |
|-------|-------|-------|-------|-------|------|
| op    | rs    | rt    | rd    | shamt | func |
| 6位    | 5位    | 5位    | 5位    | 5位    | 6位   |

• **addi:**  $rt \leftarrow rs + imm$ ;                       $op = 001000$

**lw:**  $rt \leftarrow M(rs + addr)$ ;                       $op = 100011$

**sw:**  $M(rs + addr) \leftarrow rt$ ;                       $op = 101011$

**beq:** if  $(rs = rt)$  then  $pc \leftarrow pc + 4 + addr \ll 2$

          else  $pc \leftarrow pc + 4$ ;                       $op = 000100$

**I类型:**

| 31-26 | 25-21 | 20-16 | 15-0           |
|-------|-------|-------|----------------|
| op    | rs    | rt    | immediate/addr |
| 6位    | 5位    | 5位    | 16位            |

• **j:**  $pc \leftarrow (pc+4)[31:28] \mid (add \ll 2)[27:0]$ ;       $op = 000010$

**J类型:**


|       |         |
|-------|---------|
| 31-26 | 25-0    |
| op    | address |
| 6位    | 26位     |

待设计的CPU的逻辑符号如图所示，端口声明如下：


```

1 module cpu_one_cycle //单周期CPU
2
3 (input clk,           //时钟（上升沿有效）
4  input rst            //异步复位，高电平有效
5 );
6
7 .....
8
9 endmodule

```



(1) 设计 CPU 数据通路如下：



(2) 控制单元和 ALU 设计

表-2 控制信号

| 指令   | RegDst | Jump | Branch | MemRead | MemtoReg | MemWrite | ALUSrc | RegWrite | ALUOp |
|------|--------|------|--------|---------|----------|----------|--------|----------|-------|
| add  | 1      | 0    | 0      | 0       | 0        | 0        | 0      | 1        | 0     |
| addi | 0      | 0    | 0      | 0       | 0        | 0        | 1      | 1        | 0     |
| lw   | 0      | 0    | 0      | 1       | 1        | 0        | 1      | 1        | 0     |
| sw   | x      | 0    | 0      | 0       | x        | 1        | 1      | 0        | 0     |
| beq  | x      | 0    | 1      | 0       | x        | 0        | 0      | 0        | 1     |
| j    | x      | 1    | x      | 0       | x        | 0        | x      | 0        | x     |

表-2 ALU模块功能表

| m   | y            |
|-----|--------------|
| 000 | $a + b$      |
| 001 | $a - b$      |
| 010 | $a \& b$     |
| 011 | $a   b$      |
| 100 | $a \wedge b$ |
| 其他  | x            |

```
1 module ControlUnit(  
2     input [5:0] Opcode,  
3     output RegDst,  
4     output Jump,  
5     output Branch,  
6     output MemRead,  
7     output MemtoReg,  
8     output [2:0] ALUOp,  
9     output MemWrite,  
10    output ALUSrc,  
11    output RegWrite  
12 );  
13 parameter op_add    = 6'b000000,  
14             op_addi  = 6'b001000,  
15             op_lw    = 6'b100011,  
16             op_sw    = 6'b101011,  
17             op_beq   = 6'b000100,  
18             op_j     = 6'b000010;  
19  
20 assign RegDst = (Opcode == op_add )? 1:0;  
21 assign Jump   = (Opcode == op_j)? 1:0;  
22 assign Branch = (Opcode == op_beq)? 1:0;  
23 assign MemRead = (Opcode == op_lw)? 1:0;  
24 assign MemtoReg = (Opcode == op_lw)? 1:0;  
25  
26 assign ALUOp[0] = (Opcode == op_beq)? 1:0;  
27 assign ALUOp[1] = 0;  
28 assign ALUOp[2] = 0;  
29  
30 assign MemWrite = (Opcode == op_sw)? 1:0;
```

```

31     assign ALUSrc = (Opcode == op_addi || Opcode == op_lw || Opcode ==
    op_sw)? 1:0;
32     assign RegWrite = (Opcode == op_add || Opcode == op_addi || Opcode ==
    op_lw)? 1:0;
33
34
35 endmodule

```

ALU 模块设计见实验一。

### (3) PC 模块设计

```

1  module PC(
2      input clk,
3      input rst,
4      input [31:0]pcin,
5      output [31:0]ExtOut
6  );
7      reg [31:0]pc;
8
9      assign ExtOut = pc;
10     always@(posedge clk or posedge rst)
11     begin
12         if(rst) pc = 0;
13         else pc = pcin;
14     end
15 endmodule

```

### (4) 5 位宽选择器和 32 位宽选择器设计

```

1  module mux2to1_d5 #(parameter N = 5) // 32 位宽只需 N = 32 即可
2      (output [N-1:0]out,
3       input [N-1:0]a,b, // 输入数据
4       input sel // 选择位
5      );
6      reg [N-1:0]od;
7      assign out = od;
8      always @(*)
9      begin
10         if(sel == 0)
11             od = a;
12         else if(sel == 1)
13             od = b;
14         else
15             od = od;
16     end
17 endmodule

```

### (5) 指令存储器、寄存器堆、数据存储器

```

1 dist_mem_gen_0 instructions (.a(pout[9:2]),.spo(instruct));
2
3 RegFile reg_file
4 (.ra0(instruct[25:21]),.ra1(instruct[20:16]),.ra2(m_rf_addr),.wa(WR),.wd(WRD
5 ),.rd0(Rd1),.rd1(Rd2),.rd2(rf_data),.clk(clk),.we(RegWrite));
6
7 dist_mem_gen_1 DataMem
8 (.a(ALU_result[9:2]),.dpra(m_rf_addr),.d(Rd2),.we(MemWrite),.spo(mem_Rd),.dp
9 o(m_data),.clk(clk)); // 字节寻址
10

```

其中，指令存储器是 256x32 的 ROM，寄存器堆（32x32）的设计见实验二，数据存储器是 256x32 的单端口 RAM，后来为了和 DBU 搭建接口，改为 双端口的 RAM。

## (6) sign\_extend

```

1 module sign_extend(
2     input  [15:0]imm,
3     output [31:0]ExtOut
4 );
5
6     assign ExtOut[15:0] = imm;
7     assign ExtOut[31:16] = 16'h0000;
8
9 endmodule

```

## (7) 顶层模块设计

```

1 module sigle_cpu(
2     input clk,
3     input rst,
4     input [7:0]m_rf_addr,
5     output [31:0]m_data,
6     output [31:0]rf_data,
7     // dbu -- status
8     output Jump,
9     output Branch,
10    output RegDst,
11    output RegWrite,
12    output MemRead,
13    output MemtoReg,
14    output MemWrite,
15    output ALUSrc,
16    output zero,
17    output [2:0]ALUOp,
18    output [31:0]pc_in,
19    output [31:0]pc_out,
20    output [31:0]instr,
21    output [31:0]rf_rd1,
22    output [31:0]rf_rd2,
23    output [31:0]alu_y,
24    output [31:0]m_rd
25 );
26    wire [31:0]
    pin,pout,pc_4,instruct,extend,Jump_addr,Add_out,ALU_result,Rd1,Rd2,mem_Rd,W
    Rd;


```


```

27     wire [31:0] m3_out,m1_out;
28     wire [27:0] shift_out;
29     wire [4:0] WR;
30     wire [2:0]ALU_con;
31
32     assign Jump_addr = pc_4[31:28]|shift_out[27:0];
33
34     assign pc_in = pin;
35     assign pc_out = pout;
36     assign instr = instruct;
37     assign rf_rd1 = Rd1;
38     assign rf_rd2 = Rd2;
39     assign alu_y = ALU_result;
40     assign m_rd = mem_Rd;
41
42     PC pc_0 (.pcin(pin),.ExtOut(pout),.clk(clk),.rst(rst));
43
44     mux2to1_d5 mux0
45     (.a(instruct[20:16]),.b(instruct[15:11]),.sel(RegDst),.out(WR));
46     mux2to1_d32 mux1(.a(Rd2),.b(extend),.sel(ALUSrc),.out(m1_out));
47     mux2to1_d32 mux3 (.a(pc_4),.b(Add_out),.sel(Branch&zero),.out(m3_out));
48     mux2to1_d32 mux4 (.a(m3_out),.b(Jump_addr),.sel(Jump),.out(pin));
49     mux2to1_d32 mux2 (.a(ALU_result),.b(mem_Rd),.sel(MemtoReg),.out(WRd));
50
51     dist_mem_gen_0 instructions (.a(pout[9:2]),.spo(instruct));
52     RegFile reg_file
53     (.ra0(instruct[25:21]),.ra1(instruct[20:16]),.ra2(m_rf_addr),.wa(WR),.wd(WR
54     d),.rd0(Rd1),.rd1(Rd2),.rd2(rf_data),.clk(clk),.we(Regwrite));
55     dist_mem_gen_1 DataMem
56     (.a(ALU_result[9:2]),.dpra(m_rf_addr),.d(Rd2),.we(Memwrite),.spo(mem_Rd),.d
57     po(m_data),.clk(clk)); // 字节寻址
58
59     ControlUnit CU
60     (.Opcode(instruct[31:26]),.RegDst(RegDst),.Jump(Jump),.Branch(Branch),.MemR
61     ead(MemRead),.MemtoReg(MemtoReg),.ALUOp(ALUOp),.MemWrite(MemWrite),.ALUSrc(
62     ALUSrc),.Regwrite(Regwrite));
63
64     shift_left shift(.addr(instruct[25:0]),.new_addr(shift_out));
65     sign_extend new_sign (.imm(instruct[15:0]),.ExtOut(extend));
66
67     ALU Add (.a(4),.b(pout),.m(3'b000),.y(pc_4));
68     ALU Add_branch (.a(pc_4),.b(extend<<2),.m(3'b000),.y(Add_out));
69     ALU ALU_0 (.a(Rd1),.b(m1_out),.m(ALU_con),.y(ALU_result),.zf(zero));
70
71     ALUcontrol alu_control
72     (.func(instruct[5:0]),.ALUOp(ALUOp),.opcode(ALU_con));
73
74     endmodule

```

## (8) 仿真结果






通过波形图可以看出，取指、译码、执行、写回操作都能正常运行，最终跳转到 success 状态循环。

## 2. DBU 设计与仿真

为了方便下载和调试，需要设计一个调试单元 DBU，该单元用于控制 CPU 的运行方式，显示运行过程的中间状态和最终运行结果。DBU 的端口与 CPU 以及 FPGA 开发板外设的连接图如下。



【图中省略了clk (clk100mhz降频)和rst (BTN\_L)信号】

图-3 调试单元端口及其连接图

- 控制 CPU 运行方式
  - succ=1: 控制 CPU 连续执行指令，run=1（一直维持）
  - succ=0: 控制 CPU 执行一条指令，每按动 step 一次，run 输出维持一个时钟周期的脉冲
- sel=0: 查看 CPU 运行结果(存储器或者寄存器堆内容)

- 1    - m\_rf: 1, 查看存储器(MEM); 0, 查看寄存器堆(RF)
- 2
- 3    - m\_rf\_addr: MEM/RF 的调试读口地址(字地址)，复位时为零
- 4
- 5    - inc/dec: m\_rf\_addr 加 1 或减 1
- 6
- 7    - rf\_data/m\_data: 从 RF/MEM 读取的数据字
- 8
- 9    - 16 个 LED 指示灯显示 m\_rf\_addr
- 10
- 11   - 8 个数码管显示 rf\_data/m\_data



- sel=1~7: 查看 CPU 运行状态 (status)
  - 12个LED指示灯(SW11~SW0) 依次显示控制器的控制信号

(Jump,Branch,Reg\_Dst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc)和 ALUZero。

其中 ALUOp 为 3 位 – 8 个数码管显示由 sel 选择的一个 32 位数据

- sel=1: pc\_in,PC 的输入数据
- sel=2: pc\_out,PC 的输出数据
- sel=3: instr, 指令存储器的输出数据
- sel=4: rf\_rd1, 寄存器堆读口 1 的输出数据
- sel=5: rf\_rd2, 寄存器堆读口 2 的输出数据
- sel=6: alu\_y,ALU 的运算结果
- sel=7: m\_rd, 数据存储器的输出数据

```

1  module dbu(
2      input clk,
3      input rst,
4      input succ, // SW 控制 CPU 执行指令的条数
5      input step, // button 单步执行指令
6      input [2:0]sel, // SW2~SW0 查看 CPU 运行的结果
7      input m_rf, // SW3 1, 查看 MEM, 0, 查看 RF
8      input inc, // button m_rf_addr +1
9      input dec, // button m_rf_addr -1
10     output [7:0]SEG, // 数码管显示十六进制数字
11     output reg [7:0]AN, // 片选信号
12     output reg [15:0]led // led 灯显示
13 );
14     wire [31:0]m_data,rf_data;
15     wire
Jump,Branch,RegDst,RegWrite,MemRead,MemtoReg,MemWrite,ALUSrc,zero;
16     wire [2:0]ALUOp;
17     wire [31:0]pc_in,pc_out,instr,rf_rd1,rf_rd2,alu_y,m_rd ;
18     wire run;
19     reg [7:0]m_rf_addr;
20     reg [31:0]test_data;
21
22     wire step_edge,inc_edge,dec_edge;
23
24     //数码管扫描信号
25     reg [2:0] cntsel;
26     reg [19:0]cnt;
27     wire pulse_cnt;
28     wire [7:0]seg;
29     reg [3:0] data;
30
31     assign SEG = seg;
32
33     sigle_cpu
cpu(.clk(clk&run),.rst(rst),.m_rf_addr(m_rf_addr),.m_data(m_data),.rf_data
(rf_data),.Jump(Jump),.Branch(Branch),.RegDst(RegDst),.MemRead(MemRead),.M
emtoReg(MemtoReg),.ALUOp(ALUOp),.MemWrite(MemWrite),.ALUSrc(ALUSrc),.RegWr
ite(RegWrite),.zero(zero),.pc_in(pc_in),.pc_out(pc_out),.instr(instr),.rf_
rd1(rf_rd1),.rf_rd2(rf_rd2),.alu_y(alu_y),.m_rd(m_rd));

```

```

35 // 按键信号取边沿
36 signal_edge
step_out(.clk(clk),.button(step),.button_redge(step_edge));
37 signal_edge inc_out(.clk(clk),.button(inc),.button_redge(inc_edge));
38 signal_edge dec_out(.clk(clk),.button(dec),.button_redge(dec_edge));
39
40 //-----控制 CPU 运行方式-----//
41 assign run = step_edge|succ;
42
43 //----- sel 查看 CPU 运行结果-----//
44
45 reg [7:0]new_m_rf_addr;
46 always@(posedge clk or posedge rst)
47 begin
48     if(rst) m_rf_addr <= 0;
49     else m_rf_addr <= new_m_rf_addr;
50 end
51
52 // 组合逻辑实现 sel 控制信号的对应功能
53 always@(*)
54 begin
55     if(rst)
56     begin
57         test_data = 0;
58     end
59     else
60     begin
61         case(sel)
62             3'b000:
63             begin
64                 led[7:0] = m_rf_addr; // led 显示
65                 led[15:8] = 0;
66                 if(m_rf) begin test_data = m_data; end
67                 else if (~m_rf) begin test_data = rf_data;end
68                 else test_data = 0;
69
70                 if(inc_edge && ~dec_edge) new_m_rf_addr = m_rf_addr +
1;
71                 else if (~inc_edge && dec_edge) new_m_rf_addr =
m_rf_addr - 1;
72                 else new_m_rf_addr = m_rf_addr;
73             end
74             3'b001:
75             begin
76                 led[12:0] =
{Jump,Branch,RegDst,RegWrite,MemRead,MemtoReg,MemWrite,ALUOp,ALUSrc,zero};
77                 led[15:13] = 0;
78                 test_data = pc_in; // sel=1: pc_in,PC 的输入数据
79             end
80             3'b010:
81             begin
82                 led[12:0] =
{Jump,Branch,RegDst,RegWrite,MemRead,MemtoReg,MemWrite,ALUOp,ALUSrc,zero};
83                 led[15:13] = 0;
84                 test_data = pc_out; // sel=2: pc_out,PC 的输出数据
85             end
86             3'b011:
87             begin

```

```

88         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
89         led[15:13] = 0;
90         test_data = instr; // sel=3: instr, 指令存储器的输出数据
91     end
92     3'b100:
93     begin
94         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
95         led[15:13] = 0;
96         test_data = rf_rd1; // sel=4: rf_rd1, 寄存器堆读口 1 的输
出数据
97     end
98     3'b101:
99     begin
100         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
101         led[15:13] = 0;
102         test_data = rf_rd2; // sel=5: rf_rd2, 寄存器堆读口 2 的输
出数据
103     end
104     3'b110:
105     begin
106         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
107         led[15:13] = 0;
108         test_data = alu_y; // sel=6: alu_y, ALU 的运算结果
109     end
110     3'b111:
111     begin
112         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
113         led[15:13] = 0;
114         test_data = m_rd; // sel=7: m_rd, 数据存储器的输出数据
115     end
116     default:
117     begin
118         led[12:0] =
{Jump, Branch, RegDst, RegWrite, MemRead, MemtoReg, MemWrite, ALUOp, ALUSrc, zero};
119         led[15:13] = 0;
120         test_data = 0;
121     end
122     endcase
123 end
124 end
125
126 //-----数码管扫描部分：显示十六进制数据-----//
127 always @(posedge clk)
128 begin
129     if (rst)
130         cnt <= 20'b0;
131     else if (cnt == 20'h186a0) //设定扫描频率 10^5
132         cnt <= 20'b0;
133     else
134         cnt <= cnt + 20'b1;
135 end
136 assign pulse_cnt = (cnt == 20'b1)? 1'b1:1'b0;
137 always @(posedge clk)




```


```

138     begin
139         if (rst)
140             cntsel <= 0;
141         if(pulse_cnt)
142             cntsel <= cntsel + 3'b01;
143     end
144
145     dist_mem_gen_2 dist_mem_2(
146         .a(data),
147         .spo(seg)
148     );
149
150     always @(posedge clk)
151     begin
152         case(cntsel)
153             3'h0:AN    <= 8'b1111_1110;
154             3'h1:AN    <= 8'b1111_1101;
155             3'h2:AN    <= 8'b1111_1011;
156             3'h3:AN    <= 8'b1111_0111;
157             3'h4:AN    <= 8'b1110_1111;
158             3'h5:AN    <= 8'b1101_1111;
159             3'h6:AN    <= 8'b1011_1111;
160             3'h7:AN    <= 8'b0111_1111;
161             default: AN <= 8'b11;
162         endcase
163     end
164
165     always @(posedge clk)
166     begin
167         case(cntsel)
168             3'h0:data  <= test_data[3:0];
169             3'h1:data  <= test_data[7:4];
170             3'h2:data  <= test_data[11:8];
171             3'h3:data  <= test_data[15:12];
172             3'h4:data  <= test_data[19:16];
173             3'h5:data  <= test_data[23:20];
174             3'h6:data  <= test_data[27:24];
175             3'h7:data  <= test_data[31:28];
176             default: data <= 32'b0;
177         endcase
178     end
179
180 endmodule

```

## DBU 仿真结果





通过仿真结果可以看出，DBU 的接口都运行正常，在成功执行 `sw $t2,8($0)` #全部测试通过，存储器地址0x08里值为1 之后，test\_data 也能正确显示数值 1。

### 三、实验总结

本次实验主要有以下收获：

1. 熟练掌握单周期 CPU 的数据通路和各个功能块的设计与实现，能够通过控制单元来实现一些简单的指令。
2. 能够熟练使用仿真波形调试代码。

本次实验如果能使用 FPGA 开发板应该会有趣很多，线上的 FPGA 毕竟功能还是有限。

希望能早点返校 QAQ