
<b>—</b> .	实训平台(实训箱)概述	2
	1. 实训箱组成	2
	2. 实训箱特点	3
	3. 实训箱分类	3
<u> </u>	基础训练区	4
	1. ULTRAWISE-XILINX Spartan3E Standard Platform	4
	1.1 实验箱整体描述	4
	1.2 内置板卡描述	5
	2. ULTRAWISE-XILINX VirtexII Pro Standard Platform	7
	2.1 实验箱整体描述	7
	2.2 内置板卡描述	7
三.	专项训练区	9
	3. ULTRAWISE-XILINX Virtex-4 Standard Platform	9
	3.1 实验箱整体描述	9
	3.2 内置板卡描述	9
	4. ULTRAWISE-XILINX Aquila Digital Media Platform	
	4.1 实验箱整体描述	
	4.2 内置板卡描述	11
	5. ULTRAWISE-XILINX Aquila Face ID Platform	
	5.1 实验箱整体描述	
	5.2 内置板卡描述	12
	6. ULTRAWISE-XILINX Aquila EOS Platform	
	6.1 实验箱整体描述	
	6.2 内置板卡描述	
四.	团队训练区	
	7. ULTRAWISE-XILINX V2P Video Processing Platform	
	7.1 实验箱整体描述	
	7.2 内置板卡描述	
	8. ULTRAWISE-XILINX VirtexII Pro SoPC Platform	
	8.1 实验箱整体描述	
	8.2 内置板卡描述	
	9. ULTRAWISE-XILINX Virtex4 MPEG4 Platform	
	9.1 实验箱整体描述	
	9.2 内置板卡描述	16

# 一. 实训平台(实训箱)概述

ULTRAWISE-XILINX 系列实验箱是 ULTRAWISE 公司基于美国 XILINX 公司的业内主流 FPGA 芯片设计的一站式的实训平台。所谓一站式指的是,在单个实训平台内集成了实训所需的硬件实验平台、硬件开发平台、专用软件工具以及实训教材、实训案例等完成实训所需的所有软、硬件资源。



### 1. 实训箱组成

实训箱共由 4 个部分组成:硬件实验板卡、专用 EDA 软件工具、硬件开发平台、以及 实训教材和实训案例。

**硬件实验板卡**是实验的载体,它代表了实训箱的层次与方向。针对不同的实训阶段和实训主题,我们精心选配和设计了国际上主流的电路板卡,保证了与工业界的一致性,使实训箱先进性和专业性得到了保证。

专用 EDA 软件工具选用当前业界主流的 EDA 工具,使实训平台保持与业界的一致性,从根本上消除实训与业界的差异。这些 EDA 工具包括:

ISE10.1: 电路逻辑设计工具;

EDK10.1: FPGA 上的嵌入式系统开发组件:

SysGen10.1: FPGA 上的数字信号处理系统设计工具;

ChipScope: 逻辑时序分析工具;

ModelSim: 时序仿真工具。

我们以预装的方式,提供所有的实训 EDA 软件,保证软件的可用性、兼容性,减少软件由用户分别后装可能带来的各种潜在问题。

**硬件开发平台**是实训项目的开发工具。由于 EDA 工具对系统资源的高要求,我们定制了硬件开发平台的资源配置,保证 EDA 工具可以高效的运行;同时由于硬件实验板卡对开发平台各种接口的特殊要求,我们也针对性进行了选配,从而保证硬件系统的完美组合。

**实训教材与实训案例**是实训的主题内容,我们对所有的实训箱都预装了我们开发设计的 实训教材与实训案例。

#### 2. 实训箱特点

先进性:硬件实验平台均选配国际上主流的芯片和板级产品,包括美国 XILINX 公司的 FPGA 芯片;美国 Digilent 公司的电路开发板; IBM 公司的 PowerPC 嵌入式处理器等等;软件开发工具均采用业界主流的 EDA 软件,每台实训箱均赠送所有软件工具的安装序列号,并提供免费升级服务。

**专业性**: 针对实训的不同阶段设定明确的目标,从而精心设计相应的实训箱;针对不同的工业领域,选配相应的专业级实验板卡和专业开发工具,得到专业的实训平台。

一站式:实训箱集硬件实验平台、开发平台、EDA 工具、实训内容 4 个组件于一身, 并注重各组件之间的配合,得到可用性和效率最优的一站式实训平台。

高质量服务:对实训箱提供高质量的售后服务,诸如 EDA 软件升级、硬件故障排除之类的问题提供实时服务;并对实训箱相关的内容提供相应的技术咨询。

### 3. 实训箱分类

根据实训的阶段与目的,我们设计三大实训区:基础训练区、专项训练去、团队训练区;

名称 报价 备注 基础 **ULTRAWISE-XILINX Spartan Standard Platform** ¥16000 训练 ULTRAWISE-XILINX Virtex II Pro Standard Platform ¥20000  $\overline{X}$ ULTRAWISE-XILINX Virtex-4 Standard Platform ¥20000 专项 ULTRAWISE-XILINX Aquila Digital Media Platform ¥20000 训练 ULTRAWISE-XILINX Aquila Face ID Platform ¥20000 X ULTRAWISE-XILINX Aquila EOS Platform ¥20000

Video

Processing

¥20000

¥20000

¥20000

团队

训练

X

V2P

ULTRAWISE-XILINX VirtexII Pro SoPC Platform

ULTRAWISE-XILINX Virtex4 MPEG4 Platform

表 1. 实训箱列表

下面对分别进行阐述。

Platform

ULTRAWISE-XILINX

## 二. 基础训练区

### 1. ULTRAWISE-XILINX Spartan3E Standard Platform

#### 1.1 实验箱整体描述

ULTRAWISE-XILINX Spartan3E Standard Platform 是基础的实训箱,它集成了国际上流行的 Spartan 3E Strarter Kit 电路板,为针对 Xilinx Spartan 3E FPGA 的设计提供了一个设备齐全、强大高级的开发平台。它具备一个 500k 门的 Spartan 3E FPGA 和一个 32 位 RISC 处理器和 DDR 接口。

主板也通过板载的 Intel StrataFlash 和 ST 微电子学连续闪存使其具备 Xilinx 平台闪存、USB 和 JTAG 平行编程接口和大量的 FPGA 配置选择的特性。该板与所有版本的 Xilinx ISE 工具(包括免费的 WebPack)兼容。该板将随着可供编程的电源和 USB 电缆一起运送到客户手中,因此客户可以立刻开始进行设计。Spartan 3E 主板与 MicroBlaze 嵌入式开发套件(EDK)及 Xilinx 的 PicoBlaze 也同样兼容。



## 1.2 内置板卡描述

平台内嵌 Xilinx FPGA SPARTAN-3E 开发板,如图 1 所示:




图 1. 赛灵思 Spartan3E Starter Kit

#### 开发板包括:

- Xilinx XC3S500E Spartan3E FPGA 芯片
  - 320 针封装

- 232 个用户可配置管脚
- 超过 10000 逻辑单元
- Xilinx 4Mbit Platform Flash
- Xilinx XC2C64A CoolRunner CPLD
- 64 MByte (512 Mbit) of DDR SDRAM
- 16 MByte (128 Mbit) of parallel NOR Flash (Intel StrataFlash)
  - FPGA 功能配置
  - MicroBlaze 代码存储器
- 16 Mbits of SPI serial Flash (STMicro)
  - FPGA 功能配置
  - MicroBlaze 代码存储器
- 2 行 16 字符 LCD 显示屏
- PS/2 接口 (鼠标或键盘接口)
- VGA 视频口
- 10/100 以太网口
- 两个9针RS-232通讯口
- USB 下载调试口
- 50MHz 时钟晶振
- SHA-1 1-wire serial EEPROM
- Hirose FX2 扩展口
- 3 个 6 针扩展口
- SPI 总线上 4 输出 D/A 转换器
- SPI 总线上 2 输入 A/D 转换器,带前置增益可调放大器
- ChipScope<sup>™</sup>调试口
- 旋转编码器
- 8 个 LED 数码管
- 4 个滑动开关
- 4 个按键
- SMA 时钟输入
- 8 脚插针式时钟晶振扩展口

#### 2. ULTRAWISE-XILINX VirtexII Pro Standard Platform

### 2.1 实验箱整体描述

该平台是一款用途广泛的 FPGA 技术学习与科研平台。它采用全球范围内应用最为广泛的 FPGA 开发板: XUP Virtex-II PRO(V2-Pro)。该开发板几乎可被用于从入门课程到高级研究项目的工学课程的各个阶段。该产品基于 Virtex-II Pro FPGA 设计,主板可以被用作一个数字设计训练器、一个微处理器开发系统或者嵌入式处理器内核和复杂数字系统的主机。它能提供对高级研究项目的有力支持,也能被方便地置于每一个工作站。其扩展连接器可以持久地供给特殊用途电路系统,所以该主板完全可被用作基于 FPGA 的 IC 学习课程的核心。

### 2.2 内置板卡描述

平台内嵌 Xilinx FPGA Virtex II Pro 开发板,如图 2 所示:




图 2. 赛灵思 VirtexII RPO Development Platform

#### 开发板包括:

- Virtex<sup>™</sup>-II Pro FPGA with PowerPC<sup>™</sup> 405 cores
- Up to 2 GB of Double Data Rate (DDR) SDRAM
- System ACE™ controller and Type II CompactFlash™ connector for FPGA configuration and data storage
- Embedded Platform Cable USB configuration port
- High-speed SelectMAP FPGA configuration from Platform Flash In-System
- Programmable Configuration PROM
- Support for "Golden" and "User" FPGA configuration bitstreams
- On-board 10/100 Ethernet PHY device
- Silicon Serial Number for unique board identification
- RS-232 DB9 serial port
- Two PS-2 serial ports
- Four LEDs connected to Virtex-II Pro I/O pins
- Four switches connected to Virtex-II Pro I/O pins
- Five push buttons connected to Virtex-II Pro I/O pins
- Six expansion connectors joined to 80 Virtex-II Pro I/O pins with over-voltage protection
- High-speed expansion connector joined to 40 Virtex-II Pro I/O pins that can be used differentially or single ended
- AC-97 audio CODEC with audio amplifier and speaker/headphone output and line level output
- Microphone and line level audio input
- On-board XSGA output, up to 1200 x 1600 at 70 Hz refresh
- Three Serial ATA ports, two Host ports and one Target port
- Off-board expansion MGT link, with user-supplied clock
- 100 MHz system clock, 75 MHz SATA clock
- Provision for user-supplied clock
- On-board power supplies
- Power-on reset circuitry
- PowerPC 405 reset circuitry

# 三. 专项训练区

#### 3. ULTRAWISE-XILINX Virtex-4 Standard Platform

## 3.1 实验箱整体描述

该平台是一款高端,超高性能的 FPGA 标准实验平台。它采用高性能 FPGA 开发板: Xilinx FPGA Virtex-4 开发板。Virtex™-4 器件整合了高达 200,000 个的逻辑单元,高达 500 MHz 的性能,和无可比拟的系统特性,其密度和性能是其它任何 FPGA 的 2 倍,而功耗是它们的一半。Virtex-4 实验箱主处理器模块可包涵原装 XUPV2PRO 大学计划板卡的功能,同时将其它 AD、DA、LED 等外设模块集成在母板上,通过 CPLD 来切换各个功能模块,此外,在母板上预留扩展接口,供其他功能子板使用。

### 3.2 内置板卡描述

平台内嵌 Xilinx FPGA Virtex 4 开发板,如下图所示:




图 3. Xilinx Virtex4 Development Board

#### 开发板包括:

- XC4VFX60-11FFG1152 FPGA
- ATX form factor motherboard
- 32-bit component DDR memory (64 MB) and 64-bit DDR2 DIMM (256 MB)
- 512 MB CompactFlash (CF) card and System ACE CF controller for configuration
- Two on-board 10/100/1000 Ethernet PHYs (MII/RGMII and SGMII) with RJ-45 connectors
- Two PCI Express downstream connectors
- Four 32-bit/33 MHz PCI connectors (Two 3.3V slots and two 5V slots)
- ALi South Bridge SuperIO controller
- Two USB peripheral ports and one parallel port
- Two serial ATA connectors
- Two UARTs with RS-232 connectors
- Xilinx Personality Module (XPM) interface
- JTAG and trace debug ports
- IIC/SMBus interface
- SPI EEPROM
- General purpose I/O (GPIO)
- · Flash memory interface
- VGA graphics interface
- LEDs, LCD, and switches
- Encryption battery
- Fan controller
- PS/2 mouse and keyboard connectors
- 3.5mm headphone and microphone connectors

## 4. ULTRAWISE-XILINX Aquila Digital Media Platform

### 4.1 实验箱整体描述

ULTRAWISE-XILINX Aquila Digital Media Platform 是一款高端、通用数字媒体开发平台。它采用 Aquila-C18X5 型 FPGA 开发板,该板是一款高性价比的,针对视频处理、图像处理的工业级 FPGA 开发板,其核心 FPGA 芯片高达 340 万门

逻辑元件,内置 126 个专用乘加单元,支撑其无与伦比的数字信号处理能力;可用于设计各种复杂的视频处理、图像处理算法。附送多种数字媒体相关的开发案例与演示系统。

### 4.2 内置板卡描述




图 4 Aquila Digital Media Development Board

#### 开发板资源包括:

- Xilinx Spartan3A-DSP: XC3SD1800A;
- 32MBytes SDRAM;
- 2Mbytes Flash;
- 两路模拟视频输入: CVBS 接口;
- 一路 VGA 视频输出;
- 一路 CVBS 视频输出;
- 开放的用户自定义接口;
- 并口下载仿真线。

## 5. ULTRAWISE-XILINX Aquila Face ID Platform

### 5.1 实验箱整体描述

ULTRAWISE-XILINX Aquila Face ID Platform 是基于 XILINX 公司最新的 FPGA 产品: XC3SD1800A,设计的专用人脸识别开发平台。该平台在监控领域已经得到了广泛的应用,是一个非常理想的针对生物特征识别领域的专项实训平台。

### 5.2 内置板卡描述



图 5 Aquila Face ID System

- 1、由 FPGA 系统内 I2C 模块通过 I2C 总线配置片外 A/D 和 D/A。
- 2、第一路视频输入模块对第一路片外 A/D 输出的 BT656 视频数据进行人脸检测,提取灰度信息,检测图像中扫描窗口是否包含人脸,如果检测到人脸,将人脸图像存放到帧存中。
- 3、人脸检测模块工作的同时,图像缩放单元负责将存储在帧存中的图像进行平滑缩放为合适的图像大小。
- 4、第二路视频输入模块接收片外第二路 A/D 输出的 BT656 视频数据与缩放后的人脸图像信息恰当偏移量进行叠加,并在图像中相应人脸位置绘制矩形标明,最后 VGA 或者 CVBS 输出。

## 6. ULTRAWISE-XILINX Aquila EOS Platform

## 6.1 实验箱整体描述

ULTRAWISE-XILINX Aquila EOS Platform 是一款用于嵌入式操作系统专项训练的专用 实训箱,它选配了极高性价比的 Aquia 嵌入式开发平台;并配备了丰富的案例,可方便的用于多种嵌入式操作系统的实训,包括: ucLinux、uC/OSII 等等。该板卡结构紧凑,接口丰富,并且硬件升级方便,使该实训箱的应用领域更广和使用寿命更长。

## 6.2 内置板卡描述




图 6 Aquila EOS Development Platform

- Xilinx Spartan3A-DSP: XC3SD1800A;
- 16MBytes SDRAM;
- 2Mbytes Flash;
- 两路模拟视频输入: CVBS 接口;
- 一路 VGA 视频输出;
- RJ45 网络接口:
- RS232 串口;

• 开放的用户自定义接口;

# 四. 团队训练区

### 7. ULTRAWISE-XILINX V2P Video Processing Platform

### 7.1 实验箱整体描述

ULTRAWISE-XILINX VirtexII Pro Video Processing Platform 采用 XILINX 著名的 XUP V2P 开发板以及配套的视频采集板 VDEC1 组成完美的视频处理系统实训平台,并且提供美国华盛顿大学开发的 NTSC 制式视频采集教学案例和上海交通大学开发的 PAL 制式视频采集教学案例。该实训箱为针对视频应用领域的团队训练提供了方便、使用的软、硬件平台,和与业界同步的实训案例。

### 7.2 内置板卡描述





- 一路模拟视频输入: CVBS 接口;
- 一路 S 端子视频输入接口;
- 支持 YCbCr 视频信号输入;
- 一路 VGA 视频输出:
- DDR SDRAM 扩展槽:
- 2Mbytes Flash。

#### 8. ULTRAWISE-XILINX VirtexII Pro SoPC Platform

#### 8.1 实验箱整体描述

针对集成电路行业中 SOC 概念的日益强化,我们设计了 ULTRAWISE-XILINX VirtexII Pro SoPC Platform 实训箱用于 SoPC 团队训练项目,它集成了两颗 IBM 的 PowerPC405 嵌入式处理器、IC 领域极先进的 CoreConnect 总线标准及配套 Soft IP,以及丰富外部接口 IP。是理想的 SOC 实训平台;此外,该平台还可以构造基于 XILINX 公司的 MicroBlaze 处理器核的 SOC 系统。

#### 8.2 内置板卡描述

SoC(片上系统)的概念已日益普及,而随着 FPGA 技术的迅速发展,可编程系统芯片 (SoPC)作为一种特殊的嵌入式微处理器系统,融合了 SoC 和 FPGA 各自的优点,并具备软硬件在系统可编程、可裁减、可扩充、可升级的功能,已逐渐成为一个新兴的技术方向。 SoPC 的核心是在 FPGA 上实现的嵌入式微处理器核,目前主要有 Xilinx 公司的 32 位软核 MicroBlaze、32 位 PowerPC 系列处理器硬核 PowerPC 405。

ULTRAWISE-XILINX VirtexII Pro SoPC Platform 选用 Virtex-II Pro 系列 FPGA 芯片 XC2VP40,将系统的程序存储器和数据存储器都放在片内用 Block RAM 来实现,在系统中添加 DCM 模块,将外部参考时钟 4 倍频提供给 PowerPC 405 作处理器时钟,并分频后再送给 OPB 总线作总线时钟,降低慢速外设的总线速度,使系统搭配更合理。




图 8 系统硬件组成框图

PowerPC 405 是此嵌入式系统的核心,它通过 PLB 总线实现和程序存储器和数据存储器的快速通道,并通过 PLB-OPB 桥实现了片上的 OPB 总线,然后通过 OPB 总线进行各种

外设的扩展,OPB 外设包括一个 RS232 串口,一个 OPB\_EMC 用于扩展以太网控制器芯片,一个 GPIO 作以太网控制器输出的中断请求,一个中断控制器 OPB\_INTC 将 GPIO 输入的外部中断通知 PowerPC 405 并可以设置优先级。

#### 9. ULTRAWISE-XILINX Virtex4 MPEG4 Platform

#### 9.1 实验箱整体描述

视频压缩在工业界得到了广泛的应用,视频压缩技术的核心是视频压缩编、解码技术,基于此,我们设计了 ULTRAWISE-XILINX Virtex4 MPEG4 Platform 高端实训箱,并采用先进的 MPEG4 算法用于实训。

由于视频压缩技术的复杂性,我们采用了 XILINX 公司最强大的 Virtex-4 系列的 FPGA 芯片。此款实训箱也是我们最强劲的一款产品。

#### 9.2 内置板卡描述

MPEG-4 使用的视频编码算法是从之前的编码标准发展而来。帧数据分成 16×16 个宏块,每个宏块包含 6 个 8×8 块,用于 YCbCr 4:2:0 格式化数据。采用半像素分辨率对运动进行估计可被用来对来自前一帧的预测块进行高效编码,而离散余弦变换 (DCT) 则提供了残余处理功能,以创建当前帧的更详细的视图。简易压缩标准提供 12 位分辨率的 DCT系数,和每个采样 8 位的采样和重建帧数据。MPEG-4 简易编码的效率在一系列编码位速率下均优于在 MPEG-2 中使用的上一代的编码效率。

但是 MPEG4 视频压缩算法与标准已变成极为复杂的电路,需要花费很长时间来设计,并且常常成为系统测试和发货的瓶颈。ULTRAWISE-XILINX Virtex4 MPEG4 Platform 结合赛灵思新推出的 MPEG-4 编码器/解码器核,可以帮助您满足视频压缩需求。

该实验平台提供了卓越的 Virtex4 可编程并发处理平台,可支持各种系统要求,同时又能满足系统吞吐率需求。赛灵思® MPEG-4 解码器核可以使用专门针对您的应用和系统要求而定制的可伸缩的多流接口来构建,同时 MPEG-4 编码器和解码器还可支持用户规定的最大帧尺寸。