Desenvolv. de Sistemas Embarcados de Tempo Real

Prof. Hermano Cabral

Departmento de Eletrônica e Sistemas — UFPE

17 de agosto de 2018

Plano de Aula

Tema central

• Arquitetura AVR


Plano de Aula

Tema central

Arquitetura AVR

Objetivos

- Identificar as principais partes da arquitetura AVR
- Conhecer os layouts de memória SRAM e flash da arquitetura AVR
- Usar as portas digitais GPIO



MCU

Representação simplificada da CPU e memória de um microprocessador da família AVR

Introdução

• O bloco representando a CPU pode ser visto como o estado da CPU.

- O bloco representando a CPU pode ser visto como o estado da CPU.
- O AVR tem uma arquitetura Havard com memórias distintas para programa e dados.

- O bloco representando a CPU pode ser visto como o estado da CPU.
- O AVR tem uma arquitetura Havard com memórias distintas para programa e dados.
- O registrador PC aponta para a próxima instrução a ser executada.

- O bloco representando a CPU pode ser visto como o estado da CPU.
- O AVR tem uma arquitetura Havard com memórias distintas para programa e dados.
- O registrador PC aponta para a próxima instrução a ser executada.
- O registrador SP é usado para implementar o stack, onde variáveis locais e endereços de retorno de funções são armazenados.

Introdução

 A arquitetura Atmel AVR é uma arquitetura RISC de processador do tipo Havard

- A arquitetura Atmel AVR é uma arquitetura RISC de processador do tipo Havard
- Ela tem 32 registradores de 8 bits que podem ser diretamente usados na ALU

- A arquitetura Atmel AVR é uma arquitetura RISC de processador do tipo Havard
- Ela tem 32 registradores de 8 bits que podem ser diretamente usados na ALU
- Dados da memória tem que ser colocados em registradores antes de poderem ser processados


- A arquitetura Atmel AVR é uma arquitetura RISC de processador do tipo Havard
- Ela tem 32 registradores de 8 bits que podem ser diretamente usados na ALU
- Dados da memória tem que ser colocados em registradores antes de poderem ser processados
- Em geral, ela executa uma instrução por pulso de clock

Ponteiro de instruções

 As instruções de um programa são na sua maioria de 16 bits, com algumas poucas sendo de 32 bits.

Ponteiro de instruções

- As instruções de um programa são na sua maioria de 16 bits, com algumas poucas sendo de 32 bits.
- Por esta razão, o ponteiro de instrução tem o seu bit menos significativo sempre 0.



Registrador de status do processador ATMega328p




Diagrama de blocos do processador Atmel ATMega328p

Memória

- O ATMega328p possui as seguintes características de memória:
 - 32KBytes of In-System Self-Programmable Flash program Memory
 - 1KBytes EEPROM
 - 2KBytes Internal SRAM
 - Write/Erase Cycles: 10,000 Flash/100,000 EEPROM
 - Data Retention: 20 years at 85°C/100 years at 25°C⁽¹⁾

Periféricos


- O ATMega328p possui os seguintes periféricos:
 - Two 8-bit Timer/Counters with Separate Prescaler and Compare Mode
 - One 16-bit Timer/Counter with Separate Prescaler, Compare Mode, and Capture Mode
 - Real Time Counter with Separate Oscillator
 - Six PWM Channels
 - 8-channel 10-bit ADC in TQFP and QFN/MLF package
 - Temperature Measurement
 - 6-channel 10-bit ADC in PDIP Package
 - · Temperature Measurement
 - Two Master/Slave SPI Serial Interface
 - One Programmable Serial USART
 - One Byte-oriented 2-wire Serial Interface (Philips I²C compatible)
 - Programmable Watchdog Timer with Separate On-chip Oscillator
 - One On-chip Analog Comparator
 - Interrupt and Wake-up on Pin Change

Features	ATmega328/P
Pin Count	28/32
Flash (Bytes)	32K
SRAM (Bytes)	2K
EEPROM (Bytes)	1K
General Purpose I/O Lines	23
SPI	2
TWI (I ² C)	1
USART	1
ADC	10-bit 15kSPS
ADC Channels	8
8-bit Timer/Counters	2
16-bit Timer/Counters	1

Configuração do ATMega328p


• Resumidamente, a configuração do processador ATMega328p está mostrada acima.





Layout de memória

• O espaço de endereçamento de memória inclui os registradores da CPU e os registradores de I/O.



Layout de memória


- O espaço de endereçamento de memória inclui os registradores da CPU e os registradores de I/O.
- A página 428 do datasheet do ATMega328p traz os endereços

Layout de memória — observações

 O ambiente de desenvolvimento para a plataforma AVR define constantes para cada um destes registradores I/O com nomes idênticos aos do datasheet.


Layout de memória — observações

- O ambiente de desenvolvimento para a plataforma AVR define constantes para cada um destes registradores I/O com nomes idênticos aos do datasheet.
- Eles são definidos no arquivo avr/io.h.




Layout da memória flash do processador ATMega328p






Distribuição de funcionalidade

 A distribuição das funcionalidades do ATMega328p entre seus pinos está mostrada ao lado.



Distribuição de funcionalidade

- A distribuição das funcionalidades do ATMega328p entre seus pinos está mostrada ao lado.
- Observe que a maioria dos pinos tem mais de uma funcionalidade associada.



Distribuição de funcionalidade

- A distribuição das funcionalidades do ATMega328p entre seus pinos está mostrada ao lado.
- Observe que a maioria dos pinos tem mais de uma funcionalidade associada.
- É óbvio que o uso de uma funcionalidade impede o uso de outra ao mesmo tempo.

Introdução

 O processador ATMega328p tem 23 pinos digitais de I/O, também chamados de pinos de GPIO, divididos em 3 portas de 8 bits.


- O processador ATMega328p tem 23 pinos digitais de I/O, também chamados de pinos de GPIO, divididos em 3 portas de 8 bits.
- Cada pino pode ser controlado individualmente, configurando-o para entrada ou saída e o valor digital de saída.

- O processador ATMega328p tem 23 pinos digitais de I/O, também chamados de pinos de GPIO, divididos em 3 portas de 8 bits.
- Cada pino pode ser controlado individualmente, configurando-o para entrada ou saída e o valor digital de saída.
- Para este controle, cada porta de 8 bits possui 3 registradores de I/O de 8 bits: DDR, PORT e PIN.

	Offset: Reset:	DDRB 0x24 0x00 When addressir	ng as I/O Reg	ister: address	offset is 0x0	4		
Bit	7	6	5	4	3	2	1	0
	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	DDRB1	DDRB0
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0


Registradores das portas GPIO

• O registrador DDR controla se um pino é de entrada (valor 0 para o bit correspondente) ou de saída (valor 1).




Registradores das portas GPIO

 O registrador PORT controla o valor do pino de saída, se o pino estiver configurado como saída, ou se o resistor de pull-up está habilitado, se o pino estiver configurado como entrada.




Registradores das portas GPIO

• Se a porta está configurada para saída, o registrador PIN pode ser usado para inverter o nível lógico da saída de um pino.




Registradores das portas GPIO

- Se a porta está configurada para saída, o registrador PIN pode ser usado para inverter o nível lógico da saída de um pino.
- Caso contrário, PIN é usado para ler o valor da entrada da porta.



Estrutura

• Cada pino GPIO pode ser representado como acima.



Estrutura

- Cada pino GPIO pode ser representado como acima.
- Observe que existe um resistor de pull-up que pode ser ligado ou desligado.

DDxn	PORTxn	PUD (in MCUCR)	I/O	Pull-up	Comment
0	0	×	Input	No	Tri-state (Hi-Z)
0	1	0	Input	Yes	Pxn will source current if ext. pulled low
0	1	1	Input	No	Tri-state (Hi-Z)
1	0	X	Output	No	Output Low (Sink)
1	1	×	Output	No	Output High (Source)

Resistor de pull-up

 A tabela acima mostra as possíveis configurações de entrada/saída e de habilitação de pull-up.