|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| Министерство науки и высшего образования РФ Федеральное государственное автономное образовательное учреждение высшего профессионального образования **«СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»** | | | | | | | |
| Институт космических и информационных технологий | | | | | | | |
| Кафедра вычислительной техники | | | | | | | |
|  | | | | | |  | |
| **Отчёт О преддипломной практике** | | | | | | | |
| Разработка цифрового процессора эффектов для музыкальных инструментов | | | | | | | |
|  | | | | | | | |
|  | | | | | | | |
| Руководитель |  |  |  |  |  | | А.Г. Хантимиров |
|  |  | подпись, дата |  |  | |  |
| Студент |  |  |  |  | | Я.Ф. Кашапов |
|  |  | номер группы, зачетной книжки |  | подпись, дата | |  |
| Красноярск 2023 | | | | | | | |

Содержание

[Введение 4](#_Toc135237682)

[1 Анализ предметной области 7](#_Toc135237683)

[1.1 Обзор существующих решений 7](#_Toc135237684)

[1.1.1 Программно-реализуемые эффекты 7](#_Toc135237685)

[1.1.2 Самостоятельные устройства, реализующие цифровые эффекты 9](#_Toc135237686)

[1.1.3 Цифровые эффекты, идущие в составе усилителей звука 11](#_Toc135237687)

[1.1.4 Блоки эффектов 12](#_Toc135237688)

[1.2 Обзор элементной базы, используемой в проекте 13](#_Toc135237689)

[1.2.1 Отладочная плата EBAZ4205 13](#_Toc135237690)

[1.2.2 Аналого-цифровой преобразователь PCM1808 15](#_Toc135237691)

[1.2.3 Цифро-аналоговый преобразователь PCM5102a 16](#_Toc135237692)

[1.3 Обзор стандарта I2S 17](#_Toc135237693)

[1.4 Требования к проектируемому устройству 18](#_Toc135237694)

[1.5 Вывод 19](#_Toc135237695)

[2 Проектирование и разработка алгоритмов звуковых эффектов 20](#_Toc135237696)

[2.1 Эффект «Усиление» 20](#_Toc135237697)

[2.2 Эффект «Перегруз» 21](#_Toc135237698)

[2.3 Эффект «Задержка» 25](#_Toc135237699)

[2.4 Эффект «Тремоло» 27](#_Toc135237700)

[2.5 Эффект «Искажение» 32](#_Toc135237701)

[2.6 Вывод 33](#_Toc135237702)

[3 Разработка архитектуры и алгоритмов функционирования процессора эффектов 34](#_Toc135237703)

[3.1 Конфигурация аппаратуры 34](#_Toc135237704)

[3.2 Разработка архитектуры процессора эффектов 34](#_Toc135237705)

[3.3 Разработка алгоритмов функционирования процессора эффектов 37](#_Toc135237706)

[3.4 Вывод 39](#_Toc135237707)

[4 Разработка, отладка и отработка сложно-функциональных блоков 40](#_Toc135237708)

[4.1 Подсистема тактирования в проекте 40](#_Toc135237709)

[4.1.1 Настройка тактирования ПЛ Xilinx ZYNQ 7010 40](#_Toc135237710)

[4.1.2 Тактирование разрабатываемого процессора эффектов 41](#_Toc135237711)

[4.2 Разработка СФ-блока «clk\_div» 43](#_Toc135237712)

[4.3 Разработка СФ-блока «I2S-передатчик» 45](#_Toc135237713)

[4.4 Разработка СФ-блока «I2S-приёмник» 47](#_Toc135237714)

[4.5 Разработка СФ-блока «Усиление» 49](#_Toc135237715)

[4.6 Разработка СФ-блока «Эффекты» 51](#_Toc135237716)

[4.7 Разработка СФ-блока «Управление» 53](#_Toc135237717)

[4.8 Разработка СФ-блока «Процессор эффектов» 54](#_Toc135237718)

[4.9 Коммутация сигналов процессора эффектов на порты ввода-вывода 56](#_Toc135237719)

[4.10 Оценка затраченных ресурсов ПЛИС 57](#_Toc135237720)

[4.11 Вывод 57](#_Toc135237721)

[Заключение 58](#_Toc135237722)

[Список сокращений 59](#_Toc135237723)

[Список использованных источников 60](#_Toc135237724)

[ПРИЛОЖЕНИЕ А Реализация эффекта «Усиление». Matlab 62](#_Toc135237725)

[ПРИЛОЖЕНИЕ Б Реализация эффекта «Перегруз». Matlab 63](#_Toc135237726)

[ПРИЛОЖЕНИЕ В Реализация эффекта «Задержка». Matlab 64](#_Toc135237727)

[ПРИЛОЖЕНИЕ Г Реализация эффекта «Тремоло». Matlab 65](#_Toc135237728)

[ПРИЛОЖЕНИЕ Д Реализация СФ-блока «clk\_div». Verilog 66](#_Toc135237729)

[ПРИЛОЖЕНИЕ Е Тестбенч для СФ-блока «clk\_div». Verilog 67](#_Toc135237730)

[ПРИЛОЖЕНИЕ Ж Реализация СФ-блока «I2S-передатчик». Verilog 68](#_Toc135237731)

[ПРИЛОЖЕНИЕ З Тестбенч для СФ-блока «I2S-передатчик». Verilog 69](#_Toc135237732)

[ПРИЛОЖЕНИЕ И Реализация СФ-блока «I2S-приёмник». Verilog 70](#_Toc135237733)

[ПРИЛОЖЕНИЕ К Тестбенч для СФ-блока «I2S-приёмник». Verilog 71](#_Toc135237734)

[ПРИЛОЖЕНИЕ Л Реализация СФ-блока «Усиление». Verilog 72](#_Toc135237735)

[ПРИЛОЖЕНИЕ М Реализация СФ-блока «Эффекты». Verilog 73](#_Toc135237736)

[ПРИЛОЖЕНИЕ Н Реализация СФ-блока «Процессор эффектов». Verilog 74](#_Toc135237737)

Введение

Звук является одним из видов информации, которую человек способен воспринимать. Существует множество музыкальных инструментов, которые способны издавать звуки различного рода, отличающиеся по частоте, спектру, длительности и интенсивности. В зависимости от этих параметров, люди могут испытывать полный спектр эмоций.

В настоящее время есть несколько типов инструментов, которые позволяют получить звуковой сигнал в каком-либо виде: аналоговые и цифровые.

К аналоговым можно отнести все те музыкальные инструменты, которые используют аналоговые устройства для извлечения звука. Например, звук электрогитары снимается с никелированных струн звукоснимателем, который в общем является катушкой индуктивности.

Цифровыми являются те инструменты, звук в которых генерируется цифровыми электронными схемами. Например, цифровой синтезатор.

В современном «цифровом» мире использование цифровых методов обработки звуков имеет очевидное преимущество — цифровой звук значительно легче и дешевле обрабатывать. На сегодняшний день для этого существует большое количество специализированных микросхем и аудио-процессоров, таких как цифровой сигнальный процессор (ЦСП, или DSP – digital signal processor) и т. п. Появление цифровой обработки сигналов в аудио-приложениях постоянно было обусловлено возможностью разнообразить тональности, экспериментируя усилителями и эффектами.

Обычно DSP-устройства являются сложными и комбинируют в себе как аналоговую, так и цифровую логику. Например, они могу содержать один или несколько аналого-цифровых и цифроаналоговых преобразователей, а также аналоговые и цифровые фильтры частот. Важным критерием качества работы цифровых аудио-процессоров является задержка обработанного сигнала. Чем меньше эта задержка, тем более пригодным является устройство для использования его в реальном времени, например на музыкальном концерте.

Звуковые эффекты, накладываемые на звук, позволяют разнообразить звучание инструмента, добавив дополнительную музыкальную информацию. Например, большая часть музыкального жанра «Рок», который зародился в 60-х вследствие применения аналоговых схем искажения звукового сигнала, невозможна без таких эффектов как «overdrive» и «distorsion». Данные эффекты выделяют такую музыку, и за счёт них образовался сам жанр, а также появились новые техники игры.

Эффекты можно рассматривать как функцию, которая применяется к исходному входному звуковому сигналу. Поэтому эффекты бывают линейные и нелинейные.

На сегодняшний день существует множество коммерческих решений, которые позволяют настраивать звуковые эффекты для любого аналогового звука. Например, решения от компании HeadRush — цифровые процессоры эффектов для электрогитар. Они отличаются высоким качеством, большим количеством настроек и дороговизной. Так же существуют аналоговые «педальки» для электрогитар, которые, как правило, реализуют один конкретный эффект и не являются дорогими. Однако многие музыканты не обходятся только одним эффектом и комбинируют такие устройства, что в итоге ведёт к «удорожанию» звука.

Поэтому существует необходимость разработать устройство, которое будет обладать высокими возможностями по конфигурированию звука, а также сравнительно невысокой ценой.

Для качественного подхода к реализации такого устройства есть смысл использовать программируемую логическую интегральную схему (ПЛИС), так как именно данный способ позволяет обеспечить наименьшие задержки звукового сигнала при его обработке за счёт особенностей ПЛИС.

В этом проекте демонстрируется альтернативный подход к звуковым эффектам с использованием ПЛИС вместо ядер DSP или аналоговых компонентов для выполнения цифровой обработки сигналов, предназначенных для изменения аудиосигналов. Звуковая обработка была разработана на отладочной плате с системой на кристалле Xilinx Zynq®-7000, совмещающей в себе ПЛИС, а также два ядра ARM Cortex A9. Различные гитарные эффекты были получены из пользовательских сложно-функциональных блоков (СФ-блоков), написанных на Verilog. Программируемая логика (ПЛ) управляется поворотными потенциометрами и кнопкам, с которыми взаимодействует пользователь, а индикация базируется на светодиодах.

# Анализ предметной области

## Обзор существующих решений

Многие устройства, реализующие цифровые звуковые эффекты, сегодня являются очень сложными и больше напоминают компьютеры. Они состоят из высококоплиментарных DSP-ядер, специально предназначенных для обработки звука, за счёт чего и возможно создание линейных и нелинейных эффектов.

В общем виде можно выделить несколько типов цифровых эффектов с точки зрения их реализации:

* программно-реализуемые эффекты;
* самостоятельные устройства, реализующие цифровые эффекты;
* эффекты, которые идут в составе усилителей звука.

Отдельно стоит выделить классические способы обработки звука — различные блоки эффектов (педали эффектов).

Рассмотрим данные решения более подробно.

### Программно-реализуемые эффекты

Для получения таких эффектов достаточно использовать персональный компьютер (ПК). Например, программное обеспечение «Guitar Rig» (Рисунок 1) позволяет подключить сотни разных эффектов к любому источнику звука в ПК.



Рисунок 1 – Интерфейс программы GuitarRig 5

Также популярны программные средства, называемые звуковыми плагинами, которые можно активировать в программах мастеринга звука. Один плагин может реализовывать один или несколько эффектов. Например, плагин «Emissary Ignite» (Рисунок 2). Он содержит в себе два режима звучания («Clean» и «Lead») и отдельные эквалайзеры для каждого из них. Плагины можно комбинировать, выстраивая необходимую цепочку эффектов для получения желаемого звучания.



Рисунок 2 – Звуковой плагин «Emissary Ignite» в режиме Lead Fat

В случае использования программных решений, музыкальный инструмент подключается напрямую к компьютеру либо через внешний аудио-интерфейс, а аудио-обработка осуществляется полностью на центральном процессоре (ЦП). Подобные программы высоко утилизируют процессор компьютера и в своём интерфейсе отображают загрузку ЦП. При таком подходе входной звуковой сигнал может обрабатываться со значительными задержками, вплоть до невозможности использовать подобные решения в реальном времени при игре на инструменте.

Таким образом, плюсы данного подхода:

* много реализованных эффектов;
* нужен только компьютер и звуковая карта.

Минусы:

* заметные задержки при обработке звука;
* неудобно использовать на концертах;
* для обеспечения высокого качества звука необходима дорогостоящая звуковая карта.

### Самостоятельные устройства, реализующие цифровые эффекты

Как правило, такие устройства содержат DSP-ядро, аналого-цифровые преобразователи (АЦП), цифро-аналоговые преобразователи (ЦАП) и интерфейс пользователя (кнопки, дисплей и т.п.). По способу ввода и вывода звука могут сильно отличаться. Например, на входе и выходе может быть аналоговый сигнал. Или на входе аналоговый, а на выходе — цифровой, передающийся по шине I2S или USB. Представителем такого типа устройств является HeadRush Pedalboard (Рисунок 3) [1]. Задержка обработанного сигнала сравнительно низкая.



Рисунок 3 – Моделирующий гитарный процессор эффектов HeadRush Pelalboard

Другим примером является ZOOM G1X Four (Рисунок 4). Такой процессор эффектов построен на основе 32-разрядного DSP ZOOM ZFX-3, в составе которого содержится 24-битный АЦП и ЦАП с частотой дискретизации 96 кГц.



Рисунок 4 – Гитарный процессор эффектов ZOOM G1X Four

Плюсы подобных устройств:

* много реализованных эффектов;
* устройство готово для использования на концерте;
* низкие задержки обработанного сигнала.

Минусы:

* высокая стоимость.

### Цифровые эффекты, идущие в составе усилителей звука

Некоторые модели комбо-усилителей звука содержат в себе встроенный блок процессора эффектов. Например, Yamaha THR (Рисунок 5). Такие устройства обладают меньшими возможностями по настройке эффектов по сравнению полноценными процессорами эффектов. Входной сигнал аналоговый, передающийся через инструментальный разъём. Задержка обработанного сигнала сравнительно низкая, так как данный вид устройств предназначен для использования в реальном времени.



Рисунок 5 – Гитарный комбоуслитель Yamaha THR с моделирующим блоком настройки эффектов

Плюсы:

* устройство «два в одном»;
* устройство готово для использования на концерте;
* низкие задержки обработанного сигнала;

Минусы:

* высокая стоимость;
* малое количество эффектов.

### Блоки эффектов

Блоки эффектов являются классическим вариантом наложения эффектов на звук. Как правило, они реализуют один эффект или несколько одного типа. Чаще всего эти устройства являются аналоговыми. Имеют инструментальные вход и выход.



Рисунок 6 – Комбирированный блок эффектов «Overdrive/Distortion» BOSS OS-2

Плюсы:

* малые габариты;
* устройство готово для использования на концерте;
* низкие задержки обработанного сигнала;

Минусы:

* могут быть дорогими;
* реализуют один эффект;
* цепочка блоков эффектов обладает большими габаритами.

## Обзор элементной базы, используемой в проекте

### Отладочная плата EBAZ4205

Отладочная плата EBAZ4205 (Рисунок 7) построена на основе системы на кристалле (СНК) Xilinx ZYNQ 7010. Дополнительные возможности платы [2]:

* 256 Мб DDR3 RAM;
* 128 Мб NAND Flash;
* розетка RJ-45 и Ethernet-контроллер IP101GA;
* 52 GPIO, выведенных на разъёмы DATA1, DATA2, DATA3;
* слот для SD-карт;
* JTAG-разъём для отладки ПЛИС.




Рисунок 7 – Отладочная плата EBAZ4205

Как уже было отмечено, в основе отладочной платы лежит Xilinx ZYNQ 7010. Это система на кристалле, которая помимо программируемой логики (ПЛ) содержит ещё процессорную систему (ПС) с двумя ядрами ARM Cortex A9. Общая структурная схема ZYNQ 7010 (Рисунок 8) [3] включает множество дополнительных СФ-блоков и соединений типа «процессорная система – программируемая логика». Основные характеристики ПЛ:

* 28 тыс. программируемых логических ячеек;
* 17,6 тыс. таблиц преобразования;
* 2,1 Мб ОЗУ.




Рисунок 8 – Общая структурная схема ZYNQ 7010

В данном проекте процессорная часть использоваться будет только лишь для отладки и загрузки результата синтеза Verilog-конфигурации в ПЛИС. Так как на процессорной части ZYNQ 7010 запущено Linux-ядро, то через devfs доступно устройство /dev/xdevbit, в которое можно загружать синтезированные проекты (bitstream).

### Аналого-цифровой преобразователь PCM1808

АЦП PCM1808 (Рисунок 9) специально спроектирован для обработки звукового сигнала. Типовые примеры применения данного преобразователя [4]:

* Цифровой TV;
* DVD-рекордер.




Рисунок 9 – Отладочная плата Chipdip PCM1808

Основные характеристики АЦП:

* разрядность 24 бит;
* настраиваемая частота дискретизации аналогового сигнала до 96 кГц.
* оцифрованный сигнал в формате I2S или Left-justified;
* возможность работы в разных режимах: «master» или «slave».

### Цифро-аналоговый преобразователь PCM5102a

ЦАП PCM5102a (Рисунок 10) по своему классу не отличается от АЦП PCM1808. Они могут применяться в одних и тех же проектах. Основные характеристики ЦАП [5]:

* настраиваемая разрядность 16, 24 или 32 бит;
* настраиваемая частота дискретизации аналогового сигнала до 384 кГц.
* оцифрованный сигнал в формате I2S или Left-justified;
* возможность работы в разных режимах: «master» или «slave».




Рисунок 10 – Отладочная плата Chipdip PCM5102a

## Обзор стандарта I2S

Показанные выше АЦП и ЦАП передают и принимают оцифрованный звук в формате I2S. Это специализированный стандарт передачи аудио между цифровыми устройствами [6].

Шина I2S состоит из трёх проводников (Рисунок 11):

* continuous serial clock (SCK, в этом проекте – BCK);
* word select (WS, в этом проекте – LRCK);
* serial data (SD, в этом проекте – DOUT).

Сигнал BCK предназначен для синхронизации передачи данных между устройствами. WS определяет, для какого аудиоканала (левого или правого) передаются данные по последовательной шине SD. Если WS равен логической единице, то данные на SD соответствуют правому каналу, иначе – левому.




Рисунок 11 – Типовые схемы соединения устройств и передачи данных I2S

Как можно видеть, от того, в каком режиме работает устройство, зависит кто генерирует тактовые сигналы передачи данных. В данном проекте между I2S-передатчиком и I2S-приёмником находится ПЛИС.

## Требования к проектируемому устройству

Проектируемый процессор эффектов должен реализовывать следующие эффекты:

* задержка;
* перегрузка;
* искажения;
* тремоло.

Для выбора эффектов следует организовать интерфейс пользователя на основе кнопок, светодиодных индикаторов, потенциометров и энкодеров.

Verilog-проект должен быть разделён на модули. Взаимодействие с АЦП, ЦАП и эффекты, а также обработку ввода пользователем следует реализовать в виде СФ-блоков.

## Вывод

Были рассмотрены различные варианты устройств, реализующих цифровые звуковые эффекты. Каждый из вариантов имеет свои плюсы и минусы. Однако самым главным критерием для устройства, реализующего эффекты, является задержка обработанного сигнала. Поэтому, для качественного подхода к реализации такого устройства есть смысл использовать ПЛИС, так как именно данный способ позволяет обеспечить наименьшие задержки звукового сигнала при его обработке за счёт возможности параллельной обработки данных.

Также рассмотрена элементная база проектируемого устройства. Высокоточные АЦП и ЦАП позволят преобразовать звуковой сигнал с наименьшими потерями.

Таким образом, задача сводится к реализации набора СФ-блоков, реализующих звуковые эффекты и взаимодействующих с ЦАП, АЦП и т.д.

# Проектирование и разработка алгоритмов звуковых эффектов

## Эффект «Усиление»

Эффект усиления функционирует за счёт увеличения амплитуды входного сигнала.

(2.1)

где G – коэффициент усиления входного сигнала.

Ниже представлена общая блок-диаграмма, описывающая эффект усиления входного звукового сигнала (Рисунок 12).




Рисунок 12 – Блок-диаграмма эффекта усиления

Входные параметры, необходимые для работы эффекта:

* входной сигнал;
* коэффициент усиления.

Встроенные функции Matlab, где была построена модель данного эффекта, позволяют считывать музыкальные файлы в формате Waveform Audio File (WAV), а также проигрывать считанную и обработанную музыку. Для примера был взят отрывок ритм-гитарной партии музыкальной композиции «*Metallica – Sad But True»*, и к нему был применён эффект усиления с коэффициентом равным пяти (Рисунок 13). Частота дискретизации составила 44100 Гц.




Рисунок 13 – Применение эффекта «Усиление» к музыкальной композиции

## Эффект «Перегруз»

Эффект перегрузки (Overdrive) появился в 60-х вместе с популяризацией электрических гитар. Функционально данный эффект искажает входной сигнал путём ограничения его по амплитуде. Существуют два основных способа ограничения: жесткое (hard-clipping) и мягкое (soft-clipping). Рисунок 14 показывает сравнение этих методов.




Рисунок 14 – Способы реализации эффекта «Перегруз»

Как можно видеть при «мягком» ограничении входного сигнала, функция сглаживает его значения у порога отсекания. Это усложняет реализацию, но позволяет сделать перегруженный звук более естественным по сравнению с «жестким» ограничением. Ниже представлена общая блок-диаграмма, описывающая эффект перегрузки (Рисунок 15).




Рисунок 15 – Блок-диаграмма эффекта перегрузки

Для функционирования эффекта необходимы следующие входные параметры:

* входной сигнал;
* значение коэффициента усиления звука (Gain);
* значение порога срабатывания отсекания (Threshold).

После подачи входного аудиосигнала, он умножается на коэффициент усиления, а затем блок-компаратор сравнивает получившийся усиленный сигнал и пороговое допустимое значение. В случае превышения порога, выходом компаратора будет само пороговое значение, иначе – усиленный сигнал. Математически метод «жесткого» ограничения это можно записать следующим образом [7]:

(2.2)

где *threshold* – порог отсекания сигнала.

Метод «мягкого» ограничения описывается [7]:

(2.3)

На основании формул 2.2 и 2.3 была построена модель в Matlab с двумя режимами: hard-clipping или soft-clipping. Для наглядности результат работы модели показан на синусоидальном входном сигнале (Рисунок 16 и Рисунок 17).



Рисунок 16 – Применение функции «Перегруз» к входному сигналу в Matlab в режиме «жесткого» отсекания




Рисунок 17 – Применение функции «Перегруз» к входному сигналу в Matlab в режиме «мягкого» отсекания

Полученная модель позволяет:

* выбрать режим (soft- или hard-clipping);
* усилить входной сигнал;
* выбрать уровень отсекания сигнала (threshold).

Результат моделирования эффекта в Matlab показан ниже (Рисунок 18).




Рисунок 18 – Применение эффекта «Overdrive» к музыкальной композиции

## Эффект «Задержка»

Данный эффект основан на том, что к входному сигналу добавляется его точная копию, но с задержкой на какое-то определённое время. Существует два основных типа реализации повторения сигнала: *infinite impulse response* (IIR) и *finite impulse response* (FIR).

IIR – свойство, которое позволяет системе повторять сигнал бесконечное количество раз. FIR – свойство, которое позволяет системе повторять сигнал конечное количество раз (2.4). В данном проекте реализуется именно этот вариант, а количество повторений равно одному.

(2.4)

где *G* – коэффициент усиления повторяющегося сигнала;

*M* – задержка, измеряемая в отсчётах.

Блок-диаграмма, описывающая эффект задержки показана ниже (Рисунок 19).




Рисунок 19 – Блок-диаграмма эффекта задержки

Цифровой эффект «Задержка» является зависимым от частоты дискретизации (частоты семплирования) звука. Данный параметр описывает, сколько замеров значений сигнала выполнено в секунду. Стандартное значение для студийной музыкальной записи – 44100 отсчётов в секунду. Расчёт количества отсчётов за определённый промежуток времени в миллисекундах вычисляется следующим образом:

(2.5)

где *delayms* – задержка в миллисекундах;

*Fs* – частота дискретизации сигнала в Гц;

Построенная модель в Matlab (Рисунок 20) показывает поведение системы при применении данного эффекта к синусоидальному сигналу с задержкой, равной 200 мс.



Рисунок 20 – Применение эффекта «Задержка» к синусоидальному сигналу

Видно, что дополнительный сигнал смещён вперёд во времени, иными словами, отстаёт относительно входного сигнала и при этом повторяет его.

## Эффект «Тремоло»

Эффект «Тремоло» основан на амплитудной модуляции сигналов. Модуляцией называется процесс изменения одного или нескольких параметров высокочастотного несущего колебания по закону низкочастотного информационного сигнала [11]. Схема модуляции сигнала показана ниже (Рисунок 21).




Рисунок 21 – Принцип формирования модулированного сигнала

В случае эффекта «Тремоло» модулирующим сигналом выступает звуковой сигнал, а несущим – сигнал какой-то формы с частотой в диапазоне, как правило, от 0 до 20 Гц. Модулированным сигналом будет выступать сигнал с эффектом. Функция амплитудной модуляции для звукового сигнала:

(2.6)

(2.7)

где *input* – модулирующий сигнал;

*depth* – глубина затухания модулированного сигнала;

*Fc* – частота несущего сигнала;

*Fs* – частота дискретизации моделирующего сигнала.

Однако, при реализации эффекта «Тремоло» в ПЛИС гораздо эффективнее использовать более простую функцию несущего сигнала. Такой функцией может выступать меандр, так как сигнал такой формы легко реализовать в цифровых устройствах и на его реализацию будет потрачено меньше вычислительных ресурсов. Также несущим сигналом может являться треугольный сигнал. В таком случае моделирующая функция принимает следующий вид:

(2.8)

где *triangle()* – функция генерации треугольной несущей.

Данный эффект был смоделирован в Matlab в разных режимах:

* функция несущего сигнала синусоидальная (depth=1) (Рисунок 22);
* функция несущего сигнала треугольная (depth=0.8) (Рисунок 23);
* функция несущего сигнала пилообразная (depth=0.8) (Рисунок 24).



Рисунок 22 – Применение эффекта «Тремоло» c синусоидальной несущей




Рисунок 23 – Применение эффекта «Тремоло» c треугольной несущей




Рисунок 24 – Применение эффекта «Тремоло» c треугольной несущей

Модель с треугольной формой несущего сигнала была применена к звуковой записи (Рисунок 25).




Рисунок 25 – Применение эффекта «Тремоло» к музыкальной композиции

## Эффект «Искажение»

Данный эффект по своей функциональности похож на «Перегруз», однако искажает сигнал в большей степени. Существует множество вариаций реализации данного эффекта [7] (2.9, 2.10, 2.11), однако все они являются сложнореализуемыми в ПЛИС.

(2.9)

(2.10)

(2.11)

Наиболее оптимальный способ создания цифрового эффекта «искажения» с точки зрения реализации в ПЛИС является метод повторного квантования сигнала. Суть его заключается в том, чтобы уменьшить точность квантования оцифрованного звука.

## Вывод

В этой главе были рассмотрены реализации эффектов разрабатываемого процессора эффектов. Они также были смоделированы в Matlab, что позволило понять то, как они работают. При реализации в ПЛИС стоить учитывать следующие ограничения:

* следует отказаться от вычислений чисел с плавающей точкой;
* следует отказаться от деления чисел.

# Разработка архитектуры и алгоритмов функционирования процессора эффектов

## Конфигурация аппаратуры

АЦП PCM1808 и ЦАП PCM5102a являются конфигурируемыми: они могут работать в разных режимах [4][5]. Модули Chipdip, которые используются в проекте, заранее определяют эти режимы в своей электрической схеме:

* PCM1808 настроен в режиме ведущего (master mode 384 fs), а PCM5102a - ведомого;
* протокол обмена оцифрованного звука I2S;

Для настройки PCM1808 в режим ведущего необходимо подать на вход определённую комбинацию согласно документации (Рисунок 26). В режиме «ведомый» PCM5102a управляется внешним устройством. Это означает, что ЦАП не генерирует тактовые импульсы LRCK, BCK и SCKI. Их должно генерировать устройство «ведущий». В случае этого проекта, этим устройством является Xilinx ZYNQ 7010. Для PCM1808 предоставляется внешний тактовый импульс SCKI.




Рисунок 26 – Входные комбинации для выбора режима работы PCM1808

## Разработка архитектуры процессора эффектов

Рисунок 27 отражает общую архитектуру разрабатываемого процессора эффектов.




Рисунок 27 – Функциональная схема работы процессора эффектов

Процессор эффектов принимает на вход звуковой сигнал в аналоговом виде и выдаёт на выход также аналоговый сигнал через инструментальный разъём. Все необходимые преобразования форм сигнала производятся внутри разрабатываемого устройства. Более подробная схема (Рисунок 28) описывает эти преобразования.




Рисунок 28 – Компонентная схема разрабатываемого устройства

Показанная выше схема описывает, как компоненты процессора эффектов взаимодействуют между собой. Аналогово-цифровой преобразователь PCM1808 принимает входной звуковой аналоговый сигнал, преобразует его в цифровой вид и передаёт по шине I2S на ПЛИС Xilinx ZYNQ 7010, которая реализует цифровые звуковые эффекты. Полученный обработанный сигнал поступает по I2S шине в цифро-аналоговый преобразователь PCM5102a, который преобразует сигнал в конечный аналоговый формат. Компонентная электрическая схема (Рисунок 29) описывает какими сигналами соединены составляющие процессора эффектов.

На этой схеме система Xilinx ZYNQ 7010 разделена на две части: процессорная система (ПС) Xilinx ZYNQ 7010 генерирует тактовые импульсы для программируемой логики (CLK0). АЦП, ПЛ и ЦАП соединяются рядом линий тактовых импульсов:

* LRCK – линия выбора канала звукового сигнала (левый/правый);
* SCKI – линия системных тактовых сигналов для PCM1808 и PCM5102a;
* BCK – линия тактовых сигналов передачи данных для PCM1808 и PCM5102a.

На линиях «I2S DATA» выставляются цифровые аудиоданные, а по шине «Mode» передаётся код текущего режима работы процессора эффектов.




Рисунок 29 – Компонентная электрическая схема процессора эффектов

Далее архитектуру проекта стоит рассмотреть с точки зрения её устройства в виде СФ-блоков.

## Разработка алгоритмов функционирования процессора эффектов

Сложно-функциональные блоки представляют из себя переиспользуемые модули ПЛИС-проектов. Они позволяют выстроить иерархию проекта за счёт использования модулей и сократить количество конфигурации, что в итоге ведёт к снижению количество потенциальных ошибок в коде.

Например, СФ-блок (Рисунок 30), которое реализует эффект «Тремоло», можно использовать в других проектах. Достаточно подать на вход оцифрованный сигнал в формате I2S.




Рисунок 30 – СФ-блок, который применяет эффект «Тремоло» к входному звуковому сигналу

СФ-блоки можно комбинировать в проекте, выстраивая цепочки СФ-блоков. Схема (Рисунок 31) описывает устройство ПЛИС-проекта на уровне СФ-блоков. Таблица 1 описывает назначение каждого СФ-блока.




Рисунок 31 – Схема ПЛИС-проекта на уровне СФ-блоков

Таблица 1 – Назначение СФ-блоков ПЛИС-проекта

|  |  |
| --- | --- |
| Название | Назначение |
| I2S\_receiver | Реализует интерфейс работы с модулем АЦП PCM1808 |
| I2S\_transceiver | Реализует интерфейс работы с модулем ЦАП PCM5102a |
| tremolo | Реализует звуковой эффект «тремоло» |
| delay | Реализует звуковой эффект «задержка» |
| distortion | Реализует звуковой эффект «искажение» |
| overdrive | Реализует звуковой эффект «перегрузка» |
| gain | Реализует звуковой эффект «усиление» |
| fx | Содержит эффекты и управляет их включением |
| fx\_control | Реализует обработку взаимодействия с пользователем |
| ZYNQ PS | Предоставляет источник тактовых импульсов для ПЛ |
| clock\_wizard | Предоставляет источник тактовых импульсов 30МГц для модуля ЦАП |
| сlk\_div | Реализует делитель частот на основе счётчика |
| fx\_processor | Содержит все модули, необходимые для реализации процессора эффектов |

Из показанного выше списка СФ-блоков реализовывать «ZYNQ PS» и «clock\_wizard» нет необходимости, так как они содержатся в стандартном наборе СФ-блоков Vivado.

ПЛИС-проект представляет из себя цепочку СФ-блоков. Блоки, реализующие эффекты могут быть соединены последовательно, таким образом процессор эффектов позволяет накладывать несколько эффектов одновременно. Диаграмма ниже (Рисунок 32) показывает, как устроена последовательность включения эффектов.




Рисунок 32 – Последовательность включения эффектов

## Вывод

Была спроектирована архитектура проектируемого устройства. Определены режимы, в которых работают модули АЦП и ЦАП. Также определён набор реализуемых сложно-функциональных блоков.

# Разработка, отладка и отработка сложно-функциональных блоков

## Подсистема тактирования в проекте

### Настройка тактирования ПЛ Xilinx ZYNQ 7010

Поскольку на отладочной плате EBAZ4205 отсутствует кварцевый резонатор для тактирования программируемой логики, то источником тактовых импульсов может выступать процессорная система ZYNQ [12]. Для этого необходимо сконфигурировать проект Xilinx Vivado, добавив туда СФ-блок «ZYNQ7 Processing System» с активированным выходом FCLK\_CLK0 (Рисунок 33) и созданным портом CLK0 (Рисунок 34), который будет тактировать ПЛ от процессорной части с частотой 50 МГц.




Рисунок 33 – Активация источника тактовых импульсов от процессорной части Xilinx ZYNQ 7010




Рисунок 34 – Добавленная в проект процессорная часть Xilinx ZYNQ 7010 с выходом тактовых импульсов

После добавления показанного выше СФ-блока, необходимо создать HDL-обёртку в Xilinx Vivado, а далее модуль можно импортировать в рабочие проекты, где необходим источник тактовых импульсов. Например, можно создать переменную Verilog с типом wire, которая будет инициализировать модуль (Рисунок 35).




Рисунок 35 – Импорт источника тактовых импульсов в проект топ-уровня

### Тактирование разрабатываемого процессора эффектов

Отдельно стоит рассмотреть схему тактирования процессора эффектов и тактирование его внутренних составляющих. Модули АЦП PCM1808 и ЦАП PCM5102a синхронно принимают и отдают аудиоданные определённым образом [4][5]. При различных значениях на системном тактовом входе ЦАП и АЦП, можно получить разные частоты дискретизации звука (Рисунок 36).




Рисунок 36 – Соответствие режимов и частот функционирования PCM5102a

Например, при подаче 16.9344 МГц (SCKI) на этот вход в режиме 384fs частота передачи данных (BCK) составит 2.8224 МГц, а результирующая частота дискретизации составит 44100 Гц (LRCK). Это стандартное студийное значение для звука на компакт-дисках. Однако, существует проблема с тем, чтобы точно сгенерировать такое значение SCKI. Поэтому было принято решение подать на системный вход тактовых импульсов 30 МГц. В режиме 384fs итоговая частота дискретизации звука будет равна 78125 Гц, а BCK – 5 МГц. Данные расчёты одинаково актуальны как для PCM1808, так и для PCM5102a. Рисунок 37 показывает, как генерируются тактовые импульсы различной частоты в данном проекте.




Рисунок 37 – Схема взаимодействия СФ-блоков и модулей АЦП и ЦАП относительно тактовых импульсов

Процессорная часть ZYNQ 7010 генерирует тактовый импульс с частотой 50 МГц, который проходит через СФ-блок из стандартной библиотеки «clock\_wizard». На выходе этого блока системная частота АЦП SCKI со значением 30 МГц. При подаче такого сигнала на PCM1808, если это устройство находится в режиме ведущего, встроенные блоки тактирования начнут генерировать два сигнала: BCK (5 МГц) и LRCK (78125 Гц). Эти сигналы поступают на входы СФ-блока «I2S-приёмник».

Для взаимодействия с ЦАП достаточно подать сигналы BCK и LRCK. SCKI не требуется, когда PCM5102a настроен в режиме ведомого. При правильно настроенных BCK и LRCK, внутренний PLL-блок модуля автоматически сгенерирует SCKI [5].

## Разработка СФ-блока «clk\_div»

Данный сложный функциональный блок выполняет функцию цифрового делителя частот на основе счётчика. На графическом представлении (Рисунок 38) можно видеть входные и выходные сигналы СФ-блока. Таблица 2 описывает их назначение.




Рисунок 38 – Графическое обозначение СФ-блока «clk\_div»

Таблица 2 – Назначение сигналов СФ-блока «clk\_div»

|  |  |
| --- | --- |
| Сигнал | Описание |
| reset\_n | Входной сигнал сброса делителя по низкому уровню |
| clk | Входной опорный сигнал тактовых импульсов |
| clk\_out | Выходной сигнал тактовых импульсов |

У СФ-блока «clk\_div» есть два входных параметра:

* **Presc**. Определяет значение предделителя частоты;
* **Width**. Определяет разрядность счётчика.

Для тестирования сложнофункционального блока был написан тест-бенч на Verlog. Результаты тестирования (Рисунок 39) при входных параметрах Presc=8, Width=32 показывают, что входной тактовый сигнал с частотой 50 МГц был поделен на 8, т.е. итоговая частота составила 6.25МГц.




Рисунок 39 – Результат тестирования СФ-блока «clk\_div»

## Разработка СФ-блока «I2S-передатчик»

Сложно-функциональный блок i2s\_transceiver выполняет функцию отправителя I2S-закодированного аудио согласно документации на ЦАП PCM5102a [5]. Разработанный Verilog-модуль принимает входные массивы аудиоданных для каждого канала и выполняет их сериализацию. Под сериализацией подразумевается преобразование параллельных данных в последовательное представление. На графическом представлении СФ-блока (Рисунок 40) можно видеть входные и выходные сигналы. Таблица 3 описывает их назначение.




Рисунок 40 – Графическое обозначение СФ-блока «I2S\_transceiver»

Таблица 3 – Назначение сигналов СФ-блока «I2S-передатчик»

|  |  |
| --- | --- |
| Сигнал | Описание |
| reset\_n | Входной сигнал сброса по низкому уровню |
| bck | Входной сигнал тактовых импульсов передачи данных |
| lrck | Выходной сигнал смены канала отправления |
| sdata | Выходной сигнал последовательных данных I2S |
| left\_channel | Входная 32-хразрядная шина, передающая значение I2S для левого канала |
| right\_channel | Входная 32-хразрядная шина, передающая значение I2S для правого канала |

У СФ-блока «I2S-передатчик» есть один входной параметр:

* **Width.** Определяет разрядность аудиоданных для одного канала.
* **Presc.** Определяет значение предделителя частоты для генерации сигнала LRCK.

Для тестирования сложнофункционального блока был написан тест-бенч на Verilog. Результаты тестирования показаны ниже (Рисунок 41).




Рисунок 41 – Результат тестирования СФ-блока «I2S-передатчик»

Показанную выше диаграмму можно сравнить с диаграммой из документации на принимающее устройство ЦАП PCM5102a (Рисунок 42). При использовании формата данных I2S во всех режимах, данные для выбранного канала на шине DATA действительны только по истечении такта после переключения шины LRCK.




Рисунок 42 – Формат приёма данных PCM5102a

Исходя из результатов тестирования СФ-блока, полученный формат данных полностью соответствует правильному формату, который предусмотрен устройством приёма.

Функционально работа СФ-блока сводится к тому, чтобы по падающему фронту BCK выставлять данные правого и левого аудиоканалов на последовательную шину DOUT и каждые 32 такта BCK переключать сигнал LRCK.

## Разработка СФ-блока «I2S-приёмник»

Сложно-функциональный блок i2s\_receiver выполняет функцию считывателя I2S-закодированного аудио, занимая промежуточное место между блоками обработки звука и устройством, этот звук предоставляющим в формате I2S (АЦП). На графическом представлении (Рисунок 43) можно видеть входные и выходные сигналы СФ-блока. Таблица 4 описывает их назначение.




Рисунок 43 – Графическое обозначение СФ-блока «I2S-приёмник»

Таблица 4 – Назначение сигналов СФ-блока «I2S-приёмник»

|  |  |
| --- | --- |
| Сигнал | Описание |
| reset\_n | Входной сигнал сброса по низкому уровню |
| BCK | Входной сигнал тактовых импульсов передачи данных |
| LRCK | Входной сигнал смены канала считывания |
| i2s\_data\_in | Входной сигнал последовательных данных I2S |
| left\_channel | Выходная 32-хразрядная шина, передающая считанное значение аудио для левого канала |
| right\_channel | Выходная 32-хразрядная шина, передающая считанное значение аудио для правого канала |

У СФ-блока «I2S-приёмник» есть один входной параметр:

* **Width.** Определяет разрядность аудиоданных для одного канала.

Тестирование данного модуля удобнее всего производить в паре с использованием СФ-блока «I2S-передатчик». Блок-диаграмма проекта для тестирования показана ниже (Рисунок 44).




Рисунок 44 – Блок-диаграмма проекта-тестбенча

Так как работа передатчика полностью соответствует формату I2S, то в случае верной работы приёмника, значения в регистрах left\_channel\_in, left\_channel\_out, right\_channel\_in и right\_channel\_out должны совпадать. Далее для тестирования был написан тестбенч. Частота BCK составила 5 МГц, а LRCK – 78,125 кГц.




Рисунок 45 – Результат тестирования СФ-блока «I2S-приёмник»

Как можно заметить выше, данные на входе передатчика и выходе приёмника совпали, а каналы не были перепутаны. Это означает, что СФ-блок «I2S-приёмник» работает корректно.

## Разработка СФ-блока «Усиление»

Данный СФ-блок реализует эффект «Усиление». Суть эффекта сводится к умножению каждого аудиоканала на константное значение. На графическом представлении СФ-блока (Рисунок 46) можно видеть входные и выходные сигналы. Таблица 5 описывает их назначение.




Рисунок 46 – Графическое обозначение СФ-блока «Усиление»

Таблица 5 – Назначение сигналов СФ-блока «Усиление»

|  |  |
| --- | --- |
| Сигнал | Описание |
| clk | Входной сигнал тактовых импульсов |
| reset\_n | Входной сигнал сброса по низкому уровню |
| enable | Входной сигнал активации эффекта |
| gain\_value | Входное значение усиления звука |
| left\_channel\_in | Входная 32-хразрядная шина, передающая значение аудио для левого канала |
| right\_channel\_in | Входная 32-хразрядная шина, передающая значение аудио для правого канала |
| left\_channel\_out | Выходная 32-хразрядная шина, передающая значение обработанного аудио для левого канала |
| right\_channel\_out | Выходная 32-хразрядная шина, передающая значение обработанного аудио для правого канала |

У СФ-блока «Усиление» есть один входной параметр:

* **Width.** Определяет разрядность аудиоданных для одного канала.

## Разработка СФ-блока «Эффекты»

Данный СФ-блок содержит в себе все реализованные эффекты. Этот модуль выполняет управление эффектами, включая или выключая их в зависимости от входных параметров. На графическом представлении СФ-блока (Рисунок 47) можно видеть входные и выходные сигналы. Таблица 6 описывает их назначение.



Рисунок 47 – Графическое обозначение СФ-блока «Эффекты»

Таблица 6 – Назначение сигналов СФ-блока «Эффекты»

|  |  |
| --- | --- |
| Сигнал | Описание |
| enable | Входной сигнал активации цепочки эффектов |
| clk | Входной сигнал тактовых импульсов |
| reset\_n | Входной сигнал сброса по низкому уровню |
| left\_channel\_in | Входная 32-хразрядная шина, передающая значение аудио для левого канала |
| right\_channel\_in | Входная 32-хразрядная шина, передающая значение аудио для правого канала |
| fx\_num | Входная 4-хразрядная шина, которая содержит номера эффектов для активации |
| param1 | Входная 32-хразрядная шина, передающая первое значение параметра для эффекта |
| param2 | Входная 32-хразрядная шина, передающая второе значение параметра для эффекта |
| left\_channel\_out | Выходная 32-хразрядная шина, передающая значение обработанного аудио для левого канала |
| right\_channel\_out | Выходная 32-хразрядная шина, передающая значение обработанного аудио для правого канала |

У СФ-блока «Эффекты» есть один входной параметр:

* **Width.** Определяет разрядность аудиоданных для одного канала.

Как уже было замечено, модуль «Эффекты» содержит в себе все реализованные эффекты и управляет ими. Рисунок 48 показывает, как устроен СФ-блок.




Рисунок 48 – Диаграмма-дизайн СФ-блока «Эффекты»

СФ-блоки, реализующие эффекты, соединяются последовательно, что в итоге позволяет добиться наложения всех эффектов на звук.

## Разработка СФ-блока «Управление»

Данный модуль выполняет обработку взаимодействия с пользователем и интерпретирует его, выдавая на выход ряд значений. На графическом представлении СФ-блока (Рисунок 49) можно видеть входные и выходные сигналы. Таблица 7 описывает их назначение.




Рисунок 49 – Графическое обозначение СФ-блока «Управление»

Таблица 7 – Назначение сигналов СФ-блока «Управление»

|  |  |
| --- | --- |
| Сигнал | Описание |
| clk | Входной сигнал тактовых импульсов |
| reset\_n | Входной сигнал сброса по низкому уровню |
| en | Входной сигнал активации эффектов |
| fx\_switch | Входной сигнал, который управляет переключением эффекта для активации |
| fx\_activate | Входной сигнал, который управляет активацией эффекта |
| param1 | Выходная 32-хразрядная шина, передающая первое значение параметра для эффекта |
| param2 | Выходная 32-хразрядная шина, передающая второе значение параметра для эффекта |
| fx\_num | Выходная 4-хразрядная шина, которая содержит номера эффектов для активации |
| enable\_fx | Выходной сигнал активации эффектов |

У СФ-блока «Управление» есть один входной параметр:

* **Width.** Определяет разрядность аудиоданных для одного канала.

## Разработка СФ-блока «Процессор эффектов»

«Процессор эффектов» — это модуль топ-уровня, содержащий в себе все вышеперечисленные СФ-блоки. Все входные и выходные сигналы модуля являются аппаратными, то есть коммутируются микросхемой ПЛИС на порты ввода-вывода. На графическом представлении СФ-блока (Рисунок 50) можно видеть входные и выходные сигналы. Таблица 7 описывает их назначение.




Рисунок 50 – Графическое обозначение СФ-блока «Процессор эффектов»

Таблица 8 – Назначение сигналов СФ-блока «Процессор эффектов»

|  |  |
| --- | --- |
| Сигнал | Описание |
| FX\_EN | Входной сигнал активации эффектов |
| FX\_SW | Входной сигнал переключения эффектов для активации |
| FX\_ACT | Входной сигнал, который управляет активацией выбранного эффекта |
| BCK | Входной тактовый сигнал BCK с модуля АЦП PCM1808 |
| LRCK\_in | Входной тактовый сигнал LRCK с модуля АЦП PCM1808 |
| DATA\_in | Входной сигнал последовательной шины I2S DATA с модуля АЦП PCM1808 |
| reset\_n | Входной сигнал сброса по низкому уровню |
| SCKI | Выходной тактовый сигнал SCKI, запускающий модуль АЦП PCM1808 |
| LRCK\_out | Выходной тактовый сигнал LRCK для модуля ЦАП PCM5102а |
| DATA\_out | Выходной сигнал последовательной шины I2S DATA для модуля ЦАП PCM5102а |

«Процессор эффектов» содержит все СФ-блоки проекта, соединяя их различными сигналами и шинами. Рисунок 51 показывает, как взаимодействуют другие модули между собой.




Рисунок 51 – Диаграмма-дизайн СФ-блока «Процессор эффектов»

Оцифрованное аудио приходит из АЦП с помощью модуля «I2S-приёмник». Далее они попадают в СФ-блок «Эффекты», где производится их преобразование, или данные остаются неизменными. Это зависит от входных параметров модуля «Управление». С выхода СФ-блока «Эффекты» аудиоданные попадают в «I2S-передатчик», где преобразуются согласно формату приёма данных ЦАП.

## Коммутация сигналов процессора эффектов на порты ввода-вывода

Все входные и выходные сигналы процессора эффектов скоммутированы на порты ввода-вывода ПЛИС. Отражает соответствие сигналов физическим портам микросхемы ZYNQ 7010.

|  |  |
| --- | --- |
| Сигнал | Порт ввода-вывода |
| FX\_EN | T19 |
| FX\_SW | P19 |
| FX\_ACT | U19 |
| BCK | J18 |
| LRCK\_in | K18 |
| DATA\_in | M17 |
| reset\_n | U20 |
| SCKI | L16 |
| LRCK\_out | N20 |
| DATA\_out | P18 |

Важно заметить, что порты J18, K18, L16 являются SRCC (Single Region Clock Compatible). Из-за свойства «Clock compatible» через эти порты можно корректно передавать внешние сигналы тактовых импульсов, например BCK.

## Оценка затраченных ресурсов ПЛИС

В результате имплементации ПЛИС-проекта в среде Vivado, ресурсы ПЛИС были утилизированы так, как это показывает Рисунок 52.




Рисунок 52 – Утилизация ресурсов ПЛИС

## Вывод

Была определена подсистема тактирования всех аппаратных составляющих проекта. Это важно, так как от того, какие значения частот подавать на входы ЦАП и АЦП зависит режим их работы и частота дискретизации звука.

Были разработаны и протестированы СФ-блоки процессора эффектов. Проект процессора эффектов является модульным, состоит из нескольких подмодулей, некоторые из которых также являются модульными. Процессор эффектов включает в себя:

* 7 входных сигналов
* 3 выходных сигнала
* 11 СФ-блоков.

Было утилизировано небольшое количество ресурсов ПЛИС. Существенным является использование одного MMCM-блока для генерации частоты SCKI с помощью СФ-блока «clock\_wizard».

Заключение

Список сокращений

АПЦ – аналого-цифровой преобразователь;

ПЛ – программируемая логика;

ПЛИС – программируемая логическая схема;

СФ-блок – сложно-функциональный блок;

ЦАП – цифро-аналоговый преобразователь;

ЦСП – цифровой сигнальный процессор.

Список использованных источников

* 1. HeadRush Pedalboard: официальный сайт. – URL: https://www.headrushfx.com/products/pedalboard (дата обращения: 15.12.2022)
  2. EBAZ4205. Xjtuecho [Электронный ресурс] / – URL: https://github.com/xjtuecho/EBAZ4205 (дата обращения: 21.12.2022)
  3. Zynq-7000 All Programmable SoC Data Sheet: Overview. Xilinx [Электронный ресурс] / – URL: https://www.farnell.com/datasheets/2553940.pdf (дата обращения: 21.12.2022)
  4. PCM1808 Reference Manual. Analog Devices [Электронный ресурс] / – URL: https://static.chipdip.ru/lib/170/DOC001170929.pdf (дата обращения: 21.12.2022)
  5. PCM5102a Reference Manual. Analog Devices [Электронный ресурс] / – URL: https://static.chipdip.ru/lib/145/DOC004145096.pdf (дата обращения: 21.12.2022)
  6. I2S Bus Specification. Philips Semiconductors [Электронный ресурс] / – URL: https://www.sparkfun.com/datasheets/BreakoutBoards/I2SBUS.pdf (дата обращения: 22.12.2022)
  7. Design of DSP Guitar Effects with FPGA Implementation [Электронный ресурс] / – URL: https://scholarworks.rit.edu/cgi/viewcontent.cgi?article=11514&context=theses (дата обращения: 28.03.2023)
  8. Гитарные эффекты: алгоритмы, первый опыт аппаратной реализации [Электронный ресурс] / – URL: https://habr.com/ru/post/369391/ (дата обращения: 22.12.2022)
  9. Adding sound effects to your music. Rhea [Электронный ресурс] / – URL: https://www.projectrhea.org/rhea/index.php/Adding\_sound\_effects\_to\_your\_music (дата обращения: 01.04.2023)
  10. Digital Audio Effects. Cardiff University [Электронный ресурс] / – URL: https://users.cs.cf.ac.uk/Dave.Marshall/CM0268/PDF/10\_CM0268\_Audio\_FX.pdf (дата обращения: 01.04.2023)
  11. Физический уровень – Модуляции. ИТМО вики-конспекты [Электронный ресурс] / – URL: https://neerc.ifmo.ru/wiki/index.php? title=Физический\_уровень\_-\_Модуляции (дата обращения: 05.04.2023)
  12. ZYNQ uses PS to light up PL (detailed version). ProgrammerSought [Электронный ресурс] / – URL: https://www.programmersought.com/article/69677090787/ (дата обращения: 07.04.2023)

1. Реализация эффекта «Усиление». Matlab

function output = gain(input, gain\_value)

output = input(:,1);

for n = 1:length(input)

output(n) = input(n)\*gain\_value;

end

end

1. Реализация эффекта «Перегруз». Matlab

function output = overdrive(input, gain\_value, clip\_value, mode)

input = gain(input, gain\_value);

output = input(:,1);

if(strcmp(mode, 'SOFT'))

for n = 1:length(input)

switch true

case input(n) <= -(2/3)\*clip\_value

output(n) = -clip\_value;

case input(n) <= -(1/3)\*clip\_value

output(n) = clip\_value\*(-3+(2+3\*input(n)/clip\_value)^2)/3;

case abs(input(n)) <= (1/3)\*clip\_value

output(n) = 2\*input(n);

case input(n) <= (2/3)\*clip\_value

output(n) = clip\_value\*(3-(2-3\*input(n)/clip\_value)^2)/3;

otherwise

output(n) = clip\_value;

end

end

else

for n = 1:length(input)

if (input(n) > clip\_value)

output(n) = clip\_value;

elseif (input(n) < -clip\_value)

output(n) = -clip\_value;

else

output(n) = input(n);

end

end

end

end

1. Реализация эффекта «Задержка». Matlab

function output = delay(input, fs, delay\_value, gain)

delay\_samples = floor(delay\_value\*fs/1000); %ms

output = input(:,1);

n = delay\_samples+1:length(input);

output(n) = input(n) + gain\*input(n-delay\_samples); %FIR implementation

end

1. Реализация эффекта «Тремоло». Matlab

function output = tremolo(input,fs)

index = 1:length(input);

fc = 4;

alpha = 0.8;

tremolo\_carrier=(1+ alpha\*sawtooth(2\*pi\*index\*(fc/fs),1/2))';

output = tremolo\_carrier.\*input;

end

1. Реализация СФ-блока «clk\_div». Verilog

`timescale 1ns / 1ps

module clk\_div

#(parameter WIDTH = 32, PRESC = 8) (

input reset\_n,

input clk,

output reg clk\_out

);

reg [WIDTH-1:0] bit\_cnt = 1'b1;

always @(posedge clk or negedge reset\_n)

if (!reset\_n)

bit\_cnt <= 1;

else if (bit\_cnt >= PRESC)

bit\_cnt <= 1;

else

bit\_cnt <= bit\_cnt + 1;

always @(posedge clk or negedge reset\_n)

if (!reset\_n)

clk\_out <= 1'b0;

else if (bit\_cnt == PRESC)

clk\_out <= ~clk\_out;

endmodule

1. Тестбенч для СФ-блока «clk\_div». Verilog

`timescale 1ns / 1ps

module clk\_div\_tb();

reg clk, reset\_n;

wire clk\_div\_out;

initial begin

clk = 0;

reset\_n = 1;

end

initial begin

#20 reset\_n = 0;

#5 reset\_n = 1;

end

always

#10 clk=~clk;

design\_1\_wrapper clk\_div\_inst (

.clk(clk),

.clk\_out(clk\_div\_out),

.reset\_n(reset\_n)

);

endmodule

1. Реализация СФ-блока «I2S-передатчик». Verilog

`timescale 1ns / 1ps

module i2s\_transceiver #(

parameter WIDHT = 32, PRESC = 32

)(

input bck,

input reset\_n,

output reg lrck,

output reg sdata,

// Parallel datastreams

input [WIDHT-1:0] left\_channel,

input [WIDHT-1:0] right\_channel

);

reg [WIDHT-1:0] bit\_cnt;

reg [WIDHT-1:0] right;

reg [WIDHT-1:0] left;

always @(negedge bck or negedge reset\_n)

if (!reset\_n) begin

bit\_cnt <= 1;

sdata <= 0;

left <= 0;

right <= 0;

end

else if (bit\_cnt >= PRESC)

bit\_cnt <= 1;

else

bit\_cnt <= bit\_cnt + 1;

// Sample channels on the transfer of the last bit of the right channel

always @(negedge bck)

if (bit\_cnt == PRESC && lrck) begin

right <= right\_channel;

left <= left\_channel;

end

// left/right "clock" generation - 0 = left, 1 = right

always @(negedge bck or negedge reset\_n)

if (!reset\_n)

lrck <= 1;

else if (bit\_cnt == PRESC)

lrck <= ~lrck;

always @(negedge bck)

sdata <= lrck ? right[WIDHT - bit\_cnt] : left[WIDHT - bit\_cnt];

endmodule

1. Тестбенч для СФ-блока «I2S-передатчик». Verilog

`timescale 1ns / 1ps

module i2s\_transceiver\_tb();

reg bck, reset\_n;

reg [31:0] left\_channel, right\_channel;

wire lrck, dout;

initial begin

left\_channel = 32'hFFFFFFFF;

right\_channel = 32'h0F000000;

bck = 0;

reset\_n = 1;

end

initial begin

#20 reset\_n = 0;

#5 reset\_n = 1;

end

always begin

#200 bck=~bck;

end

design\_1\_wrapper i2s\_tx\_inst(

.reset\_n(reset\_n),

.BCK(bck),

.left\_channel(left\_channel),

.right\_channel(right\_channel),

.LRCK(lrck),

.DOUT(dout)

);

endmodule

1. Реализация СФ-блока «I2S-приёмник». Verilog

`timescale 1ns / 1ps

module i2s\_receiver #(

parameter WIDTH = 32

)(

input reset\_n,

input BCK,

input LRCK,

input i2s\_data\_in,

// Parallel datastreams

output reg [WIDTH-1:0] left\_channel,

output reg [WIDTH-1:0] right\_channel

);

reg [WIDTH-1:0] left;

reg [WIDTH-1:0] right;

reg lrclk\_r;

wire lrclk\_nedge;

assign lrclk\_nedge = !LRCK & lrclk\_r;

always @(posedge BCK)

lrclk\_r <= LRCK;

// sdata msb is valid one clock cycle after lrclk switches

always @(posedge BCK)

if (lrclk\_r)

right <= {right[WIDTH-2:0], i2s\_data\_in};

else

left <= {left[WIDTH-2:0], i2s\_data\_in};

always @(posedge BCK or negedge reset\_n)

if (!reset\_n) begin

left\_channel <= 0;

right\_channel <= 0;

end

else if (lrclk\_nedge) begin

left\_channel <= left;

right\_channel <= {right[WIDTH-2:0], i2s\_data\_in};

end

endmodule

1. Тестбенч для СФ-блока «I2S-приёмник». Verilog

`timescale 1ns / 1ps

module i2s\_receiver\_tb();

reg bck, reset\_n;

reg [31:0] left\_channel\_in, right\_channel\_in;

wire [31:0] left\_channel\_out, right\_channel\_out;

wire lrck, i2s\_data;

initial begin

left\_channel\_in = 32'hFFFFFFFF;

right\_channel\_in = 32'h0F000000;

bck = 0;

reset\_n = 1;

end

initial begin

#20 reset\_n = 0;

#5 reset\_n = 1;

end

always begin

#200 bck=~bck;

end

design\_1\_wrapper i2s\_rx\_tx (

.BCK(bck),

.LRCK(lrck),

.i2s\_data(i2s\_data),

.reset\_n(reset\_n),

.left\_channel\_in(left\_channel\_in),

.right\_channel\_in(right\_channel\_in),

.left\_channel\_out(left\_channel\_out),

.right\_channel\_out(right\_channel\_out)

);

endmodule

1. Реализация СФ-блока «Усиление». Verilog

`timescale 1ns / 1ps

module gain #(parameter WIDTH=32) (

input clk,

input reset\_n,

input enable,

input [WIDTH-1:0] gain\_value, left\_channel\_in, right\_channel\_in,

output reg [WIDTH-1:0] left\_channel\_out, right\_channel\_out

);

always @(posedge clk or negedge reset\_n)

if (!reset\_n) begin

left\_channel\_out <= 0;

right\_channel\_out <= 0;

end

else if (enable) begin

left\_channel\_out <= left\_channel\_in \* gain\_value;

right\_channel\_out <= right\_channel\_in \* gain\_value;

end

else begin

left\_channel\_out <= left\_channel\_in;

right\_channel\_out <= left\_channel\_in;

end

endmodule

1. Реализация СФ-блока «Эффекты». Verilog

`timescale 1ns / 1ps

module fx #(parameter WIDTH=32) (

input enable,

input clk,

input reset\_n,

input [WIDTH-1:0] left\_channel\_in, right\_channel\_in,

output reg [WIDTH-1:0] left\_channel\_out, right\_channel\_out,

input [3:0] fx\_num,

input [WIDTH-1:0] param1,

input [WIDTH-1:0] param2

);

parameter

GAIN = 4'b0000,

OVERDRIVE = 4'b0001;

reg en\_gain, en\_overdrive;

design\_1\_wrapper effects (

.clk(clk),

.reset\_n(reset\_n),

.left\_channel\_in(left\_channel\_in),

.right\_channel\_in(left\_channel\_in),

.left\_channel\_out(left\_channel\_out),

.right\_channel\_out(right\_channel\_out),

.param1(param1),

.param2(param2),

.en\_gain(en\_gain),

.en\_overdrive(en\_overdrive)

);

always @(posedge clk or negedge reset\_n)

if (!reset\_n) begin

en\_gain <= 0;

en\_overdrive <= 0;

end

else if (!enable) begin

case (fx\_num)

GAIN: en\_gain <= 1;

OVERDRIVE: en\_overdrive <= 1;

default: begin

en\_gain <= 0;

en\_overdrive <= 0;

end

endcase

end

else begin

left\_channel\_out = left\_channel\_in;

right\_channel\_out = left\_channel\_in;

end

endmodule

1. Реализация СФ-блока «Процессор эффектов». Verilog

`timescale 1ns / 1ps

module fx\_processor(

input FX\_EN,

input FX\_SW,

input FX\_ACT,

input BCK,

output SCKI,

input LRCK\_in,

output LRCK\_out,

input DATA\_in,

output DATA\_out,

input reset\_n

);

design\_1\_wrapper fx\_processor\_inst(

.FX\_EN(FX\_EN),

.FX\_SW(FX\_SW),

.FX\_ACT(FX\_ACT),

.BCK(BCK),

.SCKI(SCKI),

.LRCK\_in(LRCK\_in),

.LRCK\_out(LRCK\_out),

.DATA\_in(DATA\_in),

.DATA\_out(DATA\_out),

.reset\_n(reset\_n)

);

endmodule