## به نام خدا



جبرانی پایانترم

درس: طراحی سیستم های دیجیتال

نویسنده: امیرکسری احمدی

شماره دانشجویی: ۴۰۱۱۷۰۵۰۷

استاد: مهندس فصحتی

## سوال ۷ میان ترم در جبران پایان ترم

در این سوال میخواهیم یک پردازندهی آرایهای ۵۱۲ بیتی طراحی کنیم که دارای ۳ بخش زیر است:

- ۱) یک رجیسترفایل با قابلیت ذخیره سازی ۴ آرایه ۵۱۲ بیتی با نام های A1 تا A4
- ۲) یک واحد ریاضی که قابلیت ضرب و جمع را دارا باشد. ورودی های این واحد A1 و A2 و خروجی
   کمارزش آن در A3 و پرارزش آن در A4 است.
  - ۳) یک حافظه با عمق ۵۱۲ و عرض ۳۲ بیت. این پردازنده امکان بارگزاری/ نخیرهسازی ۱۶ خانه پشتسر هم از حافظه را دارا است.

ما برای پیاده سازی این پردازنده، نیاز به ۴ ماژول Memory 'ALU 'register\_file و خود پردازنده داریم.

```
module RF (
    input clk,
    input reset,
    input [511:0] input_data_1,
    input [511:0] input_data_2,
    input [1:0] write_address_1,
    input [1:0] write_address_2,
    input write_enable_1,
    input write_enable_2,
    input [1:0] read_address,
   output signed [511:0] output_data,
   output signed [511:0] A1,
   output signed [511:0] A2,
   output signed [511:0] A3,
   output signed [511:0] A4
   reg signed [511:0] reg_file [0:3];
   // Assignments to output individual registers
   assign A1 = reg_file[0];
   assign A2 = reg_file[1];
   assign A3 = reg_file[2];
   assign A4 = reg_file[3];
   integer i;
   always @(negedge clk or posedge reset) begin
        if (reset) begin
            // Reset all registers to 0
            for (i = 0; i < 4; i = i + 1) begin
                reg_file[i] <= 512'b0;
           end
        end else begin
            if (write_enable_1) begin
                reg_file[write_address_1] <= input_data_1;</pre>
            end
            if (write_enable_2) begin
                reg_file[write_address_2] <= input_data_2;</pre>
            end
   end
   assign output_data = reg_file[read_address];
endmodule
```

در این ماژول، ما ۴ رجیستر را پیاده سازی میکنیم که میتواند به صورت همزمان توانایی خواندن این ۴ رجیستر را به ما بدهد و به صورت موازی روی دو رجیستر انتخابی بنویسد به این دلیل که پردازنده ما نیاز است پس از محاسبه جمع و تفریق ۵۱۲ بیتی، ۵۱۲ بیت اول را در ثبات سوم و ۵۱۲ بیت نهایی را در ثبات چهارم ریخت.

## :ALU (Y


```
input [511:0] input_data_1,
   input [511:0] input_data_2,
   input ALUOp,
   output signed [1023:0] output_data
   reg signed [1023:0] ALUOut;
   integer start_index;
   integer end_index;
   always @(*) begin
       ALUOut = 0; // Initialize ALUOut to avoid latches
       if (ALUOp == 1'b0) begin
           for (i = 0; i < 16; i = i + 1) begin
               start_index = i << 6;</pre>
               end_index = i << 5;
               ALUOut[start_index +: 64] = $signed(input_data_1[end_index +: 32]) + $signed(input_data_2[end_index +: 32]);
       end else if (ALUOp == 1'b1) begin
           for (i = 0; i < 16; i = i + 1) begin
               start_index = i << 6;</pre>
               end index = i << 5;
               ALUOut[start_index +: 64] = $signed(input_data_1[end_index +: 32]) * $signed(input_data_2[end_index +: 32]);
           end
   assign output_data = ALUOut;
endmodule
```

در این ما ژول تنها دو عملکرد ضرب و جمع ۳۲ بیتی پیاده سازی شده است به شکلی که دو عدد ۳۲ بیتی و رودی میگیرد که روی این بیتی و رودی میگیرد که روی این دو عدد ضرب یا جمع انجام دهد و یک عدد ۴۶ بیتی تولید کند که بتوان نتیجه آن را در دو ثبات R3, R4 نوشت.

: Memory ( <sup>٣</sup>

```
module MEMORY(
       input clk,
       input reset,
       input signed [511 : 0] input_data,
       input [8 : 0] data_address,
       input write_enable,
       output signed [511 : 0] output_data
   reg signed [31 : 0] data_memory [0 : 511];
   reg signed [511: 0] MemOut;
   integer i, j;
   integer i1, i2;
   integer j1, j2;
   initial
       reset_mem();
   always @(negedge clk or posedge reset) begin
       if(reset) begin
           reset_mem();
       end else begin
            if (write_enable) begin
                for (i = 0; i < 16; i = i + 1) begin
                   i1 = (data_address + i) % 512;
                   i2 = i << 5;
                   data_memory[i1] <= $signed(input_data[i2 +: 32]);</pre>
               end
           end
   end
   always @(*) begin
       for (j = 0; j < 16; j = j + 1) begin
           j1 = j << 5;
           j2 = (j + data_address) % 512;
           MemOut[j1 +: 32] = $signed(data_memory[j2]);
   assign output_data = MemOut;
   task reset_mem;
           $readmemh("hex_file.txt", data_memory);
       end
   endtask
endmodule
```

در این ماژول به طراحی یک حافظه پرداختیم که حافظه دارای ۵۱۲ خانه ۳۲ بیتی است و ۹ بیت برای آدرسدهی نیاز دارد. برای مقدار دهی اولیه و ریست کردن این واحد حافظه از یک فایل که مقادیر رندوم درون آن است استفاده میکنیم (البته ۱۰۲۴ بیت نهایی edge case هستن تا بتوانیم توانایی پردازنده را به شکل کامل بررسی کنیم.). مود گیری از ۵۱۲ نیز به این دلیل است که اگر از وسط یک خانه شروع به نوشتن کنیم دوباره به اولش برویم تا تمامی دادههای خود را در حافظه بنویسیم:



۴) پردازنده : ورودی ها، انتسابها و سیمهای ورودی و خروجی ها به همراه یک instance از قطعه هایی که ساخته ایم:

```
dule VECTOR_PROCESSOR input clk,
       input [12 : 0] instruction,
output signed [511 : 0] A1,
output signed [511 : 0] A2,
        output signed [511:0] A3, output signed [511:0] A4
                    [511 : 0] ALUin1;
[511 : 0] ALUin2;
                   ALUOp;
[511 : 0] RF_in_1;
[511 : 0] RF_in_2;
                                    write_address_1;
write_address_2;
                                      write_enable_2;
                                      read_address;
                                     DM_address;
                                      DM_write_enable;
  reg DM_wri
reg signed [511 : 0] DM_in;
  wire signed [1023 : 0] ALUout;
wire signed [511 : 0] RF_out;
  wire signed [511 : 0] RF_A1;
wire signed [511 : 0] RF_A2;
wire signed [511 : 0] RF_A3;
  wire signed [511 : 0] RF_A4; wire signed [511 : 0] DM_out;
  RF register_file (clk, reset, RF_in_1, RF_in_2, write_address_1, write_address_2, write_enable_1, write_enable_2, read_address, RF_out, RF_A1, RF_A2, RF_A3, RF_A4);
  MEMORY data_memory (clk, reset, DM_in, DM_address, DM_write_enable, DM_out);
  assign A1 = RF_A1;
assign A2 = RF_A2;
assign A3 = RF_A3;
  assign A4 = RF_A4;
```

یک localparam نیز تعریف میکنیم که روی opcodeهای دستورهای ورودی حالت بندی میکند تا بفهمیم که باید سیگنالهای کنترلی را چگونه تغییر دهیم. برای تغییر سیگنالهای کنترلی تسکهای زیر تعریف شدهاند:

```
task control_load;
         DM_write_enable <= 0;</pre>
        DM_address <= instruction[8 : 0];</pre>
         write_enable_1 <= 1;</pre>
         write_enable_2 <= 0;</pre>
        write_address_1 <= instruction[10 : 9];</pre>
         RF_in_1 <= DM_out;</pre>
    end
task control_store;
        DM_write_enable <= 1;</pre>
        DM_address <= instruction[8 : 0];</pre>
        write_enable_1 <= 0;</pre>
        write_enable_2 <= 0;</pre>
         read_address <= instruction[10 : 9];</pre>
        DM_in <= RF_out;
task control_add_mull;
        DM_write_enable <= 0;
        write_enable_1 <= 1;</pre>
         write_enable_2 <= 1;</pre>
         write_address_1 <= 2'b10;</pre>
         write_address_2 <= 2'b11;</pre>
         ALUin1 <= RF_A1;
         ALUin2 <= RF_A2;
```

که کنترل یونیت مربوط به add و mul شبیه هم هستند تنها ALUOp های متفاوتی دارند که جدا تعیین میشوند که در تصویر صفحه بعد میتوان ادامه ماژول این پردازنده را دید.

```
integer start_index, finish_index1, finish_index2;
    always @(posedge clk) begin
        case (instruction[12 : 11])
            load:
                control_load();
            store:
                control_store();
            add: begin
                control_add_mull();
                ALUOp = 1'b0;
                for(i = 0; i < 16; i = i + 1) begin
                    start_index = i << 5;</pre>
                    finish_index1 = i << 6;
                    finish_index2 = finish_index1 + 32;
                    RF_in_1[start_index +: 32] = ALUout[finish_index1 +: 32];
                    RF_in_2[start_index +: 32] = ALUout[finish_index2 +: 32];
                end
            end
            mul: begin
                control_add_mull();
                ALUOp = 1'b1;
                for(i = 0; i < 16; i = i + 1) begin
                    start_index = i << 5;</pre>
                    finish_index1 = i << 6;</pre>
                    finish_index2 = finish_index1 + 32;
                    RF_in_1[start_index +: 32] = ALUout[finish_index1 +: 32];
                    RF_in_2[start_index +: 32] = ALUout[finish_index2 +: 32];
endmodule
```

هر زمان که کلاک به سمت بالا حرکت کند روی opcodeهای ورودی case زده و با مقادیر لوکال پارام تعریف شده مقایسه میکنیم تا متوجه شویم کدوم عملیاتها باید صورت بگیرد پس از انجام ضرب یا جمع ۳۲ بیت ابتدایی ALU را به ورودی اول رجیستر فایل و ۳۲ بیت نهایی را به ورودی دوم رجیستر فایل داده تا روی آنها ذخیره شود.

```
reg [12: 0] instruction;
wire [511 : 0] A3;
wire [511 : 0] A4;
VECTOR_PROCESSOR processor (clk, reset, instruction, A1, A2, A3, A4);
        forever begin
#20
    // LOAD FROM DIFFERENT ADDRESSES
    instruction[12:11] = 2'b00:
    instruction[10:9] = 2'b00;
    instruction[8:0] = 9'b01;
    instruction[12:11] = 2'b00:
    instruction[10:9] = 2'b01;
    instruction[8:0] = 9'b0;
    instruction[12:11] = 2'b00:
    instruction[10:9] = 2'b10;
    instruction[8:0] = 9'h111;
    instruction[12:11] = 2'b00:
    instruction [10:9] = 2'b11;
    instruction[8:0] = 9'h21;
    #40
    instruction[12:11] = 2'b01;
    instruction[10:9] = 2'b11;
    instruction[8:0] = 9'b01;
    #40
    instruction[12:11] = 2'b00;
```

## تست بنچ )

در این تست بنچ ابتدا روی ثباتهای خود لود را انجام داده تا از صحت آن با خبر شویم سپس یک داده را در خانه ۰ حافظه ذخیره کرده و سپس دوباره در یک ثبات دیگر لود میکنیم که با توجه به اینکه نتیجه یکسان میگیریم میتوان فهمید که دستور خخیره سازی نیز به درستی کار میکند. سپس به ترتیب دستور های جمع و ضرب را تست کرده که آنها نیز نتیجه درست گرفتهاند. سپس تستهای مرزی که در خانههای آخر حافظه ریخته شده بود را در شباتهای اول و دوم لود کرده و عملیات ضرب و جمع را انجام داده تا از صحت آنها با خبر شویم.

```
در صفحه بعد می توانید نتایج اجرای این دستورات را ببینید.
```

instruction[8:0] = 9'b01;

```
instruction[12:11] = 2'b10;
       instruction[10:0] = 11'b0;
       instruction[12:11] = 2'b11;
       instruction[10:0] = 11'b0;
       #40
       instruction[12:11] = 2'b00;
       instruction[10:9] = 2'b00;
       instruction[8:0] = 9'd480;
       #40
       instruction[12:11] = 2'b00;
       instruction[10:9] = 2'b01;
       instruction[8:0] = 9'd496;
       #40
       instruction[12:11] = 2'b10;
       instruction[10:0] = 11'b0:
       // MULL TEST EDGE CASES
       #40
       instruction[12:11] = 2'b11:
       instruction[10:0] = 11'b0:
       #40
       #10 $stop:
💠 end
           $monitor($time," A1 = %h\n A2 = %h\n A3 = %h\n A4 = %h\n", A1, A2, A3, A4);
endmodule
```

