

# 浙江大学 2009 - 2010 学年 秋冬 学期

## 《数字电路》课程期末考试试卷

课程号：\_\_\_\_\_，开课学院：信电系

考试试卷：√A 卷、B 卷（请在选定项上打√）

考试形式：√闭、开卷（请在选定项上打√），允许带计算器入场

考试日期：2010 年 1 月 26 日，考试时间：120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：\_\_\_\_\_学号：\_\_\_\_\_所属院系：\_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 总分 |
|-----|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |    |

一、判断下列说法是否正确，正确打√，错误打X。（共 10 分）

- 1、采用与非门可以实现任意逻辑函数。 ( )
- 2、若两个函数具有不同的最简与或函数式，则两个逻辑函数必然不相等。 ( )
- 3、多个 CMOS 传输门电路的输出端可以并接。 ( )
- 4、对于 TTL OC 门而言，输出端并接可以实现逻辑与的功能。 ( )
- 5、对于可编程阵列逻辑 PAL，其与逻辑阵列和或逻辑阵列均是可编程的。 ( )
- 6、PROM 的每个与项（地址译码器的输出）都一定是最小项。 ( )
- 7、三态门的三种状态分别为：高电平、低电平、不高不低的电压。 ( )
- 8、单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ( )
- 9、A/D 转换器的位数越多，量化级分得足够多，量化误差就可以减小到 0。 ( )
- 10、D/A 转换器的位数越多，分辨率就越高。 ( )

二、组合逻辑设计（第 1 题 18 分，第 2 题 13 分，共 31 分）


- 1、设计一多数表决电路，要求 A、B、C、D 四人中只要多数同意，则决议就通过；如果是二人同意二人反对时，则 A 有决定权。假设同意用“1”表示，不同意用“0”表示；通过用“1”表示，不通过用“0”表示，输出结果用变量 F 表示。试求：
  - (1) 列出真值表并写出输出的“最小项和”的标准逻辑函数表达式；
  - (2) 化简输出逻辑函数，用与非门实现设计并画出电路图。
  - (3) 以 A、B、C 为地址，用一个 8 选 1 数据选择器实现此电路，画出电路图。

2、试设计一个代码转换电路，输入为 3 位格雷码  $G(G_2G_1G_0)$ ，输出为 3 位自然二进制码  $Y(Y_2Y_1Y_0)$ 。画出电路图。格雷码编码表如表一所示。


- (1) 用一个四位全加器及必要的门电路实现。写出设计过程，画出电路图。
- (2) 用一个下图所示 8 线/3 线优先编码器 74LS148 和一个 3 线/8 线译码器 74LS138 实现，不能外加其他器件。画出电路图。

表一 格雷码编码表

| 十进制 | 格雷码 |
|-----|-----|
| 0   | 000 |
| 1   | 001 |
| 2   | 011 |
| 3   | 010 |
| 4   | 110 |
| 5   | 111 |
| 6   | 101 |
| 7   | 100 |




三、分析下图由十进制可逆计数器 74168 构成的时序电路，画出状态图，并说明电路功能。  
 74168 功能表如表二所示，注意，74168 的功能表最后两行给出  $\overline{TC} = 0$  的两种情况，其它情况下， $\overline{TC} = 1$ 。（10 分）



表二 74168 的功能表：

| 输入              |                  |    |                  |                  | 输出             |                 | 工作方式 |
|-----------------|------------------|----|------------------|------------------|----------------|-----------------|------|
| $\overline{LD}$ | $U/\overline{D}$ | CP | $\overline{ENP}$ | $\overline{ENT}$ | $Q_3Q_2Q_1Q_0$ | $\overline{TC}$ |      |
| 1               | 1                | ↑  | 0                | 0                |                |                 | 加法计数 |
| 1               | 0                |    | 0                | 0                |                |                 | 减法计数 |
| 0               | ×                |    | ×                | ×                | $D_3D_2D_1D_0$ |                 | 同步置数 |
| ×               | 1                | ×  | ×                | 0                | 1001           | 0               | 进位输出 |
| ×               | 0                | ×  | ×                | 0                | 0000           |                 | 借位输出 |


四、请用下图所示的双向移位寄存器 74194 和尽量少的门电路设计序列信号发生器，当 A=0 时，产生序列信号 Z1=10110111；当 A=1 时，产生序列信号 Z2=1111000。写出必要的设计步骤并画出电路图。74194 功能表如表三所示。（12 分）



表三 74194 的功能表

| $R_D$ | $S_1 S_0$ | CLK | 功能    |
|-------|-----------|-----|-------|
| 1     | 00        | ↑   | 保持    |
| 1     | 01        |     | 右移    |
| 1     | 10        |     | 左移    |
| 1     | 11        |     | 同步置数  |
| 0     | ××        | ×   | 异步清 0 |

五、某时序电路的状态转换图如下图所示，其中 m 为输入信号，y 为输出信号。要求用一个 16 进制计数器 74LS161 和必要的器件设计该时序电路。写出必要的设计步骤，并画出电路图。（12 分）






六、用 Verilog HDL 语言描述功能表如下表所示的 60 进制 BCD 码同步加法计数器，要求：  
具有异步清零、同步置数、计数使能和进位输出功能。（10 分）

| CLR       | LD | EN | CLK | 功能          |
|-----------|----|----|-----|-------------|
| 0         | ×  | ×  | ×   | 异步清 0       |
| 1         | 0  | ×  | ↑   | 同步置数        |
| 1         | 1  | 1  | ↑   | BCD 码同步加法计数 |
| 1         | 1  | 0  | ×   | 状态保持        |
| 注：↑表示上升沿。 |    |    |     |             |


七、脉冲电路（第1题7分，第2题8分，共15分）

1、下图所示电路中 G1 和 G2 均为 CMOS 电路，电路阈值为  $V_{TH}$ 。输入信号  $v_{i1}$  波形由下图给出(负脉冲为窄脉冲)，试绘出  $v_{i2}$  和  $v_{o1}$  的波形(不计输入端保护电路)。若  $V_{DD}=10V$ ， $V_{TH}=5V$ ， $R=51k\Omega$ ， $C=0.01\mu F$ ， $V_{OH}=V_{DD}$ ， $V_{OL}=0V$ ，请计算  $v_{o1}$  输出的高电平持续时间。



2、试用 555 芯片构成一个多谐振荡器，给你两个电阻，分别是  $1k\Omega$  和  $10k\Omega$ ，和一个电容  $1\mu F$ ，要求算出这个振荡器的周期  $T$  和占空比，并画出电路。（不考虑电路滤波问题）

555 内部电路图



09-10 找冬 参考答案 (第一版)

仅供参考, 不是标准答案

VxVVx VxxV

= 1. ① 真值表

| ABCD | F |
|------|---|
| 0000 | 0 |
| 0001 | 0 |
| 0010 | 0 |
| 0011 | 0 |
| 0100 | 0 |
| 0101 | 0 |
| 0110 | 0 |
| 0111 | 1 |
| 1000 | 0 |
| 1001 | 1 |
| 1010 | 1 |
| 1011 | 1 |
| 1100 | 1 |
| 1101 | 1 |
| 1110 | 1 |
| 1111 | 1 |

$$F = m_7 + m_{11} + m_{13} + m_{14} + m_{15} + m_9 + m_{10} + m_{12}$$


$$= A'BCD + AB'C'D + ABC'D + AB'CD + ABC'D + ABC'D + ABCD + ABCD$$

② 化简


| AB \ CD | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 0  | 0  | 0  | 0  |
| 01      | 0  | 0  | 0  | 0  |
| 11      | 1  | 1  | 1  | 1  |
| 10      | 0  | 1  | 1  | 1  |

$$F = AB + AD + AC + BCD$$

$$= (AB)(AD)(AC)(BCD)'$$



女有BC排列不一, 可再化简于真值表




2. ① 输入  $G_2, G_1, G_0$  输出  $Y_2, Y_1, Y_0$  低三位为  $B, B_0$


|     |     |    |
|-----|-----|----|
| 000 | 000 | 00 |
| 001 | 001 | 00 |
| 011 | 010 | 11 |
| 010 | 011 | 01 |
| 110 | 100 | 10 |
| 111 | 101 | 10 |
| 101 | 110 | 01 |
| 100 | 111 | 11 |

$$B_1 = G_1 G_0 + G_2 G_0$$

$$B_0 = G_2 \oplus G_1$$




②



输入 138: 7 6 5 4 3 2 1 0

输出 148: 7 6 5 4 3 2 1 0

三.



四.

| A | Q    | Q'   | S, S <sub>0</sub> | Z <sub>1</sub> | Z <sub>2</sub> |
|---|------|------|-------------------|----------------|----------------|
| 0 | 0000 | 0001 | 01                | 1              | 1              |
|   | 0001 | 0011 |                   | 0              | 1              |
|   | 0011 | 0111 |                   | 1              | 1              |
|   | 0111 | 1111 |                   | 0              | 1              |
|   | 1111 | 1110 |                   | 1              | 1              |
|   | 1110 | 1100 |                   | 1              | 1              |
|   | 1100 | 1000 |                   | 1              | 1              |
|   | 1000 | 0000 |                   | 1              | 1              |
| 1 | 1000 | 1000 | 01                | 1              | 1              |
|   | 1000 | 0000 |                   | 1              | 1              |
|   | 0000 | 0001 |                   | 1              | 1              |
|   | 0001 | 0011 |                   | 1              | 1              |
|   | 0011 | 0111 |                   | 1              | 0              |
|   | 0111 | 1111 |                   | 1              | 0              |
|   | 1111 | 1110 |                   | 1              | 0              |
|   | 1110 | 1100 |                   | 1              | 0              |

① 先把 194 设计为扭环型计数器

$$D_{SR} = Q_3' + Q_2' Q_0$$

② 列功能方程  $S_1 = A Q_3 Q_2 Q_1 Q_0$   
 $S_0 = 1$

③ 列卡诺图真值表

| Z <sub>1</sub> | Q <sub>3</sub> Q <sub>2</sub> | (A=0时) |
|----------------|-------------------------------|--------|
| 00             | 00                            | 1      |
| 01             | 01                            | 1      |
| 11             | 11                            | 1      |
| 10             | 10                            | 1      |

$$Z_1 = A'(Q_3' + Q_2 Q_0)$$

Z<sub>2</sub> (A=1时)

| Q <sub>3</sub> Q <sub>2</sub> | 00 | 01 | 11 | 10 |
|-------------------------------|----|----|----|----|
| 00                            | 1  | 1  | 1  | 1  |
| 01                            | 1  | 1  | 1  | 1  |
| 11                            | 1  | 1  | 1  | 1  |
| 10                            | 1  | 1  | 1  | 1  |

$$Z_2 = A Q_2$$

(3) 限 2 位, 仅 4 个

五. 计数器

$$\text{Count} = S_0 + S_1 \cdot m + S_2 + S_3 + S_4 \\ + S_5 + S_6 \cdot m' + S_7$$

注:  $S_1$  也考虑为置数条件  
如使用三位二进制,  $S_2$  为计数条件  
如使用四位二进制,  $S_2$  为置数条件。

置数条件:


$$\text{Load} = S_1 \cdot m' + S_6 \cdot m$$

输出:



$$Y = S_0 \cdot m + S_2 + S_4 \\ + S_5 \cdot m' + S_7$$

$$\text{置数初值 } D_2 = S_1 \cdot m' \quad D_1 = D_0 = 0$$

计数器用数据选择器



置数, 用 138 译 28 四.



$$f_w = RC \ln \frac{V_{DD} - V_0}{V_0 - V_T} = RC \ln \frac{V_{DD} - 0}{V_{DD} - \frac{1}{2}V_{DD}} = 350 \mu s$$

λ. module Count60BCD(gout, count, data, LD, EN, CLR, CLK)

parameter M = 8'B 0101 1001;

output [7:0] gout;

input [7:0] data;

reg [7:0] gout;

assign count = (gout == M) & EN;

always @ (posedge CLK or negedge CLR)

begin

if (!CLR)

gout = 0;

else if (LD)

gout = data;

else if (EN)

begin

if (gout == M) gout = 0;

else if (gout [3:0] == 9)

begin

gout [3:0] = 0;

gout [7:4] = gout [7:4] + 1;

end

end

end module

⑤

$$T = (2R_2 + R_1) C \ln 2$$


$$① = 12 \times 10^{-3} \ln 2$$

$$= 8.31 \text{ ms}$$

$$\text{或 } ② = 14.56 \text{ ms}$$

$$\sigma = \frac{R_1 + R_2}{R_1 + 2R_2} = \frac{11}{12} = 83\%$$

$$\text{或 } \sigma = \frac{11}{21} = 52\%$$



# 浙江大学 2010 - 2011 学年 春夏 学期

## 《数字系统设计 I》课程期末考试试卷

课程号： 111C0120 ， 开课学院： 信息与电子工程学系

考试试卷： ☒ A 卷、B 卷（请在选定项上打 ☒）

考试形式： ☒ 闭、开卷（请在选定项上打 ☒），允许带直尺、计算器入场

考试日期： 2011 年 06 月 23 日，考试时间： 120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名： \_\_\_\_\_ 学号： \_\_\_\_\_ 所属院系： \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 九 | 总分 |
|-----|---|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |   |    |

一、判断题（正确打√，错误的打×，每题 1 分，共 8 分）。

- 1、正“与非”门也就是负“或非”门。 ( )
- 2、已知  $X+Y=X+Z$  成立，那么  $Y=Z$ 。 ( )
- 3、ROM 可作为数据存储器也可作为函数发生器。 ( )
- 4、逻辑门电路输出只有 0、1 二种可能值。 ( )
- 5、对组合逻辑电路的竞争冒险可以通过电路重新进行逻辑设计来消除。 ( )
- 6、连续“同或”2011 个“1”的结果是“1”。 ( )
- 7、可测试性设计是指设计用于测试的电路。 ( )
- 8、边界扫描测试设计是指为测试边界电路的设计。 ( )

二、用卡诺图法化简下列逻辑函数，要求都写出最简“与-或”式。（每题 5 分，共 10 分）

1、 $F(A,B,C,D) = \sum m(0, 1, 4, 7, 9, 10, 13) + \sum d(2, 5, 8, 12, 15)$  其中 d 为任意项。

2、 $F(A,B,C,D) = \prod M(1,2,3,5,7,11,12) \bullet \prod d(0,4,6,10)$ ， 其中 d 表示任意项。

三、设计一个一位余 3 码数  $A_3A_2A_1A_0$  乘以 5 的电路, 要求写出设计过程, 画出电路, 在电路中表明输入、输出。(本题共 12 分, 每小题 4 分)

1. 只用门电路设计此电路, 要求电路尽量简单, 输出也为余 3 码 (二位余 3 码  $Y_{13}Y_{12}Y_{11}Y_{10} \ Y_{03}Y_{02}Y_{01}Y_{00}$ )。
2. 用 4 线-16 线译码器及尽量少的门电路实现此电路, 要求输出也为余 3 码 (二位余 3 码  $Y_{13}Y_{12}Y_{11}Y_{10} \ Y_{03}Y_{02}Y_{01}Y_{00}$ )
3. 只用四位全加器实现此电路, 结果用自然二进制表示, 如余 3 码的 4 乘以 5 后为 20, 结果用自然二进制码表示 20。


四、（12 分）试用  $T$  触发器及少量与非门设计一个具有异步清零功能的采用自然二进制码的十三进制同步计数器，要求：

- （1）写出次态卡诺图、求出驱动方程；
- （2）画出逻辑电路图；
- （3）画出完整的状态图，检查电路能否自启动。


五、序列信号产生电路由三位二进制加法计数器、ROM 和 8 选 1 数据选择器组成，如下图所示。已知 ROM 的内容如下表所示，在计数器异步清 0 信号  $\overline{R_D}$  和 CP 信号的作用下，画出对应的数据选择器输出端 F 的波形。（8 分）

题五表 ROM 的内容

| 地 址   |       |       | 内 容   |       |       |       |       |       |       |       |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| $A_2$ | $A_1$ | $A_0$ | $D_7$ | $D_6$ | $D_5$ | $D_4$ | $D_3$ | $D_2$ | $D_1$ | $D_0$ |
| 0     | 0     | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 1     |
| 0     | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 1     | 1     |
| 0     | 1     | 0     | 0     | 0     | 0     | 1     | 0     | 0     | 0     | 0     |
| 0     | 1     | 1     | 1     | 0     | 0     | 0     | 1     | 1     | 0     | 0     |
| 1     | 0     | 0     | 0     | 1     | 1     | 0     | 1     | 1     | 1     | 0     |
| 1     | 0     | 1     | 0     | 1     | 1     | 1     | 0     | 1     | 1     | 1     |
| 1     | 1     | 0     | 0     | 1     | 0     | 1     | 0     | 1     | 1     | 0     |
| 1     | 1     | 1     | 0     | 0     | 1     | 0     | 1     | 0     | 0     | 1     |



六、请用 2 片 16 进制同步加法计数器 74161 和一个上升沿 **D** 触发器组成的同步计数器，要求使用进位输出端实现对时钟信号的 48 分频功能，画出逻辑电路图。（10 分）




4 位同步二进制计数器 74161 的功能表

| CLK | R' <sub>D</sub> | LD' | EP | ET | 工作状态      |
|-----|-----------------|-----|----|----|-----------|
| x   | 0               | x   | x  | x  | 清零        |
| ↑   | 1               | 0   | x  | x  | 预置数       |
| x   | 1               | 1   | 0  | 1  | 保持        |
| x   | 1               | 1   | x  | 0  | 保持（但 C=0） |
| ↑   | 1               | 1   | 1  | 1  | 计数        |

七、根据下面时序电路图得到状态机图。（10 分）

题七表 状态转换表

| Q <sub>x</sub> | Q <sub>y</sub> | A | B | D <sub>x</sub> | D <sub>y</sub> | Z |
|----------------|----------------|---|---|----------------|----------------|---|
| 0              | 0              | 0 | 0 |                |                |   |
| 0              | 0              | 0 | 1 |                |                |   |
| 0              | 0              | 1 | 0 |                |                |   |
| 0              | 0              | 1 | 1 |                |                |   |
| 0              | 1              | 0 | 0 |                |                |   |
| 0              | 1              | 0 | 1 |                |                |   |
| 0              | 1              | 1 | 0 |                |                |   |
| 0              | 1              | 1 | 1 |                |                |   |
| 1              | 0              | 0 | 0 |                |                |   |
| 1              | 0              | 0 | 1 |                |                |   |
| 1              | 0              | 1 | 0 |                |                |   |
| 1              | 0              | 1 | 1 |                |                |   |
| 1              | 1              | 0 | 0 |                |                |   |
| 1              | 1              | 0 | 1 |                |                |   |
| 1              | 1              | 1 | 0 |                |                |   |
| 1              | 1              | 1 | 1 |                |                |   |



1) 这是 **Melay** 状态机还是 **Moore** 状态机？

2) 写出下面三个电路节点的布尔方程。

$$Z(A, B, Q_x, Q_y) =$$


$$D_x(A, B, Q_x, Q_y) =$$

$$D_y(A, B, Q_x, Q_y) =$$

3) 完成该电路的状态转换表（题七表）。



4) 根据状态转换表，只完成从状态 11 开始的状态图。



## 八、Verilog HDL 语言 (10 分)

分析下面 Verilog 模块描述的功能。

```


module X (EN, I, A, E0);
  input      EN;
  input  [3:0] I;
  output  [1:0] A;
  output      E0;
  always @ (EN or I or A or E0)
  begin
    if (EN == 0) begin E0 = 0; A = 0; end
    else
    begin
      E0 = 1; A = 0;
      if (I[0] == 1) begin E0 = 0; A = 0; end
      if (I[1] == 1) begin E0 = 0; A = 1; end
      if (I[2] == 1) begin E0 = 0; A = 2; end
      if (I[3] == 1) begin E0 = 0; A = 3; end
    end
  end
endmodule
  
```

(1) 首先读懂上面的 Verilog 代码所描述的功能，然后完成下面的真值表。注意：此真值表不是完整的真值表。

| $I_3$ | $I_2$ | $I_1$ | $I_0$ | $EN$ | $A_1$ | $A_0$ | $E0$ |
|-------|-------|-------|-------|------|-------|-------|------|
| 0     | 0     | 0     | 0     | 0    |       |       |      |
| 0     | 0     | 0     | 0     | 1    |       |       |      |
| 0     | 0     | 0     | 1     | 0    |       |       |      |
| 0     | 0     | 0     | 1     | 1    |       |       |      |
| 0     | 0     | 1     | 0     | 0    |       |       |      |
| 0     | 0     | 1     | 0     | 1    |       |       |      |
| 1     | 0     | 0     | 0     | 0    |       |       |      |
| 1     | 0     | 0     | 0     | 1    |       |       |      |
| 1     | 0     | 0     | 1     | 0    |       |       |      |
| 1     | 0     | 0     | 1     | 1    |       |       |      |

(2) 指出上面代码所实现的功能。

九、有一控制器状态图如下。（本题共 20 分，其中第 1、2 小题各 6 分，第 3、4 小题各 4 分）



- 1、请画出此状态图的 ASM 图。
- 2、用 MUX 型控制器实现此系统。
- 3、用微控制器实现此系统，写出微指令格式，并加以说明。
- 4、写出微控制器控制存储器 E<sup>2</sup>PROM 中存放的微程序。

$\neg \cdot \vee \vee \vee \vee \vee \vee \vee \vee$ 
 $\vee \vee \vee \vee$ 
 $1 \times 8 = 5$

$= \neg C + BD + \neg B \neg D'$

5 5

$\textcircled{2} ABC' + ABD + ACD' / ABD' + ACD + ABC$

$\textcircled{3} Y_{13} = 0$

$Y_{12} = A_3 A_0 + A_1 A_0'$

$\begin{matrix} \times \times \times \times \\ 0000 \\ 0 \times \times \times \\ 0000 \end{matrix}$

$\begin{matrix} \times \times 0 \times \\ 0111 \\ 0 \times \times \times \\ 0111 \end{matrix}$

$4 \times 3 = 12$

$Y_{11} = A_2 A_1 A_0' + A_2 A_0 + A_2' A_1$

$\begin{matrix} \times \times 1 \times \\ 1000 \\ 1 \times \times \times \\ 0111 \end{matrix}$

$\begin{matrix} \times \times \vee \times \\ 1000 \\ 1 \times \times \times \\ 0111 \end{matrix}$

$Y_{10} = A_1' A_0' + A_1 A_0$

$\begin{matrix} \times \times 1 \times \\ 1000 \\ 1000 \\ 1000 \end{matrix}$

$Y_{03} = A_0' \quad Y_{02} = 0 \quad Y_{01} = Y_{00} = A_0$

$\textcircled{2} Y_{13} = 0 \quad Y_{12} = \sum m(5, 6, 7, 8, 9, 10, 11, 12)$


$Y_{11} = \sum m(3, 4, 9, 10, 11, 12)$

$Y_{10} = \sum m(3, 4, 7, 8, 11, 12)$

$Y_{03} = \sum m(4, 6, 8, 10, 12)$

$Y_{02} = 0 \quad Y_{01} = Y_{00} = \sum m(3, 5, 7, 9, 11)$

③



$A_3 A_2 A_1 A_0$  为 4 个输入

$S_5 S_4 S_3 S_2 S_1 S_0$  为 6 个输出

$T_3 = Q_3 Q_2 + Q_2 Q_1 Q_0 / T_2 = Q_3 Q_2 + Q_1 Q_0$

$\begin{matrix} 0000 \\ 0010 \\ 0110 \\ 0110 \\ 0110 \end{matrix}$

$T_1 = Q_0$

$\begin{matrix} 0110 \\ 0110 \\ 0110 \\ 0110 \end{matrix}$

$\begin{matrix} 0010 \\ 0010 \\ 0110 \\ 0110 \end{matrix}$

$T_0 = Q_3' + Q_2'$

$\begin{matrix} 1111 \\ 1111 \\ 1111 \\ 1111 \end{matrix}$

7 5

$Q_3 Q_2 Q_1 Q_0$

| $Q_3 Q_2$ | 00   | 01   | 11   | 10   |
|-----------|------|------|------|------|
| 00        | 0001 | 0010 | 0100 | 0011 |
| 01        | 0101 | 0110 | 1000 | 0111 |
| 11        | 0000 | xxxx | xxxx | xxxx |
| 10        | 1001 | 1010 | 1100 | 1011 |

1 2 5

3 5

检查自启动：2 2 2 2

$Q_3 Q_2 Q_1 Q_0$



$Q_3 Q_2 Q_1 Q_0$

$T_3 T_2 T_1 T_0$

$\begin{matrix} 1101 \\ 1110 \\ 1111 \end{matrix}$

$\begin{matrix} 0011 \\ 0010 \\ 0001 \end{matrix}$

$\begin{matrix} 1110 \\ 1100 \\ 1110 \end{matrix}$



六. D 接成 T' 计数器

D 只接高电平


|                  |                   |
|------------------|-------------------|
| 0001 / 0111 / T' | 0010 / 1111 / 0 5 |
| 0010 / 0111 / T' | 0011 / 1011       |
| 0011 / 0101 / T' | 0101 / 0111       |

七. ① Melay m.

$\textcircled{2} Z = A \oplus Q_y / D_x A / D_y = Q_x \cdot B$

| $P_x D_y$ | 0 1   | 0 1   | 0 1   | 0 1   |
|-----------|-------|-------|-------|-------|
| 25        | 0 1 0 | 0 1 1 | 0 1 0 | 0 1 1 |
|           | 0 1 0 | 0 1 1 | 0 1 0 | 0 1 1 |
|           | 1 1 0 | 1 1 1 | 1 1 0 | 1 1 1 |
|           | 1 1 0 | 1 1 1 | 1 1 0 | 1 1 1 |

④ 4 5



八. 若有连续输入 编号四

2 5

| $A_1 A_0 E_0$ | $A_1 A_0 E_0$ |
|---------------|---------------|
| 0 0 0         | 0 1 0         |
| 0 0 1         | 0 1 0         |
| 0 0 0         | 1 1 0         |
| 0 0 0         | 0 0 0         |
| 0 0 0         | 1 1 0         |

8 5





# 浙江大学 2013 - 2014 学年 春夏 学期

## 《 数字系统设计 I 》课程期末考试试卷

课程号: 111C0120 , 开课学院: 信息与电子工程学系

考试试卷: ☒ A 卷、B 卷 (请在选定项上打 ☒)

考试形式: ☒ 闭、开卷 (请在选定项上打 ☒) , 允许带 计算器 入场

考试日期: 2014 年 7 月 3 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总分 |
|-----|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |    |

### 一、是非题 (共 15 分, 得分 \_\_\_\_\_)

- (1) 2014 个 “1” 异或的结果再与 117 个 “0” 同或, 得到的结果是 “0”。 ( ☒ )
- (2) 有一 8421BCD 数码 10010011, 它相当于十进制数 “147”。 ( ☒ )
- (3) 三态门输出为高阻时, 其输出线上电压为高电平。 ( ☒ )
- (4) 任意两个最大项之和恒为 “1”。 ( ☒ )
- (5) CMOS 与非门的多余脚悬空等效于低电平。 ( ☒ )
- (6) 将 JK 触发器的 K 端接到触发器反向输出端, 把 J 端接到输入 T, 就能把 JK 触发器改造成 T 触发器。 ( ☒ )
- (7) 超前进位加法器比串行进位加法器速度慢。 ( ☒ )
- (8) 组合逻辑电路产生竞争冒险的内因是信号在电路内部的电平不一致而且有尖峰脉冲噪声存在。 ( ☒ )
- (9) 施密特触发器电路具有两个稳态且每个稳态需要相应的输入条件维持。 ( ☒ )
- (10) 五进制计数器的有效状态为 5 个。 ( ☒ )
- (11) 当时序逻辑电路存在无效循环时该电路不能自启动。 ( ☒ )
- (12) 米里 (Mealy) 状态机和莫尔 (Moore) 状态机可以相互转换。 ( ☒ )
- (13) 最少 64 片容量为  $256 \times 4$  的 RAM 可组合成容量为  $4K \times 8$  的 RAM。 ( ☒ )
- (14) 流水线操作算法结构一定比并行算法结构所需要的运算时间少。 ( ☒ )
- (15) 大批量定型产品的生产因为是成熟设计所以不需要测试。 ( ☒ )

## 二、组合电路 (15分, 得分\_\_\_\_\_)

璐璐设计了一种全新的 ISEE 门, 它的逻辑符号如下图所示, 与其它的门不一样, ISEE 门具有三个输入, 输入输出真值表如下表所示。


(1) 请问输入 A, B, C 的顺序可以调换吗? 为什么?

(2) 写出 N 的布尔表达式, 并且化简成为两项相加的形式。

(3) 试仅用 4 个逻辑门实现 ISEE 门的功能, 画出电路图。

(可以选用的门包括: 与门、或门、非门、与非门、或非门)。

(4) 以 A, B 作为地址, 用 4 选 1 数据选择器实现 ISEE 门 (可用反相器), 画出电路图。



题 2 表 ISEE 门真值表

| A | B | C | N |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |


解: (1) 不能调换, 因为  $N(0,0,1)=0$ ,  $N(0,1,1)=0$ ,  $N(1,0,1)=1$ ,  $N(1,1,1)=0$  不相等

(2)

| A \ BC | 00 | 01 | 11 | 10 |
|--------|----|----|----|----|
| 0      | 1  | 0  | 0  | 1  |
| 1      | 1  | 1  | 0  | 0  |

$$N = A\bar{B} + \bar{A}C$$


(3)  $N = \bar{A} + C + A \cdot B$  有



(4)

| A | B | N |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

故




## 三、时序电路设计 (14分, 得分\_\_\_\_\_)

题 3 图中为某时序电路的状态转换图, 其中 m 为输入信号, y 为输出信号, 试用 D 触发器及与非门设计此同步时序电路, 要求:

(1) 写出次态卡诺图、激励方程、输出方程;

(2) 画出逻辑电路图。

排列:  $Q_2 Q_1 Q_0$



题 3 图 状态转换图

解 (1)

| $Q_2^* \backslash Q_2 Q_1 Q_0$ | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|--------------------------------|-----|-----|-----|-----|-----|-----|-----|-----|
| 00                             | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |
| 01                             | 0   | x   | x   | x   | 0   | x   | x   | x   |
| 11                             | 0   | x   | x   | x   | 0   | x   | x   | x   |
| 10                             | 1   | 1   | 1   | 1   | 0   | 0   | 0   | 0   |

$$Q_2^* = m\bar{Q}_2\bar{Q}_1$$

$$Q_1^* = m\bar{Q}_2\bar{Q}_1$$

| $Q_1^* \backslash Q_2 Q_1 Q_0$ | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|--------------------------------|-----|-----|-----|-----|-----|-----|-----|-----|
| 00                             | 1   | 0   | 0   | 1   | 0   | 0   | 0   | 1   |
| 01                             | 1   | x   | x   | x   | 0   | x   | x   | x   |
| 11                             | 1   | x   | x   | x   | 0   | x   | x   | x   |
| 10                             | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |

$$Q_1^* = \bar{m}\bar{Q}_2 + Q_2 + m\bar{Q}_2\bar{Q}_1$$

$$Q_0^* = Q_2 + \bar{m}\bar{Q}_2 + m\bar{Q}_2\bar{Q}_1$$

$$= [\bar{Q}_2 \cdot (\bar{Q}_2\bar{m})' + (m\bar{Q}_2\bar{Q}_1)]'$$

| $Q_0^* \backslash Q_2 Q_1 Q_0$ | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|--------------------------------|-----|-----|-----|-----|-----|-----|-----|-----|
| 00                             | 1   | 0   | 1   | 0   | 0   | 0   | 0   | 0   |
| 01                             | 0   | x   | x   | x   | 0   | x   | x   | x   |
| 11                             | 1   | x   | x   | x   | 0   | x   | x   | x   |
| 10                             | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |

$$Q_0^* = m\bar{Q}_2 + \bar{m}\bar{Q}_2 + \bar{m}\bar{Q}_2\bar{Q}_1$$


$$= m\bar{Q}_2 + \bar{m}\bar{Q}_2 + \bar{m}\bar{Q}_2\bar{Q}_1$$

$$= [\bar{m}\bar{Q}_2\bar{Q}_1 + (m\bar{Q}_2)]'$$

| $Y \backslash Q_2 Q_1 Q_0$ | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|----------------------------|-----|-----|-----|-----|-----|-----|-----|-----|
| 00                         | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |
| 01                         | 0   | x   | x   | x   | 0   | x   | x   | x   |
| 10                         | 0   | x   | x   | x   | 0   | x   | x   | x   |
| 11                         | 1   | 1   | 1   | 1   | 0   | 0   | 0   | 0   |

$$Y = m\bar{Q}_2$$

(2) 电路: 用 D 触发器构成





#### 四、时序电路分析 (14分, 得分\_\_\_\_\_)

综合分析下图所示电路, RAM的低16个地址单元中的数据在表中列出。要求:


- (1) 说明 555 定时器构成什么电路? 试计算其工作频率。
- (2) 说明 74LS160 构成多少进制计数器?
- (3) 分析整个电路的功能, 并说明 RAM 在此处起什么作用? 输出信号有什么规律?

题 4 表 RAM 中的内容


| A3 | A2 | A1 | A0 | D3 | D2 | D1 | D0 |
|----|----|----|----|----|----|----|----|
| 0  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0  | 0  | 0  | 1  | 0  | 0  | 0  | 1  |
| 0  | 0  | 1  | 0  | 0  | 0  | 1  | 1  |
| 0  | 0  | 1  | 1  | 0  | 0  | 1  | 0  |
| 0  | 1  | 0  | 0  | 0  | 1  | 1  | 0  |
| 0  | 1  | 0  | 1  | 0  | 1  | 1  | 1  |
| 0  | 1  | 1  | 0  | 0  | 1  | 0  | 1  |
| 0  | 1  | 1  | 1  | 0  | 1  | 0  | 0  |
| 1  | 0  | 0  | 0  | 1  | 1  | 0  | 0  |
| 1  | 0  | 0  | 1  | 1  | 1  | 0  | 1  |
| 1  | 0  | 1  | 0  | 1  | 1  | 1  | 1  |
| 1  | 0  | 1  | 1  | 1  | 1  | 1  | 0  |
| 1  | 1  | 0  | 0  | 1  | 0  | 1  | 0  |
| 1  | 1  | 0  | 1  | 1  | 0  | 1  | 1  |
| 1  | 1  | 1  | 0  | 1  | 0  | 0  | 1  |
| 1  | 1  | 1  | 1  | 1  | 0  | 0  | 0  |

4 位同步二进制计数器 74LS160 的功能表

| CLK | R <sub>D</sub> ' | LD' | EP | ET | 工作状态       |
|-----|------------------|-----|----|----|------------|
| x   | 0                | x   | x  | x  | 清零         |
| ↑   | 1                | 0   | x  | x  | 预置数        |
| x   | 1                | 1   | 0  | 1  | 保持         |
| x   | 1                | 1   | x  | 0  | 保持 (但 C=0) |
| ↑   | 1                | 1   | 1  | 1  | 计数         |



555 时基电路功能框图



解: (1) 多谐振荡器

$$f = \frac{1}{(R_1 + 2R_2) \cdot C \cdot \ln 2}$$

(2) 九进制  $(1000)_2 \xrightarrow{LD} (0000)_2$

(3) RAM 中存储 4 位格雷码

RAM 是信号序列, 输出是 0~8 的格雷码循环序列。


该电路是周期为 9 的循环格雷码信号序列发生器。

### 五、测试 (8分, 得分\_\_\_\_\_)

假设题5图所示电路可能出现固定型 SAI 与 SAO 故障, 需要写出寻找图中故障点的测试向量。在三输入的8种测试信号组合中, 能测试该电路所有可能故障的最小测试集是什么? (注: 最小测试集是指最少数量的输入信号  $w1, w2, w3$  的数字组合。)

解:

| $w_1$ | $w_2$ | $w_3$ | a     | b     | c   | d   | f   | 故障          | 可选 |
|-------|-------|-------|-------|-------|-----|-----|-----|-------------|----|
| 0     | 0     | 0     |       |       |     |     |     | SAI SAO     | ✓  |
| 0     | 0     | 1     |       |       |     |     |     | SAO SAO SAI |    |
| 0     | 1     | 0     |       |       |     |     |     | SAI SAO     | ✓  |
| 0     | 1     | 1     | (SAI) | -     | SAO | SAO | SAI |             | ✓  |
| 1     | 0     | 0     |       |       |     |     |     | SAI SAO     | ✓  |
| 1     | 0     | 1     | (SAO) | SAO   | SAO | SAI |     |             | ✓  |
| 1     | 1     | 0     |       |       |     |     |     | SAO         |    |
| 1     | 1     | 1     | (SAO) | (SAO) | SAI | -   | SAO |             | ✓  |



题5图 被测试电路

所以最小测试集是 (000, 011, 101, 111)  
或 (010, 011, 101, 111)  
或 (011, 100, 101, 111)

### 六、控制器设计 (12分, 得分\_\_\_\_\_)

已知 ASM 如下图示, 请设计一个 MUX 型控制器, 写出设计过程, 并画出电路图。

解:



| $Q_B$ | $Q_A$ | $Q_B^*$ | $Q_A^*$ | 条件        |
|-------|-------|---------|---------|-----------|
| 0     | 0     | 0       | 1       | 0         |
| 0     | 1     | 1       | 0       | 0         |
| 1     | 0     | 0       | 1       | 1         |
| 1     | 1     | 1       | 1       | 1         |
| 1     | 1     | 0       | 1       | $\bar{X}$ |
| 1     | 1     | 1       | 0       | X         |

状态转移表:

$MUXB(0) = 0$   
 $MUXB(1) = 1$   
 $MUXB(2) = Y$   
 $MUXB(3) = X$   
 $MUXA(0) = 1$   
 $MUXA(1) = 0$   
 $MUXA(2) = 1$   
 $MUXA(3) = \bar{X}$

输出:  $OUTA = \bar{Q}_B \bar{Q}_A$   
 $OUTB = \bar{Q}_B Q_A$   
 $OUTC = Q_B \bar{Q}_A$   
 $OUTD = Q_B Q_A$

电路图:



ASM图



# 七、Verilog HDL (10分, 得分\_\_\_\_\_)

有限状态机 (FSM) 是表示有限个状态及在这些状态之间的转移和动作等行为的数学模型。

(1) 如下代码是一个 FSM 的 Verilog 语言硬件描述, 请根据下面的代码画出状态转换图, 并画出代码所对应的电路。

(2) 假设输入一串测试数据, 其格式为 test={reset, A[1:0]}, 并且在每个时钟的上升沿来临前 test 分别为 100<sub>2</sub>, 000<sub>2</sub>, 000<sub>2</sub>, 001<sub>2</sub>, 011<sub>2</sub>。请写出测试数据结束 state, q 的最后值, 并写出求解过程。

```
module fsm1(input clk, input reset, input [1:0] A, output reg q);
```

```
  reg [1:0] state, nextstate;
```

```
  parameter S0 = 2'b00;
```

```
  parameter S1 = 2'b01;
```

```
  parameter S2 = 2'b10;
```

```
  always @(posedge clk)
```

```
    if (reset) state <= S0;
```

```
    else state <= nextstate;
```

```
  always @(*)
```

```
    case (state)
```

```
      S0: if (A[1]) nextstate = S1;
```

```
          else nextstate = S2;
```

```
      S1: if (A[0]) nextstate = S1;
```

```
          else nextstate = S0;
```

```
      S2: if (&A) nextstate = S2;
```

```
          else nextstate = S0;
```

```
      default: nextstate = S0;
```

```
    endcase
```

```
  always @(*)
```

```
    case (state)
```

```
      S0: q = 0;
```

```
      S1: q = 0;
```


```
      S2: if (&A) q = 1;
```

```
          else q = 0;
```

```
      default: q = 0;
```

```
    endcase
```

```
endmodule
```



$Q_1^*$   $A[1:0]$

| $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------|----|----|----|----|
| 00        | 1  | 1  | 0  | 0  |
| 01        | 0  | 0  | 0  | 0  |
| 11        | x  | x  | x  | x  |
| 10        | 0  | 0  | 1  | 0  |

$$Q_1^* = \bar{Q}_1 \bar{Q}_0 A[1] + Q_1 A[1] A[0]$$

$$Q_1 = Q_1^*$$



$Q_0^*$   $A[1:0]$

| $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------|----|----|----|----|
| 00        | 0  | 0  | 1  | 1  |
| 01        | 0  | 1  | 1  | 0  |
| 11        | x  | x  | x  | x  |
| 10        | 0  | 0  | 0  | 0  |

$$Q_0^* = \bar{Q}_1 \bar{Q}_0 A[0] + Q_0 A[0]$$

$$Q_0 = Q_0^*$$

$$q = Q_1 A[1] A[0]$$



结束时最后值.  $\left. \begin{matrix} \text{state} = S_2 \\ q = 1 \end{matrix} \right\}$


# 八、脉冲电路 (12分, 得分)

如题8图所示为一跳频信号发生器, 其中 NE555 为 555 定时器, 74LS194 为四位双向移位寄存器, 74LS160 为十进制加法计数器。

- (1) NE555 构成什么功能电路? 当 2K 的滑动电阻处于中心位置时, 求 CP2 频率。
- (2) 当 74LS194 的状态为 0001 时, 画出 74LS160 的状态转换图, 说明它是几进制计数器, 并求输出 Y 的频率。
- (3) 已知 74LS194 工作在循环右移状态, 当它的状态为 0001 时, 画出 74LS194 的状态转换图; (注:  $Q_3Q_2Q_1Q_0$  右移一次后为  $D_{in}Q_3Q_2Q_1$ )
- (4) 该跳频电路输出 Y 会出现哪几种频率成分?

题8表 双向移位寄存器 74LS194 的功能表

| CLK | R'D | S <sub>1</sub> | S <sub>0</sub> | 工作状态 |
|-----|-----|----------------|----------------|------|
| x   | 0   | x              | x              | 清零   |
| ↑   | 1   | 0              | 0              | 保持   |
| ↑   | 1   | 0              | 1              | 右移   |
| ↑   | 1   | 1              | 0              | 左移   |
| ↑   | 1   | 1              | 1              | 并行输入 |



题8图 跳频信号发生器

解:


1) 多谐振荡器。

$$\begin{aligned} R_1 &= 48 \text{ k}\Omega \\ R_2 &= 48 \text{ k}\Omega \\ C &= 10 \mu\text{F} \end{aligned}$$

$$\begin{aligned} T &= (R_1 + 2R_2) \cdot C \cdot \ln 2 \\ &= 48 \times 3 \times 10 \times 0.69 \times 10^{-3} \\ &\approx 0.998 \approx 1 \text{ sec} \end{aligned}$$

有  $f_{CP2} \approx 1 \text{ Hz}$ 。

(2) 当 74LS160 有进位时, 置数 0001




此时为九进制计数器。

$$T_0 = \frac{1}{f_0} \quad T' = 9T_0$$

$$\therefore f = \frac{1}{9T_0} = \frac{f_0}{9} = \frac{1 \text{ MHz}}{9} = 111.1 \text{ kHz}$$

(3) 74LS194 右移到 0。



(4). 当 74LS194 的输出状态分别为

$\begin{matrix} 0001 \\ 0010 \\ 0100 \\ 1000 \end{matrix}$

时, 74LS160 分别为

$\left. \begin{matrix} \text{九进制} \\ \text{八进制} \\ \text{七进制} \\ \text{六进制} \end{matrix} \right\}$

$$\begin{aligned} Y \text{ 出现的频率成分分别有 } & \begin{cases} \frac{1000}{9} \text{ kHz} \\ 125 \text{ kHz} \\ \frac{500}{3} \text{ kHz} \\ 500 \text{ kHz} \end{cases} \end{aligned}$$

共 4 种频率成分。



# 浙江大学 2014 - 2015 学年 春夏 学期

## 《数字系统设计》课程期末考试试卷

课程号: 111C0120, 开课学院: 信息与工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打  $\checkmark$ )

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ), 允许带 计算器 入场

考试日期: 2015 年 7 月 8 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 九 | 总分 |
|-----|---|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |   |    |

一. 判断题: (15 分) 在下方的表格中对应题号填入  $\checkmark$  (正确) 或  $\times$  (错误)

| 1            | 2        | 3        | 4        | 5            | 6        | 7            | 8        | 9            | 10       | 11       | 12       | 13       | 14       | 15           |
|--------------|----------|----------|----------|--------------|----------|--------------|----------|--------------|----------|----------|----------|----------|----------|--------------|
| $\checkmark$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\checkmark$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\checkmark$ |

1. 处理器可以分为两个部分: 数据通路和控制电路。
2. 一般 TTL 门电路的输出端可以直接相连, 实现线与。
3. CMOS 与非门和 TTL 与非门的逻辑功能不一样。
4. JK 触发器在时钟脉冲的作用下, 如果要使  $Q^{n+1} = \overline{Q^n}$ , 则输入信号 JK 应为  $J = Q^n$ ,  $K = \overline{Q^n}$ 。
5. 具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。
6. 石英晶体多谐振荡器的振荡频率与电路中的 R、C 乘积成正比。
7. 状态简化中, 若 S1、S2 两状态的输出不同, 则 S1、S2 两状态肯定不等价。
8. 由两个 TTL 或非门构成的基本 RS 触发器, 当 R=S=0 时, 触发器的状态为不定。
9. 格雷码具有任何相邻码只有一位码元不同的特性。
10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
11. 对于一个存储容量位 32K $\times$ 16 位的 RAM 有 512K 个地址单元。
12. 或非门多余的输入端均可以悬空。
13. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
14. 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
15. 冯诺依曼结构和哈佛结构的区别是: 前者将程序存储和数据存储放在同一物理存储空间, 后者将程序和数据存储分别放在不同的物理存储空间。

二、(15分) 设计一位8421BCD码的判奇电路，当输入的4个码中含奇数个“1”时，输出为1，否则为0。设输入为A, B, C, D，输出为Y。要求使用两种方法实现：

8'(1) 用最少与非门实现，画出卡诺图，推导用与非门实现电路的最终表达式（电路图可以不画）。

7'(2) 以A, B, C作为高位到低位地址变量，用一片8选1数据选择器74LS151实现（必要时可以使用反相器），画出电路图。

解：


(1)

| AB \ CD | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 0  | 1  | 0  | 1  |
| 01      | 1  | 0  | 1  | 0  |
| 11      | X  | X  | X  | X  |
| 10      | 1  | 0  | X  | X  |

$$(2) Y = AD' + BC'D' + BCD + B'C'D' + A'B'C'D$$

$$= ABC(D+D') + ABC'(D') + AB'C(D') + AB'C'D' + A'BC(D) + A'BC'D' + A'B'CD' + A'B'C'D$$

$$\therefore D_0 = D \quad D_1 = D' \quad D_2 = D' \quad D_3 = D \quad D_4 = D' \quad D_5 = D' \quad D_6 = D' \quad D_7 = 1$$



$$Y = AD' + BC'D' + BCD + B'C'D' + A'B'C'D$$

卡诺图标注4' 驱动方程4' 自启动2' 电路图2'

三、(12分) 用四个JK触发器  $Q_3Q_2Q_1Q_0$  设计一个移位寄存器，要求该电路能在任意初始状态  $Q_3Q_2Q_1Q_0$  都回到  $1100 \rightarrow 0110 \rightarrow 0011 \rightarrow 1001 \rightarrow 1100$  的状态循环中（即要求能自启动），且所用门电路要求最少。要求写出设计过程，并画出电路图。

解：

(1)  $Q_3, Q_0$

| $Q_3 Q_2$ \ $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------------------|----|----|----|----|
| 00                    | X  | X  | 1  | X  |
| 01                    | X  | X  | X  | 0  |
| 11                    | 0  | X  | X  | X  |
| 10                    | X  | X  | X  | X  |

$$Q_3^* = Q_0$$

(或  $Q_3^* = \bar{Q}_2$ )

$Q_2, Q_0$

| $Q_3 Q_2$ \ $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------------------|----|----|----|----|
| 00                    | X  | X  | 0  | X  |
| 01                    | X  | X  | X  | 0  |
| 11                    | 1  | X  | X  | X  |
| 10                    | X  | 1  | X  | X  |

$$Q_2^* = Q_1$$

(或  $Q_2^* = \bar{Q}_1$ )

$Q_3, Q_1$

| $Q_3 Q_2$ \ $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------------------|----|----|----|----|
| 00                    | X  | X  | 0  | X  |
| 01                    | X  | X  | X  | 1  |
| 11                    | 1  | X  | X  | X  |
| 10                    | X  | 0  | X  | X  |

$$Q_1^* = Q_2$$

(或  $Q_1^* = \bar{Q}_0$ )

$Q_0, Q_0$

| $Q_3 Q_2$ \ $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------------------|----|----|----|----|
| 00                    | X  | X  | 1  | X  |
| 01                    | X  | X  | X  | 1  |
| 11                    | 0  | X  | X  | X  |
| 10                    | X  | 0  | X  | X  |


$$Q_0^* = Q_1$$

(或  $Q_0^* = \bar{Q}_1$ )


(2) 由驱动方程  $Q^* = JQ + \bar{K}\bar{Q}$  得：

$$\begin{cases} J_3 = Q_0 \\ K_3 = \bar{Q}_0 \end{cases} \begin{cases} J_2 = Q_1 \\ K_2 = Q_1 \end{cases} \begin{cases} J_1 = Q_2 \\ K_1 = \bar{Q}_2 \end{cases} \begin{cases} J_0 = Q_1 \\ K_0 = \bar{Q}_1 \end{cases}$$

(4) 状态转换图检查




$\therefore$  可以自启动





4(1) 已知反相器  $G_1, G_2, \dots, G_n$  的时延  $t=23\text{ns}$ , 请问反相器个数  $n$  为多少最合适? CP 的实际工作频率是多少?

4(3) 填写 EPROM 的数据。



题4图

### (3) EPROM 数据表

= 时钟周期频率是 CP 的  $1/8$ .

$$n = \frac{T}{2 t_{pd}} = \frac{1}{2 f_{cp} \cdot t_{pd}}$$

$$= \frac{1}{2 \times 8 \times 100 \text{ kHz} \times 23 \text{ ns}} = 27.174$$

| 地址    |       |       | 数据    |       |       |       |
|-------|-------|-------|-------|-------|-------|-------|
| $A_2$ | $A_1$ | $A_0$ | $D_3$ | $D_2$ | $D_1$ | $D_0$ |
| 0     | 0     | 0     | 1     | 1     | 1     | 1     |
| 0     | 0     | 1     | 1     | 1     | 0     | 1     |
| 0     | 1     | 0     | 1     | 1     | 0     | 0     |
| 0     | 1     | 1     | 1     | 0     | 0     | 0     |
| 1     | 0     | 0     | 0     | 1     | 1     | 0     |
| 1     | 0     | 1     | 0     | 1     | 0     | 0     |
| 1     | 1     | 0     | 0     | 0     | 1     | 0     |
| 1     | 1     | 1     | 0     | 0     | 0     | 1     |

有  $f_{cp} = \frac{1}{T} = \frac{1}{2n \cdot t_{pd}} = \frac{1}{2 \times 27 \times 25 \text{ ns}} = 805.153 \text{ kHz}$

Diagram illustrating the sequence of states for a 3-bit shift register (Q<sub>2</sub>, Q<sub>1</sub>, Q<sub>0</sub>) over 8 clock cycles:

```
graph LR; S0((000)) --> S1((001)); S1 --> S2((010)); S2 --> S3((011)); S3 --> S4((100)); S4 --> S5((101)); S5 --> S6((110)); S6 --> S7((111)); S7 --> S0;
```

The sequence of states is: 000, 001, 010, 011, 100, 101, 110, 111, and then it repeats from 000.



### 五、控制器设计 (15分)

下图为某一控制器的算法流程图，请设计一个多路选择器（MUX）型控制器。其中， $X$  为输入信号， $c_1$ 、 $c_2$  为输出控制信号。


4' (1) 请写出状态转移表:

8'(2) 写出各 MUX 的输入端表达式, 以及输出表达式; (3', 3', 1', 1')

(3) 画出该控制器的电路图。

解: (1)


| PS         | NS             | 条件          |
|------------|----------------|-------------|
| $D_1, D_0$ | $D_1^*, D_0^*$ |             |
| 0 0        | 1 0            | $X=0$       |
|            | 1 1            | $X=1$       |
| 1 0        | 0 0            | $\emptyset$ |
| 1 1        | 0 0            | $\emptyset$ |
| 0 1        | 0 0            | $\emptyset$ |



题 5 图

$$(2) \quad \begin{cases} \mu_{X1}(0) = 1 \\ \mu_{X1}(1) = 0 \\ \mu_{X1}(2) = 0 \\ \mu_{X1}(3) = 0 \end{cases} \quad \begin{cases} \mu_{X0}(0) = X \\ \mu_{X0}(1) = 0 \\ \mu_{X0}(2) = 0 \\ \mu_{X0}(3) = 0 \end{cases}$$


$$\begin{cases} C_1 = \bar{\Phi}_1 \cdot \bar{\Phi}_0 \\ C_2 = \bar{\Phi}_1 \cdot \bar{\Phi}_0 \cdot \bar{X} \end{cases}$$



### 六、测试 (8分)

如题 6 图所示，或非门组成的电路可能出现固定型 SA1 与 SA0 故障，需要写出寻找图中故障点的测试向量。

在三输入的 8 种测试信号组合中，能测试该电路所有可能故障的最小测试集是什么？  
(注：最小测试集是指最少数量的输入信号  $W_1, W_2, W_3$  的二进数字组合。)



解：

| $W_1, W_2, W_3$ | a/0 | a/1 | b/0 | b/1 | c/0 | c/1 | d/0 | d/1 | f/0 | f/1 |
|-----------------|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 0 0 0           |     | ✓   |     | ✓   |     |     | ✓   |     |     | ✓   |
| 0 0 1           |     |     |     |     |     |     |     |     |     | ✓   |
| 0 1 0           |     |     | ✓   |     |     | ✓   |     | ✓   | ✓   |     |
| 0 1 1           |     |     |     |     | ✓   |     |     |     |     | ✓   |
| 1 0 0           | ✓   |     |     |     |     | ✓   |     | ✓   | ✓   |     |
| 1 0 1           |     |     |     |     | ✓   |     |     |     |     | ✓   |
| 1 1 0           |     |     |     |     |     | ✓   |     | ✓   | ✓   |     |
| 1 1 1           |     |     |     |     | ✓   |     |     |     |     | ✓   |

从表中看出：(000, 010, 100) 为必选测试向量。

而  $\begin{matrix} 011 \\ 101 \end{matrix}$  为 2 选 1 测试向量

故最小测试集为 (000, 010, 011, 100)

或 (000, 010, 101, 100)。

# 七、Verilog HDL (10分)

考虑下列一个数字子系统的 Verilog 描述:

```
module SUBX(EN, I, A, E0);
  input  EN;
  input  [3:0] I;
  output [1:0] A;
  output  E0;

  always @(EN or I or A or E0)
    begin
      if (EN == 0) begin E0 = 0; A = 0; end
      else
        begin
          E0 = 1; A = 0;
          if (I[0] == 1) begin E0 = 0; A = 0; end
          if (I[1] == 1) begin E0 = 0; A = 1; end
          if (I[2] == 1) begin E0 = 0; A = 2; end
          if (I[3] == 1) begin E0 = 0; A = 3; end
        end
      end
    end
endmodule
```

7'(1) 理解该 SUBX 模块实现的功能, 完成下表; (注意: 这不是一个完整的真值表)

| I <sub>3</sub> | I <sub>2</sub> | I <sub>1</sub> | I <sub>0</sub> | EN | A <sub>1</sub> | A <sub>0</sub> | E0 |
|----------------|----------------|----------------|----------------|----|----------------|----------------|----|
| 0              | 0              | 0              | 0              | 0  | 0              | 0              | 0  |
| 0              | 0              | 0              | 0              | 1  | 0              | 0              | 1  |
| 0              | 0              | 0              | 1              | 0  | 0              | 0              | 0  |
| 0              | 0              | 0              | 1              | 1  | 0              | 0              | 0  |
| 0              | 0              | 1              | 0              | 0  | 0              | 0              | 0  |
| 0              | 0              | 1              | 0              | 1  | 0              | 1              | 0  |
| 1              | 0              | 0              | 0              | 0  | 0              | 0              | 0  |
| 1              | 0              | 0              | 0              | 1  | 1              | 1              | 0  |
| 1              | 0              | 0              | 1              | 0  | 0              | 0              | 0  |
| 1              | 0              | 0              | 1              | 1  | 1              | 1              | 0  |

7'(2) 用一句话描述该电路实现的功能。

4-2线优先编码器




八、(10分) 题8图是用两片555定时器以及一些外部器件组成的电路。已知S是常闭开关, 会被外部力量触发而短时间打开;  $G_1$  是CMOS反相器, 输出高电平、低电平分别为  $V_{OH}=12V$ 、 $V_{OL}=0V$ ; 扬声器在一定频率方波信号驱动下会发出声音。

4' (1) 在S被打开1sec和30sec后再闭合的两种情况下, 分别计算左边第一个NE555电路第3脚输出控制信号的低电平脉冲时间宽度;

4' (2) 计算右边第二个NE555电路第3脚输出信号的波形占空比, 并计算扬声器发出声音的频率;

2' (3) 分析该电路的工作原理以及其用途。



解: (1) S被打开,  $V_{C1}$  电压上升。题8图

$$V(t) = V(\infty) + [V(0) - V(\infty)] \cdot e^{-t/\tau}$$

$$= 12(1 - e^{-t/\tau})$$

$$\tau = 1M\Omega \times 10\mu F = 10 \text{ sec}$$

$$\text{当 } t = 1 \text{ sec 时, } V(t) = 1.14V$$

$$t = 30 \text{ sec 时, } V(t) = 11.4V$$

$$\text{而 } V_{T+} = \frac{2}{3} V_{CC} = 8V$$

$$V_{T-} = \frac{1}{3} V_{CC} = 4V$$

所以 当S打开1sec再闭合, 未达到出发门限。NE555内部电路框图

故IC1第3脚没有低电平脉冲,  $t_w = 0 \text{ sec}$

当S打开30sec再闭合,  $V_{C1}$  电压达到  $\frac{2}{3} V_{CC}$  时, 输出低电平。

$$\text{延迟时间 } t_0 = T \ln 3 = 10.986 \text{ sec}$$

$$\text{故低电平脉冲宽度为 } t_w = 30 - t_0 = 19.014 \text{ sec}$$

(2) IC2为多谐振荡器。

$$\text{充电时间 } T_1 = (R_2 + R_3) \cdot C_2 \cdot \ln 2 =$$


$$\text{放电时间 } T_2 = R_3 \cdot C_2 \cdot \ln 2 =$$

$$\text{占空比 } q = \frac{T_1}{T} = \frac{R_2 + R_3}{R_2 + 2R_3} = \frac{10K}{15K} = \frac{2}{3}$$

$$\text{振荡频率 } f = \frac{1}{T} = \frac{1}{(R_2 + 2R_3) \cdot C_2 \cdot \ln 2} = 9.62K$$

(3) 这是一个延时报警器。

开关S断开后, 经过约11s延时后扬声器开始发出声音。如果在延迟时间内重新闭合, 则Speaker不发声。






九、附加题 (10 分) (注: 计入总分, 但总分最多不超过 100 分)


已知某一控制器的算法流程图如题 9 图所示, 请设计一个微码控制器, 写出设计过程。其中, X、Y 为输入信号, OUT0 ~ OUT4 为输出控制信号。

- (1) 请设计微指令格式;
- (2) 画出微程序流程图;
- (3) 按下表格式写出, 对应这种微指令格式的控制器微程序代码。


解: (1) 微指令格式



(2)




$p(2)=1$  时, 根据 X 修改地址.  
可增加 1 条微指令.  
(或者微命令增加条件控制)  
 $p(1)=1$  时, 根据 Y 修改地址.



题 9 图

(3) 微程序代码

| 当前微地址  | 微指令二进制代码 |     |      |
|--------|----------|-----|------|
|        | 微命令      | 判别字 | 下地址  |
| 0001   | 00001    | 01  | 0100 |
| 0010   | 00010    | 10  | 0100 |
| ...    |          |     |      |
| 0100   | 00100    | 00  | 0010 |
| * 0101 | 10010    | 00  | 0001 |
| ...    |          |     |      |
| 1000   | 01000    | 00  | 0100 |
| ...    |          |     |      |
|        |          |     |      |
|        |          |     |      |
|        |          |     |      |



# 浙江大学 2015 - 2016 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号: 111C0120 , 开课学院: 信息与电子工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打  $\checkmark$ )

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ), 允许带 计算器 入场

考试日期: 2016 年 7 月 1 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 九 | 总分 |
|-----|---|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |   |    |

### 一. 判断题 \_\_\_\_\_ (10 分) (正确打 $\checkmark$ , 或错误打 $\times$ )

- 1) “0” 的补码只有一种形式。 (  $\checkmark$  )
- 2) 原码和反码均可将减法运算转化为加法运算。 (  $\times$  )
- 3) 主从 JK 触发器、边缘 JK 触发器和同步 JK 触发器的逻辑功能完全相同。 (  $\checkmark$  )
- 4) 并行加法器采用超前进位, 目的是为了简化电路。 (  $\times$  )
- 5) 在同步时序电路的设计中, 如最简状态表中的状态数为  $2^N$ , 而又采用  $N$  个触发器来实现电路, 则不需要检查电路的自启动性。 (  $\times$  )
- 6) 流水线操作算法结构一定比并行算法结构所需要的运算时间少。 (  $\times$  )
- 7) 摩尔型时序逻辑电路的输出与 输入和电路当前状态均有关。 (  $\times$  )
- 8) 所有的半导体存储器在运行时都具有读写功能。 (  $\times$  )
- 9) 在电路测试中 SA0 和 SA1 故障模型可以覆盖集成电路中的所有可能的故障。 (  $\times$  )
- 10) 冯诺依曼结构相比于哈佛体系结构具有更好的灵活性和稳定性, 而哈佛体系结构具有更好的硬件效率。 (  $\times$  )

### 二. 填空题 \_\_\_\_\_ (10 分)

- 1、二进制数 1101011.011 转换为 8421BCD 码为 0001 0000 0111 . 0011 0111 0101。

- 2、实现模值为 13 的计数器至少需要 4 个触发器。
- 3、组合逻辑电路是指任何时刻电路的输出仅由当时的 输入 决定。
- 4、TTL 或非门中，多余输入端的处理办法是 接地。
- 5、假设有一个三级扭环形计数器，其初始状态为 000，那么，经过 4 个时钟周期，其状态为 011。
- 6、一个二—十进制译码器规定为输出低电平有效，则当输入 8421BCD 码为 0110 时，其输出  $Y_9 Y_8 Y_7 Y_6 Y_5 Y_4 Y_3 Y_2 Y_1 Y_0 =$  111011111。
- 7、已知逻辑函数  $F(A, B, C, D) = \sum m(1, 3, 4, 5, 6, 8, 9, 12, 14)$ ，当变量 ABCD 由 0110 → 1100 时，有 (有/无) 竞争-冒险现象；
- 8、一个容量为  $256 \times 4$  位的静态 RAM，它的地址线为 8 条。
- 9、时序电路的可测性设计方法划分为 3 类：专门测试、扫描 测试和自测试。
- 10、函数  $F = [(A \cdot \bar{B} + C)D + \bar{E}]B$  的反函数  $\bar{F} =$   $[(\bar{A} + B) \cdot \bar{C} + \bar{D}] \cdot E + \bar{B}$ 。

### 三、组合电路 (14 分)

用两个 8 选 1 数据选择器 74LS151 及适当门电路设计一个数值比较器，比较两个二进制数  $A(a_1 a_0)$  和  $B(b_1 b_0)$ ，能分别给出  $A > B$ 、 $A = B$  和  $|A - B| < 2$  的输出信号，要求：1) 写出真值表；2) 输出函数表达式；3) 并画出逻辑图。

解：1) 设  $Y_1 = (A > B)$ ， $Y_2 = (A = B)$ ， $Y_3 = (|A - B| < 2)$ ，

有.

| B  | a <sub>1</sub> | a <sub>0</sub> | Y <sub>1</sub> | Y <sub>2</sub> | Y <sub>3</sub> |
|----|----------------|----------------|----------------|----------------|----------------|
| 00 | 00             | 00             | 0              | 1              | 0              |
| 00 | 00             | 01             | 0              | 0              | 1              |
| 00 | 00             | 10             | 0              | 0              | 1              |
| 00 | 00             | 11             | 0              | 0              | 0              |
| 01 | 00             | 00             | 1              | 0              | 0              |
| 01 | 00             | 01             | 1              | 0              | 0              |
| 01 | 00             | 10             | 1              | 0              | 0              |
| 01 | 00             | 11             | 0              | 0              | 1              |
| 10 | 00             | 00             | 0              | 1              | 0              |
| 10 | 00             | 01             | 1              | 0              | 0              |
| 10 | 00             | 10             | 1              | 0              | 0              |
| 10 | 00             | 11             | 0              | 0              | 1              |
| 11 | 00             | 00             | 0              | 1              | 0              |
| 11 | 00             | 01             | 1              | 0              | 0              |
| 11 | 00             | 10             | 1              | 0              | 0              |
| 11 | 00             | 11             | 0              | 0              | 1              |

2) 输出函数

$Y_3$   $a_1 a_0$

| b <sub>1</sub> b <sub>0</sub> | 00 | 01 | 11 | 10 |
|-------------------------------|----|----|----|----|
| 00                            | 0  | 0  | 0  | 0  |
| 01                            | 1  | 1  | 0  | 0  |
| 11                            | 0  | 0  | 0  | 0  |
| 10                            | 0  | 1  | 1  | 1  |

$$Y_3 = \bar{b}_1 \bar{a}_1 + b_1 a_1 + b_0 a_0 \bar{a}_0 + b_1 b_0 a_0 (A - B) < 2$$

$Y_2$   $a_1 a_0$

| b <sub>1</sub> b <sub>0</sub> | 00 | 01 | 11 | 10 |
|-------------------------------|----|----|----|----|
| 00                            | 0  | 0  | 0  | 0  |
| 01                            | 0  | 0  | 0  | 0  |
| 11                            | 0  | 0  | 0  | 0  |
| 10                            | 0  | 0  | 0  | 0  |



$$Y_2 = b_1 \bar{a}_1 \bar{a}_0 + b_1 b_0 \bar{a}_1 + b_1 \bar{a}_1 \bar{a}_0 + b_1 \bar{a}_1 a_0 = \bar{b}_1 \bar{a}_1 + \bar{b}_1 b_0 a_1$$

$Y_1$   $a_1 a_0$

| b <sub>1</sub> b <sub>0</sub> | 00 | 01 | 11 | 10 |
|-------------------------------|----|----|----|----|
| 00                            | 0  | 0  | 0  | 0  |
| 01                            | 0  | 0  | 0  | 0  |
| 11                            | 0  | 0  | 0  | 0  |
| 10                            | 0  | 0  | 0  | 0  |

$$Y_1 = \bar{b}_1 a_1 a_0 + \bar{b}_1 b_0 a_1$$

故有  $Y_3 = \bar{Y}_1 + Y_2$




四. 时序逻辑电路 (16分) 李

试用题 4 图提供的逻辑器件 1 个 74LS161 和 1 或 2 个 4-1MUX, 设计一个具有控制端 M 的序列信号发生器, 当 M 分别为 0 和 1 时, 在时钟脉冲 CLK 的作用下, 电路的输出 Y 能分别周期性地输出 01111101 和 10010101 的脉冲序列(序列信号左边先行)。允许使用适当的门电路。1) 写出设计过程; 2) 画出电路图。 (4分)

(2分)


题 4 表 74LS161 功能表

| CLK | $R_0$ | $LD'$ | EP | ET | 工作状态      |
|-----|-------|-------|----|----|-----------|
| X   | 0     | X     | X  | X  | 置 0 (异步)  |
|     | 1     | 0     | X  | X  | 预置数 (同步)  |
| X   | 1     | 1     | 0  | 1  | 保持 (包括 C) |
| X   | 1     | 1     | X  | 0  | 保持 (C=0)  |
|     | 1     | 1     | 1  | 1  | 计数        |



解: 1) 题 4 图  
脉冲序列均是 8 个为周期, 所以 74LS161 取 3 位 = 进计数;  
2 个 4-1 MUX 组成 8-1 MUX, 由 8 个状态控制,  
MUX 的输入与 M 有关;

| 状态<br>$Q_2 Q_1 Q_0$ | 输出 Y<br>M=0 | M=1 | D |
|---------------------|-------------|-----|---|
| 0 0 0               | 0           | 1   | M |
| 0 0 1               | 1           | 0   | M |
| 0 1 0               | 1           | 0   | M |
| 0 1 1               | 1           | 1   | 1 |
| 1 0 0               | 1           | 0   | M |
| 1 0 1               | 1           | 1   | 1 |
| 1 1 0               | 0           | 0   | 0 |
| 1 1 1               | 1           | 1   | 1 |





## 五、控制器设计 (16分)

一个简单的 ADC 控制算法分为以下四步：(1) 启动 AD 设备；(2) 触发 AD 数据；(3) 获取 AD 的状态，若未结束则继续转换；(4) 停止 AD 设备。

请设计该控制器，要求采用微程序型。


1) 画出 ASM 流程图；(6分)

2) 请设计微指令格式，并加以说明；(4分)

3) 请写出对应这种微指令格式的控制器微程序代码。(6分)

解：假设启动 AD 设备的控制信号为  $A=1$  停止时  $A=0$ ；  
触发 AD 数据转换的控制信号为  $B$ ，  
获取 AD 状态的控制信号为  $C$ ，  
得到的状态信息为  $Q$ ， $\begin{cases} Q=0, \text{未结束} \\ Q=1, \text{结束} \end{cases}$

1) ASM 流程图



共4个状态，2位编码

2) 微指令格式

| A     | B | C | PCD | $\mu A_1$ | $\mu A_0$ |
|-------|---|---|-----|-----------|-----------|
| ←微命令→ |   |   | 判别  | ←下地址→     |           |

需要控制信号3个  
判别 1个  
地址 2个  
共 6bit.

3) 微程序代码

| 微地址 | 微指令 |   |   |     |                   |
|-----|-----|---|---|-----|-------------------|
|     | A   | B | C | PCD | $\mu A_1 \mu A_0$ |
| 00  | 1   | 0 | 0 | 0   | 0 1               |
| 01  | 1   | 1 | 0 | 0   | 1 0               |
| 10  | 1   | 0 | 1 | 1   | 1 0               |
| 11  | 0   | 0 | 0 | 0   | 1 1               |

$S_2$ 时，缺省下一地址  
 $\mu A_1, \mu A_0 = 10$ ，  
修改地址  
 $\mu A_0 = PCD \cdot Q \cdot T_2$   
微地址修改  
在指令周期的  $T_2$  时


六、测试 (10分) 刘

题6图 为全加器的示意图, 对于图中的五个可能出现固定型 sa0-sa1 故障的故障点 a-e, 需要找出测试向量对其进行测试。W1、W2、W3 为三输入测试向量。

- (1) 若电路中仅有 a 点存在 sa1 故障, 写出在该全测试集下的 d、e 点的测试输出。2分  
(2) 写出能够测试 e 点 sa0 故障的全部测试向量。(4分)

解: (1) 在 a 点存在 sa1 故障时

| 测试<br>W1 W2 W3 | 输入<br>A B C | 输出<br>C <sub>d</sub> d e 故障 |
|----------------|-------------|-----------------------------|
| 0 0 0          | 1 0 0       | 1 0 0 ✓                     |
| 0 0 1          | 1 0 1       | 0 0 1 ✓                     |
| 0 1 0          | 1 1 0       | 1 0 1 ✓                     |
| 0 1 1          | 1 1 1       | 0 1 0 ✓                     |
| 1 0 0          | 0 0 0       | 0 0 0 ✓                     |
| 1 0 1          | 0 0 1       | 0 0 1 ✓                     |
| 1 1 0          | 0 1 0       | 0 1 0 ✓                     |
| 1 1 1          | 0 1 1       | 0 1 1 ✓                     |



题6图 全加器示意图


能测试的测试集为 {000, 001, 010, 011} 输出 {10, 01, 01, 11}

(2) 测试 e 点 sa0 故障, 必须是正常输出 e=1 测试  
故有测试向量 {011, 101, 110, 111} 对 - 给 - 错 2 扣 -

七、Verilog HDL (12分) 刘

以下是 Verilog 描述的二个电路, 请使用反相器、2 输入与门、或门、异或门或 D 触发器分别画出它们对应的最简逻辑电路图。

(i) module F1(a, b, c, f);  
input a, b, c;  
output f;  
assign f = c ? (a & b) : (~a + ~b);  
endmodule;




(ii) module F2(input R1, R2, E, Do\_it, output reg Z1, Z2);  
always @(posedge Do\_it) begin  
if (E) Z1 <= R1; Z2 <= R2;  
end  
endmodule;

解:

| R1 | R2 | E | Z1* | Z2* |
|----|----|---|-----|-----|
| x  | x  | x | R2  | R2  |
| x  | x  | 0 | R1  | R1  |
| x  | x  | 1 | R1  | R1  |


注意:  $D_2 = R_2$   
 $D_1 = E \cdot R_1 + \bar{E} \cdot Q_1$




# 八、脉冲电路 (12分)

心脏病人的心跳频率容易出现波动。题8图(a)所示的是由555定时器构成的心率失常报警电路，经放大后的心电信号  $v_i$  如题8图(b)所示，其中  $v_i$  的峰值  $v_m = 4V$ ， $v_i$  最小值  $= 0V$ 。



- (1) 分别说出 555 定时器 I 和 555 定时器 II 所构成的单元电路的名称；
- (2) 对应于  $v_i$  分别画出 A, B, D 三点波形；
- (3) 说明心率失常报警原理。



(a)



题8图



NE555 内部电路框图

解: (1) I 为施密特触发器;  
II 为单稳态触发器。

$$(2) V_{th+} = \frac{2}{3} V_{cc} = \frac{2}{3} \times 5V = 3.33V$$

$$V_{th-} = \frac{1}{3} V_{cc} = \frac{1}{3} \times 5V = 1.67V$$

A 点为施密特反相输出;  
B 点被 I 的 ⑦ 脚 输出 放电 到 0.1V。

(3) 原理 { 当心率正常时, 心跳频率平稳, 心跳间隔小于 II 号 555 定时器 RC 充电到  $\frac{2}{3} V_{cc}$  时间。  
 $t_w = RC \ln 3 = 1.1 RC$ , 这时, 输出 D 一直是高电平。  
当心率失常时, 心跳波动, 出现时间间隔大于 RC 充电时间  $t_w = 1.1 RC$  时, 输出 D 出现低电平脉冲, 则表示检测到心率失常现象。





(2)

题9表 部分指令的控制信号 (不管顺序)

|       | Push | en | enA | enB | sel | we | src |
|-------|------|----|-----|-----|-----|----|-----|
| add   | 1    | 1  | 1   | 1   | 00  | 0  | 10  |
| store | 0    | 1  | X   | 1   | XX  | 1  | XX  |
| dup   | 1    | 1  | X   | X   | XX  | 0  | 01  |
| const | 1    | 1  | X   | X   | XX  | 0  | 00  |

解: (1) 指令周期: 完成一条指令所需的时间, 这里是多个时钟周期。  
机器周期: 完成一个基本操作所需的时间,  
这里等于时钟周期。

(2) 如表

(3)

|      | Push | en | enA  | enB  | sel | we | src | 顺序             |
|------|------|----|------|------|-----|----|-----|----------------|
| Swap | 0    | 1  | 1    | 0(x) | xx  | 0  | xx  | T <sub>1</sub> |
|      | 0    | 1  | 0    | 1    | xx  | 0  | xx  | T <sub>2</sub> |
|      | 1    | 1  | 0    | 0    | 10  | 0  | 10  | T <sub>3</sub> |
|      | 1    | 1  | 0(x) | 0    | 11  | 0  | 10  | T <sub>4</sub> |

# 浙江大学 2016 - 2017 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号: 111C0120 , 开课学院: 信息与工程学院

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ) , 允许带 计算器 入场

考试日期: 2017 年 7 月 1 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: 李芳 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | <u>一</u> | <u>二</u> | 三 | <u>四</u> | 五 | <u>六</u> | 七 | <u>八</u> | 总分 |
|-----|----------|----------|---|----------|---|----------|---|----------|----|
| 得分  |          |          |   |          |   |          |   |          |    |
| 评卷人 | <u>已</u> | <u>已</u> |   | <u>已</u> |   | <u>已</u> |   | <u>已</u> |    |

一、判断题 (共 15 分, 得分 \_\_\_\_\_) 在下方的表格中对应题号填入  $\checkmark$  (正确) 或  $\times$  (错误)


| 1        | 2        | 3        | 4        | 5        | 6        | 7        | 8            | 9        | 10       | 11       | 12       | 13       | 14           | 15       |
|----------|----------|----------|----------|----------|----------|----------|--------------|----------|----------|----------|----------|----------|--------------|----------|
| $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ |

- 两个补码进行相加运算, 如果最高位产生进位输出, 则肯定发生溢出。
- 卡诺图化简得到的最简化结果是唯一的。
- 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
- 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
- 石英晶体多谐振荡器的振荡频率与电路中的  $R$ 、 $C$  乘积成正比。
- 在数字电路中, 逻辑功能相同的 TTL 门和 CMOS 门芯片都可以互相替代使用。
- 所有的半导体存储器在运行时都具有读写功能, 所以使用时很灵活。
- 逻辑函数  $F_1 = \sum ABCD(2, 3, 5, 8, 11, 13)$  和  $F_2 = \prod ABCD(2, 4, 7, 10, 12, 13)$  之间满足对偶关系。
- 在测试电路中, 响应分析器动态压缩的输出也称为边界扫描输出。
- A 的原码为 011010, 则  $2A$  对应的 8 位原码形式为 00110100,  $-A$  的 8 位补码为 11001011。
- 流水线操作算法结构一定比并行算法结构所需要的运算时间少。
- TTL 电路的 JK 触发器, 时钟端接 5kHz 脉冲, J 与 K 悬空, 则输出 Q 的频率为 5kHz。
- 某电路有 A、B、C、D、E、F 六个状态, A 和 C、D 和 F、E 和 B、F 和 C 分别等价, 则该电路可化简为 3 个状态。
- 一个  $16K \times 32\text{bit}$  的 SRAM 芯片, 除了电源和接地端外, 其引出线至少应该有 48 条。
- 微码控制器, 微指令中的判别字段为 0 时, 下址字段信息就是下条微指令的地址; 微指令中的判别字段为 1 时, 下条微指令的地址则是下址字段修改后的新地址。




## 二、 组合逻辑(共 12 分, 得分\_\_\_\_\_)

某学生在《数字系统设计》课后, 自己动手实验用一个 TTL 74LS00 芯片(四 2-输入与非门)实现逻辑函数  $F=AB+CD$ , 下图(a)是该同学的连线图, 图(b)是 74LS00 的管脚输出图, 然而该电路并没有正常工作, 因为它三处错误。



(a) 实验连线图




(b) 74LS00 管脚图

(1) 指出图(a)中的三处错误, 并说明理由;

(2) 改正错误, 使得电路可以实现  $F=AB+CD$  逻辑功能。


解(1) 错误: 1. 第7脚接地, 供电不通;  
2. 5-8连线, 错为 5-10连线, 第10脚无信息是输入;  
3. D-8错误, 应为 D-10输入, 第8脚是输出;

(2)



## 三、 时序电路(共 24 分, 得分\_\_\_\_\_)

1. (14 分) 用一个下图所示的 74LS194 双向移位寄存器, 及其它必要的器件设计一个三位一组的分组码检测电路, 当检测到分组码为 001 或 110 时, 输出 Y 为 1, 否则为 0。74LS194 逻辑功能如表所示。(1) 要求画出状态转换图; (2) 写出详细设计过程; (3) 画出电路图。




74LS194 功能表

| CP | $\overline{CR}$ | $S_1$ | $S_0$ | 功能 | $Q_3Q_2Q_1Q_0$                                                         |
|----|-----------------|-------|-------|----|------------------------------------------------------------------------|
| ×  | 0               | ×     | ×     | 清除 | $\overline{CR}=0$ 时, $Q_3Q_2Q_1Q_0=0000$<br>正常工作时, $\overline{CR}$ 置 1 |
| ↑  | 1               | 1     | 1     | 送数 | $Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$<br>此时串行数据 ( $S_R, S_L$ ) 被禁止               |
| ↑  | 1               | 0     | 0     | 右移 | $Q_3Q_2Q_1Q_0=D_{SR}Q_3Q_2Q_1$                                         |
| ↑  | 1               | 1     | 0     | 左移 | $Q_3Q_2Q_1Q_0=Q_2Q_1Q_0D_{SL}$                                         |
| ↑  | 1               | 0     | 0     | 保持 | $Q_3Q_2Q_1Q_0=Q_3^*Q_2^*Q_1^*Q_0^*$                                    |
| ↓  | 1               | ×     | ×     | 保持 | $Q_3Q_2Q_1Q_0=Q_3^*Q_2^*Q_1^*Q_0^*$                                    |



$Q_3 Q_2 Q_1 Q_0$



当  $Q_3 Q_2 Q_1 Q_0 = 0010$  时置数 0.

(2). 移位后三位分组码检测

如图中  $\begin{cases} 001 \\ 110 \end{cases} = Q_3 Q_2 Q_1$  则有  $F = \bar{Q}_3 \bar{Q}_2 Q_1 + Q_3 Q_2 \bar{Q}_1$

但, 输出也要三个计数输出一次  
需要一位暂存, 用一个 D 触发器

3448 0000 时计 - 4 时 钟 CP2

2. (10分) 一位同学设计了一个 Moore 型 FSM, 采用 EPROM 阵列、D 触发器、三态门和数据选择器等来实现,  $Q_2Q_1Q_0$  表示状态, B 为输入, 该 FSM 的次态方程和输出方程如下所示:


$$Q'_2 = Q_2 \overline{Q_1} \overline{Q_0} + Q_2 \overline{Q_1} B + Q_1 Q_0 \overline{B}$$

$$Q'_1 = Q_1 \overline{Q_0} + \overline{Q_1} Q_0 B$$

$$Q'_0 = Q_1 \overline{Q_0} \overline{B} + \overline{Q_1} \overline{Q_0} B + Q_1 Q_0 B$$

$$Y = Q_2 Q_1 Q_0$$

该 FSM 电路设计初稿如下图所示。





姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

- (1) 假设分配 I/O pin0 给 B, 而 I/O pin1 给 Y, 请确定三态使能信号 E1 和 E0 以及数据选择器的选择信号 S 的值, 并给出理由。

| signal | 0 or 1? | reason                    |
|--------|---------|---------------------------|
| E1     | 1       | EPROM 阵列输出到 I/O pin 1 - Y |
| E0     | 0       | B 输出与阵列输出不相通              |
| S      | 0       | B 必须处于三态逻辑不输入信号           |


- (2) 为了能使该 FSM 正确地实现状态转移和输出逻辑, 请你帮助在上图的 EPROM 阵列上画出正确的阵列节点连接图(即在阵列的交叉点上画上一个圆点, 有点表示存储值为 1, 无点表示为 0), 标出各信号线的名称, 并说明填写 EPROM 的理由。

阵列之和  
 再填入相应交叉点

$$\begin{aligned}
 Q_2^* &= \sum (100, 1001, 1011, 0110, 1110) \\
 Q_1^* &= \sum (0100, 0101, 1100, 1101, 0011, 1011) \\
 Q_0^* &= \sum (0100, 1100, 0001, 1001, 0111, 1111) \\
 Y &= \sum (1000, 1101)
 \end{aligned}$$

#### 四、 测试与验证 (共 10 分, 得分 \_\_\_\_\_)

假设下列电路出现了某种类型的故障, 根据要求写出能检测出故障的测试向量。



- (1) 写出能检测 x3 节点处的 SA0 故障的所有测试向量;  
 (2) 写出能检测 x2 节点处的 SA1 故障的所有测试向量。

解:  $z(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 x_3 x_4$

(1)  $x_3$  SA0 故障时有  $z = 0$ ,

要使  $z = 1$ , 即  $\bar{x}_1 \bar{x}_2 x_3 x_4 = 1$  得  $(x_1, x_2, x_3, x_4) = 0011$ , 5'

(2)  $x_2$  SA1 故障时有  $z = 0$ ,

要使  $z = 1$  才能测试, 即  $\bar{x}_1 \bar{x}_2 x_3 x_4 = 1$  得  $(x_1, x_2, x_3, x_4) = 0011$ , 5'




### 五、 控制器设计 (共 16 分, 得分 \_\_\_\_\_)

某控制器的状态表如下所示, 其中 X,Y 为输入变量。


| 现时状态 | 次 态   |    |    |    | 输出 F  |    |    |    |
|------|-------|----|----|----|-------|----|----|----|
|      | XY=00 | 01 | 10 | 11 | XY=00 | 01 | 10 | 11 |
| A    | A     | B  | C  | D  | 1     | 0  | 0  | 0  |
| B    | A     | A  | C  | D  | 0     | 1  | 0  | 0  |
| C    | A     | B  | B  | D  | 0     | 0  | 1  | 0  |
| D    | A     | B  | C  | D  | 1     | 1  | 1  | 1  |

(1) 画出该控制器的 ASM 流程图, 并设计一个 MUX 型控制器;

(2) 如果采用微程序控制器, 请设计微指令格式, 并对每部分名称和含义加以说明。




(1)



$$\begin{cases} \text{MUXA}(0) = X \\ \text{MUXA}(1) = X \\ \text{MUXA}(2) = XY \\ \text{MUXA}(3) = X \end{cases} \quad \begin{cases} \text{MUXB}(0) = Y \\ \text{MUXB}(1) = XY \\ \text{MUXB}(2) = X + Y \\ \text{MUXB}(3) = Y \end{cases}$$

$$F = \bar{A}\bar{B}\bar{X}\bar{Y} + \bar{A}\bar{B}\bar{X}Y + \bar{A}\bar{B}X\bar{Y} + \bar{A}\bar{B}XY$$

(2)





六、 Verilog HDL (10分, 得分 \_\_\_\_\_)

考虑下列有限状态机的 Verilog 代码:

(1) 请写出该状态机的状态转换表(表中的状态用状态编码表示, 不要用字母 A, B 等);

(2) 指出该 FSM 的功能, 用尽量简单的文字描述。

```
module whatsthis (Clock, Resetn, In3, Out);
input Clock, Resetn, In3;
output [1:3] Out;
reg [1:3] y, Y;
parameter [1:3] A = 3'b000, B = 3'b001, C = 3'b010,
D = 3'b011, E = 3'b100, F = 3'b101, G = 3'b110, H = 3'b111;
```

```
// Define the next state combinational circuit
always @(In3 or y)
case (y)
```

```

A:   if (In3) Y = B;
      else   Y = A;
B:   if (In3) Y = D;
      else   Y = C;
C:   if (In3) Y = F;
      else   Y = E;
D:   if (In3) Y = H;
      else   Y = G;
E:   if (In3) Y = B;
      else   Y = A;
F:   if (In3) Y = D;
      else   Y = C;
G:   if (In3) Y = F;
      else   Y = E;
H:   if (In3) Y = H;
      else   Y = G;
```

endcase

```
// Define the sequential block
always @(negedge Resetn or posedge Clock)
if (Resetn == 0) y <= A;
else y <= Y;
// Define output
assign Out = y;
```

endmodule


解 (1)

| PS | y   | NS                      |                         |     |
|----|-----|-------------------------|-------------------------|-----|
|    |     | Y <sup>*</sup><br>In3=0 | Y <sup>*</sup><br>In3=1 | Out |
| A  | 000 | 000                     | 001                     | 000 |
| B  | 001 | 010                     | 011                     | 001 |
| C  | 010 | 100                     | 101                     | 010 |
| D  | 011 | 110                     | 111                     | 011 |
| E  | 100 | 000                     | 001                     | 100 |
| F  | 101 | 010                     | 011                     | 101 |
| G  | 110 | 100                     | 101                     | 110 |
| H  | 111 | 110                     | 111                     | 111 |

(2) 这是串行输入 In3 并行输出 Out 的移位寄存器。

按编码顺序 y<sub>1</sub> y<sub>2</sub> y<sub>3</sub>


这是一个右往左移二位寄存器。






# 七、 脉冲电路 (共 13 分, 得分 \_\_\_\_\_)

下图是一个自动注射泵的控制电路, 每次按一下按钮的时候该注射泵就会注射一定量的液体。注射泵的电动机通过  $V_{out}$  对注射泵进行控制, 注射泵匀速传送每秒 1ml 液体, 同时有一个安全开关  $V_{safety}$ 。



控制电路图







NE555 内部框图

- (1) 如果  $C$  取  $10\mu F$ , 则  $R$  取何值, 每按一次按钮该注射泵每秒钟可以抽送 2ml 液体 (并请写出延时表达式);
- (2) 下图给定了  $V_{out}$  和  $V_{safety}$  的波形, 请画出  $V_{555}$  和  $V_{out}$  的波形, 标明电压值和波形周期。

解: (1)  $T = \ln 3 \cdot RC \approx 1.1 RC$   
 $T = 2 \text{ Sec} = \frac{2 \text{ ml}}{1 \text{ ml/sec}}$

$R = \frac{2 \text{ Sec}}{1.1 \cdot C} = 181.82 \text{ K}\Omega$

(2) 如图。





姓名: \_\_\_\_\_ 学号: \_\_\_\_\_


八、 附加题 \_\_\_\_\_ (10分) (注: 计入试卷总分, 但总分最多不超过 100 分)

假设有一个简单 CPU 的指令集如下表:

| Opcode | Mnemonic        | Function Performed                                  |
|--------|-----------------|-----------------------------------------------------|
| 0 0 0  | ADD <i>addr</i> | Add contents of <i>addr</i> to contents of A        |
| 0 0 1  | SUB <i>addr</i> | Subtract contents of <i>addr</i> from contents of A |
| 0 1 0  | LDA <i>addr</i> | Load A with contents of location <i>addr</i>        |
| 0 1 1  | XOR <i>addr</i> | XOR contents of <i>addr</i> with contents of A      |
| 1 0 0  | STA <i>addr</i> | Store contents of A at location <i>addr</i>         |
| 1 0 1  | HLT             | Halt - Stop, discontinue execution                  |

在下图的 CPU 框图中, 存储器 Memory 存储着实现某一功能的程序。(ALU 标志位: 进位/借位标志 CF, 符号标志 NF, 溢出标志 VF, 零标志 ZF)

请写出当程序执行到 HLT 指令 (包括 HLT) 时的所有最终结果 (写在框图中相应的空白方框内)。



Handwritten calculations and notes:

$$\begin{array}{r} 0000\ 0111 \\ + 0011\ 1100 \\ \hline 0100\ 0011 \\ \text{ALU} \oplus 0000\ 1111 \rightarrow 0101 \\ 0100\ 1100 \rightarrow 0101 \\ \text{ALU} - 1100\ 1100 \rightarrow 1000\ 0000 \end{array}$$

借位 ALU 负数 溢出



# 浙江大学 2017 - 2018 学年 春夏 学期

## 《数字系统设计》课程期末考试试卷

课程号: 671C0050, 开课学院: 信息与工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打  $\checkmark$ )

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ), 允许带 计算器 入场

考试日期: 2018 年 7 月 7 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: 侯晓芳 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总分 |
|-----|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |    |

一、判断题 (共 12 分, 得分 \_\_\_\_\_) 在下方的表格中对应题号填入  $\checkmark$  (正确) 或  $\times$  (错误)

| 1        | 2        | 3        | 4            | 5        | 6        | 7        | 8            | 9        | 10       | 11       | 12       |
|----------|----------|----------|--------------|----------|----------|----------|--------------|----------|----------|----------|----------|
| $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\times$ |

- 十进制数  $(65)_{10}$  的余 3 码编码是 0111 0100。
- 实现两个一位二进制数相加的电路叫全加器。
- 一个标准 TTL 反向器的输入通过  $5k\Omega$  电阻接到地, 则其输出为高电平。
- 当时序逻辑电路存在无效循环时, 该电路不能自启动。
- 如果要把一宽脉冲信号变换为窄脉冲, 应采用施密特触发器。
- 莫尔 (Moore) 状态机的输出与电路的当前状态和输入均相关。
- 6 个触发器组成的计数器, 最多可以组成 128 进制的计数器。
- 微程序控制器中, 若微指令长度为  $2^n$  位, 则微地址寄存器的长度为  $n$  位。
- 存储容量为  $256K \times 4$  位的 RAM 存储器, 其地址线为 8 条、数据线为 4 条。
- 对于  $m$  个待处理数据的数据流, 每个数据运算有  $L$  段, 每段用时  $t$  的流水线操作结构, 理想情况下共需运算时间  $T = m \cdot t + (L-1) \cdot t$ 。
- 在一个时序逻辑电路中, 消除了其中的组合逻辑电路因竞争冒险而产生的尖峰脉冲, 就不会产生竞争冒险现象。
- 在测试电路中, 边界扫描电路用于测试电路板的好坏, 而内建自测试电路用于测试芯片内部的好坏。

二、组合逻辑 (15 分, 得分 \_\_\_\_\_)

设计一多数表决电路, 要求 A、B、C、D 四人中只要多数同意, 则决议就通过; 如果是二人同意二人反对时, 则 A 有决定权。假设同意用 “1” 表示, 不同意用 “0”



- 表示；通过用“1”表示，不通过用“0”表示，输出结果用变量F表示。试求：
- (1) 列出真值表，并写出输出的“最小项和”的标准逻辑函数表达式；
  - (2) 化简输出逻辑函数，用与非门实现设计，并画出电路图；
  - (3) 以B、C、D为地址，用一个8选1数据选择器实现此电路，并画出电路图。

解：(1)

| A | B | C | D | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |


$$F = \bar{A}BCD + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + A\bar{B}CD + A\bar{B}\bar{C}\bar{D} + ABC\bar{D} + ABCD + ABCD$$

$$= \sum m_i(7, 9, 10, 11, 12, 13, 14, 15)$$



(3)  $F = BCD + A(B + C + D)$

$$= BCD + A(\bar{B}\bar{C}\bar{D} + \bar{B}\bar{C}D + \bar{B}C\bar{D} + \bar{B}CD + B\bar{C}\bar{D} + B\bar{C}D + BC\bar{D} + BCD)$$



### 三、时序及控制器电路 (15分, 得分)

下图为某一控制器的算法流程图，请设计一个多路选择器 (MUX) 型控制器，其中，X、Y 为输入信号，P 为输出控制信号。


- (1) 请写出状态转移表；
- (2) 写出各 MUX 端的输入端表达式，以及输出表达式；
- (3) 画出该控制器的电路图。

解：(1)


| PS   | NS   | 状态 | 条件 |
|------|------|----|----|
| 00 a | 00 a | a  | X  |
| 01 b | 01 b | b  | X  |
| 10 c | 10 c | c  | Y  |
| 11 d | 11 d | d  | Y  |

(2) 采用 D 触发器

$$MUX A = \begin{cases} X \\ Y \\ 0 \\ 1 \end{cases} \quad MUX B = \begin{cases} 0 \\ 1 \\ 0 \\ 0 \end{cases} \quad P = Y \cdot \bar{B} \cdot A$$



(3)



四、 Verilog HDL (共 15 分, 得分 \_\_\_\_\_)

(1) 仔细阅读下列 Verilog 代码描述的模块, 指出这段代码存在的错误, 并进行改正。

(注: 假设所描述的行为是正确的。)(5 分)

```

1: module divide2 (clk, clk_o, reset)
2:   input  clk, reset;
3:   output clk_o;
4:   wire  in;
5:   wire  out;
6:   always (posedge clk or posedge reset)
7:     if (reset)
8:       out <= 0;
9:     else
10:      out <= in;
11:   assign in <= ~out;
12:   assign clk_o = out;

```

- ① 第 1 行末尾加 ";"
- ② 第 5 行 "wire" 改为 "reg"
- ③ 第 6 行 always 后加 "@"
- ④ 第 11 行 "<=" 改为 "="
- ⑤ 第 12 行后  
在第 13 行加 "endmodule"

(2) 以下是 Verilog 描述的一个电路, 请使用适当的门电路和 D 触发器, 画出对应的逻辑电路图, 要求电路最简化。并画出该电路的状态转换图。(10 分)

```



module nonblocking(in, c, out);
  input  in, c;
  output out;
  reg  q1, q2, out;
  always @ (posedge c)
  begin
    q1 <= in;
    q2 <= q1;
    out <= q2;
  end
endmodule

```

真值表:

| in | q <sub>2</sub> | q <sub>1</sub> | q <sub>2</sub> * | q <sub>1</sub> * | out* |
|----|----------------|----------------|------------------|------------------|------|
| 0  | 0              | 0              | 0                | 0                | 0    |
| 0  | 0              | 1              | 1                | 0                | 0    |
| 0  | 1              | 0              | 0                | 0                | 1    |
| 0  | 1              | 1              | 1                | 0                | 1    |
| 1  | 0              | 0              | 0                | 1                | 1    |
| 1  | 0              | 1              | 1                | 1                | 1    |
| 1  | 1              | 0              | 0                | 1                | 1    |
| 1  | 1              | 1              | 1                | 1                | 1    |

$$\begin{cases}
 q_1^* = in \\
 q_2^* = q_1 \\
 out^* = q_2
 \end{cases}$$



out q<sub>2</sub> q<sub>1</sub>  
in/out



## 五、测试与验证(10分, 得分\_\_\_\_\_)


针对图所示的电路, 采用 SA0 和 SA1 的故障模型, 根据要求写出寻找图中故障点的测试向量。输入测试信号为 W1, W2, W3, 试求:

- (1) 写出能检测 E 节点处的 SA0 故障的所有测试向量, 并简要说明理由;
- (2) 写出能检测 B 节点处的 SA1 故障的所有测试向量, 并简要说明理由。

解: (1) E 节点 SA0 故障, 则测试值应  
该正常时  $E=1$ , 有:  $A=0$  或  $B \neq C$ .

$$E = A \cdot B \oplus C = \bar{A} + B \oplus C$$

测试向量有:  $W_1 W_2 W_3 = \begin{Bmatrix} 000 \\ 001 \\ 010 \\ 011 \\ 100 \end{Bmatrix}$



而  $D = BC + \bar{B}\bar{C}$   
若  $W_3=0$ , 则  $D=\bar{B}$   
若  $W_3=1$ , 则  $D=B$

(2) B 节点 SA1 故障, 故测试  $W_2=0$ , 要使得  $W_2$  传递到输出 E.  
有  $W_1=1$ , 所以测试向量有  $W_1 W_2 W_3 = \begin{Bmatrix} 100 \\ 101 \end{Bmatrix}$


## 六、脉冲电路(15分, 得分\_\_\_\_\_)

已知 555 定时器可作为波形发生器, 现希望得到一个周期群脉冲发生器, 具体波形如下图所示: 其群周期为 20ms, 脉冲周期为 1ms (脉冲占空比没有严格要求), 群内脉冲数  $N=13$ 。(利用 NE555 定时器以及必要的电阻、电容设计)

(1) 首先, 请设计产生脉冲周期为 1ms 的振荡器电路, 并给出主要参数的设计步骤;

(2) 其次, 请设计周期为 20ms, 占空比为 0.65 的矩形波产生电路, 分析并给出主要参数的设计步骤;

(3) 最后, 在不增加任何电路器件的情况下, 利用上述设计的单元电路, 画出该周期群脉冲发生器的电路图。



(1) 多谐振荡器 ①


NE555 定时器电路参数:

$$T = (R_1 + 2R_2) C_1 \ln 2 = 0.69 (R_1 + 2R_2) C_1 = 1\text{ms}$$

取  $C_1 = 10\text{nF}$ , 则  $R_1 + 2R_2 = \frac{1\text{ms}}{0.69 \times 10\text{nF}} = 145\text{K}\Omega$

取  $C_1 = 100\text{nF}$ , 则  $R_1 + 2R_2 = \frac{1\text{ms}}{0.69 \times 0.1\mu\text{F}} = 14.5\text{K}\Omega$

可取  $R_1 = 5\text{K}\Omega$ ,  $R_2 = 4.7\text{K}\Omega$



NE555 内部电路框图

(2) 多谐振荡器 ②


NE555 定时器电路参数:

$$T = 0.69 (R_3 + 2R_4) C_2 = 20\text{ms}$$

取  $C_2 = 10\mu\text{F}$ , 则  $R_3 + 2R_4 = \frac{20\text{ms}}{0.69 \times 10\mu\text{F}} = 2.9\text{K}\Omega$

或  $C_2 = 1\mu\text{F}$ ,  $R_3 + 2R_4 = \frac{20\text{ms}}{0.69 \times 1\mu\text{F}} = 29\text{K}\Omega$

取  $R_3 = 2.9\text{K}\Omega$ ,  $R_4 = 7\text{K}\Omega$



占空比  $\beta = \frac{T_1}{T_2 + T_1} = \frac{13\text{ms}}{20\text{ms}} = \frac{R_3 + R_4}{R_3 + 2R_4}$

取  $R_3 = 2.9\text{K}\Omega$ ,  $R_4 = 7\text{K}\Omega$

由 ② 的输出直接控制 ① 的  $\bar{R}_D$

当  $\bar{R}_D = 1$  时, 多谐振荡器 ① 的输出为 1ms 脉冲, 否则为 0.

姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

七、微码控制器和微处理器 (18 分, 得分 )


有一个采用 74HCT181 为 ALU 的简单 4 位微码处理器描述如下:

可用寄存器: R0(寄存器 0, 4 比特), R1(寄存器 1, 4 比特), PC(程序计数器, 4 比特), IN(输入寄存器, 4 比特), OUT(输出寄存器, 4 比特), IR(指令寄存器, 8 比特);

程序存储器：可存储 16 个 8 位指令；

指令集：共支持 8 种指令，具体见下面表格描述。

指令格式有二类，寄存器指令和立即数指令。(X 表示任意值)



DR=0, 则 R0 为目的寄存器;      DR=1, 则 R1 为目的寄存器。

SR=0, 则 R0 为源寄存器; SR=1, 则 R1 为源寄存器。

| OPCODE (IR[7..5]) | Instruction     | Operation                                                                                             |
|-------------------|-----------------|-------------------------------------------------------------------------------------------------------|
| 000               | MOV DR, SR      | $DR \leftarrow SR$                                                                                    |
| 001               | LOADI DR, DATA  | $DR \leftarrow DATA, DATA = IR[3..0]$                                                                 |
| 010               | ADD DR, SR      | $DR \leftarrow DR + SR$                                                                               |
| 011               | ADDI DR, DATA   | $DR \leftarrow DR + DATA, DATA = IR[3..0]$                                                            |
| 100               | SRO DR, SR      | $DR \leftarrow 0 \& SR[3..1]$                                                                         |
| 101               | IN DR           | $DR \leftarrow IN$                                                                                    |
| 110               | OUT DR          | $OUT \leftarrow DR$                                                                                   |
| 111               | JNZ DR, ADDRESS | $PC \leftarrow PC + 1$ if $DR=0$<br>$PC \leftarrow IR[3..0]$ if $DR \neq 0$<br>$* ADDRESS = IR[3..0]$ |


- (1) 画出该微码型处理器的结构框图, 并对每个模块和总线功能加以具体说明; (注: 没有专门的数据存储器单元)。

- (2) 说明微码控制器需要的存储器容量及理由, 并对各控制信号的作用作简要说明;

- (3) 写一个计数器的汇编程序, 计数从 2 到 13 循环: 2, 3..., 13, 2, 3... 这个数必须在输出寄存器上(OUT)显示。使用标签来指定程序跳转的任何地址。(注: 最多只能写 16 条指令。)

- (4) 在程序存储器中写入该汇编程序的二进制代码。

该微处理器采用2相工作模式:



- ① 程序存储器存放程序指令的=二进制代码。
- ② 它的地址输入是寄存器PC，运行跳转指令时，通过load PC加载立即数地址；
- ③ IR指令寄存器存放取出的当前运行指令，  
选择PC ~~在 phase = 0 时~~，IR在 phase = 1 时刷新  
更新变化后的IR。
- ④ ALU为74WCT 181，输入数据A、B两个通过  
一路为源数据 SR =  $R_0, R_1, DATA$  和 IN；  
另一路为第二源数据 DR =  $R_0, R_1$ ，  
都通过数据选择器MUX来选择。
- ⑤ 它的输出信息没有 DR = 0 通过4路输入或为乘积。  
ALU的功能选择端  $S_4, S_3, S_2, S_1, S_0$ 。  
辅助信息  $C, IN$ 。
- ⑥ 三个寄存器  $R_0, R_1, OUT$  的输入通过数据总线与  
ALU输出相连，写入控制通过控制信号/load
- ⑦ 微码存储器实现控制逻辑，输入为地址选择端 phase,  $\bar{A}$ , opcode, DR, SR 输出为数据

(2) 微码寄存器的输入信号:  
 phase 相位控制 16bit,  
 /Z, DR=0 判断输入, 16bit,  
 opcode, 判断不同的指令, 3bit,  
 DR, 目的寄存器, 16bit  
 SR, 源寄存器, 16bit  
 共需 7 bit 作为地址线,  
 所以微码存储容量为  $2^7 = 128$  (条)。

控制信号:

ALU 的模式控制  $M S_3 S_2 S_1 S_0$ ,  $/C_n N \Rightarrow 6$  bit.  
 MUXA 控制 SDR 1bit  
 MUXB 选择 SSR(1,0)  $\Rightarrow 2$  bit.  
 R0, R1 OUT 寄存器置数控制端  $/Load R_0, /Load R_1$   
 和  $/Load OUT$ ,  
 $\Rightarrow 3$  bit.  
 PC 置数,  $/Load PC \Rightarrow 1$  bit.

(注: PC+1 和 IR 取值的控制可由 phase 信号直接控制, 可不用微码输出).  
 共需 13 bit. 所以微码存储容量至少为 13 bit.  
 共需  $128 \times 13$  bit.

address INSTRUCTION MEMORY

|      |           |
|------|-----------|
| 0000 | 0010 0000 |
| 0001 | 0010 0010 |
| 0010 | 1100 0000 |
| 0011 | 0010 0001 |
| 0100 | 0010 0001 |
| 0101 | 1111 0010 |
| 0110 | 0011 0000 |
| 0111 | 1111 0001 |
| 1000 |           |
| 1001 |           |
| 1010 |           |
| 1011 |           |
| 1100 |           |
| 1101 |           |
| 1110 |           |
| 1111 |           |

(3) #define D0 2  
 #define D1 ~~4~~  $(2+16-13)$ ;  $(2+16-13-1)=4$

init:

LOADI 1, D0  
 init: LOADI 0, D0

loop:

OUT 0  
 ADDI 0, 1  
 ADDI 1, 1

JNZ 1, loop  
 LOADI 1, D1  
 JNZ 1, init

; 注册出 R0 的值  
 ; R0=R0+1

; 注册 R1 的值判断

(4) 0000: LOADI 0, D0  $\Rightarrow$  LOADI 0, 2  $\Rightarrow$  001 0 0010; init=0000  
 0001: LOADI 1, D1  $\Rightarrow$  LOADI 1, 4  $\Rightarrow$  001 1 0100; init1=0001  
 0010: OUT 0  $\Rightarrow$  110 0 xxxx; loop=0010  
 0011: ADDI 0, 1  $\Rightarrow$  001 0 0001  
 0100: ADDI 1, 1  $\Rightarrow$  001 1 0001  
 0101: JNZ 1, loop  $\Rightarrow$  111 1 0010  
 0110: LOADI 1, D1  $\Rightarrow$  001 1 0001  
 0111: JNZ 1, init  $\Rightarrow$  111 1 0001



# 浙江大学 2018 - 2019 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号: 671C0050 , 开课学院: 信息与工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打  $\checkmark$ )

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ), 允许带 计算器 入场

考试日期: 2019 年 7 月 1 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总分 |
|-----|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |    |

一、判断题 (共 15 分, 得分 \_\_\_\_\_) 在下方的表格中对应题号填入  $\checkmark$  (正确) 或  $\times$  (错误)

| 1            | 2        | 3        | 4        | 5            | 6        | 7        | 8        | 9        | 10       | 11       | 12           | 13       | 14       | 15       |
|--------------|----------|----------|----------|--------------|----------|----------|----------|----------|----------|----------|--------------|----------|----------|----------|
| $\checkmark$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\checkmark$ | $\times$ | $\times$ | $\times$ |

- 2019 个 1 异或的结果再和 42 个 0 同或, 得到的结果是 1。
- 摩尔 (Moore) 型时序电路可以转化为米利 (Mealy) 型时序电路, 反之则不行。
- 产生尖峰脉冲是因为存在竞争现象, 有竞争就一定会引起尖峰脉冲。
- 最小项  $m_3 (A'BC)$  和  $m_4 (AB'C')$  具有相邻性。
- 能够实现任何逻辑函数的逻辑门类型的集合, 被称为逻辑门的完全集, 与非门构成了完全集。
- 一个存储容量为  $32 \times 4$  位的存储器, 可以实现四输入、五输出的逻辑函数。
- 冯诺依曼结构使用共用的地址和数据总线, 而哈佛结构使用分离的地址总线 and 数据总线。
- 在不附加其他电路的情况下, JK 触发器和 T 触发器可以相互转换。
- 数字系统中, 并行算法结构一定比流水线操作算法结构所需要的运算时间少。
- 可以用单稳态电路将不规则的矩形波变换为幅度与宽度都相同的矩形波。
- CPU 的 ALU 需要时钟信号协助完成运算。
- 时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能, 它们之间可以相互转换。
- 一种处理器指令架构只有一种硬件实现方式。
- 在测试电路中, 边界扫描电路用于测试电路板的好坏, 而内建自测试电路用于测试芯片内部的好坏。
- 多个三态门电路的输出可以直接并接, 实现逻辑与。



## 二、 逻辑计算 (8 分, 得分 \_\_\_\_\_)

计算图中外接电阻  $R_L$  取值的允许范围。已知  $G_1$ 、 $G_2$ 、 $G_3$  为 OC 结构的 TTL 或非门, 输出管截止时的漏电流为  $I_{OH}=250\mu A$ , 输出管导通时允许的最大负载电流为  $I_{OLmax}=18mA$ 。 $G_4$ 、 $G_5$ 、 $G_6$  分别为 TTL 或非门、与非门、非门, 它们的低电平输入电流为  $I_{IL}=-1.5mA$ , 高电平输入电流为  $I_{IH}=50\mu A$ 。给定  $V_{CC}=5V$ , 要求 OC 门输出的高电平  $V_{OH}\geq 3.4V$ , 低电平  $V_{OL}\leq 0.2V$ 。(注: TTL 与非门输入端是多射极管, 多个输入端共用一个基极; TTL 或非门每个输入端各自有独立的三极管; TTL 门电路内部基极上拉电阻  $4k\Omega$ )

解: 1)  $Y = V_{OH}$  时,

$$I_H = I_{OH} \times 3 + I_{IH} \times 5$$

$$= 250\mu A \times 3 + 50\mu A \times 5$$

$$= 1mA$$


$$R_L \leq \frac{V_{CC} - V_{OH}}{I_H} = \frac{5V - 3.4V}{1mA} = 1.6k\Omega$$

2)  $Y = V_{OL}$  时,

$$I_L = -I_{IL} \times 4 = 1.5mA \times 4 = 6mA$$

$$R_L \geq \frac{V_{CC} - V_{OL}}{I_{OLmax} - I_L} = \frac{4.8V}{12mA} = 400\Omega$$

3) 所以  $R_L$  的允许范围是  $400\Omega \sim 1.6k\Omega$ 。



## 三、 组合电路设计 (14 分, 得分 \_\_\_\_\_)

试设计一个水位报警电路。输入为水位高度, 用四位自然二进制数  $A_3A_2A_1A_0$  表示, 二进制数的值即为水位高度, 单位为米。当水位高于或等于 7 米时, 白指示灯 W 点亮, 否则, 白指示灯熄灭; 当水位高于或等于 9 米时, 黄指示灯 Y 开始亮, 否则, 黄指示灯熄灭; 当水位高于或等于 11 米时, 红指示灯 R 开始亮, 否则, 红指示灯熄灭。另外, 水位不可能上升至 14 米。灯亮用 1 表示, 灯灭用 0 表示。要求:

- (1) 列出报警指示灯的真值表, 写出 3 个指示灯的最简逻辑表达式;
- (2) 用与非门实现设计并画出电路图;
- (3) 用 4 线/16 线译码器及门电路实现该电路。

解: (1)

| $A_3$ | $A_2$ | $A_1$ | $A_0$ | R | Y | W |
|-------|-------|-------|-------|---|---|---|
| 0     | 0     | 0     | 0     | 0 | 0 | 0 |
| 0     | 0     | 0     | 1     | 0 | 0 | 0 |
| 0     | 0     | 1     | 0     | 0 | 0 | 0 |
| 0     | 0     | 1     | 1     | 0 | 0 | 0 |
| 0     | 1     | 0     | 0     | 0 | 0 | 0 |
| 0     | 1     | 0     | 1     | 0 | 0 | 0 |
| 0     | 1     | 1     | 0     | 0 | 0 | 0 |
| 0     | 1     | 1     | 1     | 0 | 0 | 1 |
| 1     | 0     | 0     | 0     | 0 | 0 | 1 |
| 1     | 0     | 0     | 1     | 0 | 1 | 1 |
| 1     | 0     | 1     | 0     | 0 | 1 | 1 |
| 1     | 0     | 1     | 1     | 1 | 1 | 1 |
| 1     | 1     | 0     | 0     | 1 | 1 | 1 |
| 1     | 1     | 0     | 1     | 1 | 1 | 1 |
| 1     | 1     | 1     | 0     | x | x | x |
| 1     | 1     | 1     | 1     | x | x | x |

| $A_3$ | $A_2$ | $A_1$ | $A_0$ | R |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 0 |
| 0     | 0     | 1     | 0     | 0 |
| 0     | 0     | 1     | 1     | 0 |
| 0     | 1     | 0     | 0     | 0 |
| 0     | 1     | 0     | 1     | 0 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 0 |
| 1     | 0     | 0     | 0     | 0 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 0 |
| 1     | 1     | 0     | 0     | 0 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 1 |
| 1     | 1     | 1     | 1     | 1 |

$$R = A_3A_2 + A_3A_1A_0$$


| $A_3$ | $A_2$ | $A_1$ | $A_0$ | Y |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 0 |
| 0     | 0     | 1     | 0     | 0 |
| 0     | 0     | 1     | 1     | 0 |
| 0     | 1     | 0     | 0     | 0 |
| 0     | 1     | 0     | 1     | 0 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 0 |
| 1     | 0     | 0     | 0     | 0 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 0 |
| 1     | 1     | 0     | 0     | 0 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 1 |
| 1     | 1     | 1     | 1     | 1 |

$$Y = A_3A_2 + A_3A_0 + A_3A_1$$


| $A_3$ | $A_2$ | $A_1$ | $A_0$ | W |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 0 |
| 0     | 0     | 1     | 0     | 0 |
| 0     | 0     | 1     | 1     | 0 |
| 0     | 1     | 0     | 0     | 0 |
| 0     | 1     | 0     | 1     | 0 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 0 |
| 1     | 0     | 0     | 0     | 0 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 0 |
| 1     | 1     | 0     | 0     | 0 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 1 |
| 1     | 1     | 1     | 1     | 1 |

$$W = A_3 + A_2A_1A_0$$

(2)




(3)





四、 时序逻辑电路 (共 22 分, 得分 \_\_\_\_\_)

(1) 有  $4 \times 4$  ROM 和计数器构成的逻辑电路图如下图, 其功能为序列发生器, 请写出其  $Q[3:0]$  端循环序列。图中数据 DATA 为 2 进制数, 假定初始状态为  $X0 = 0000$ 。



请将答案填入框内:

0000  $\rightarrow$  0001  $\rightarrow$  0010  $\rightarrow$  0011  $\rightarrow$  0100  $\rightarrow$  1001  $\rightarrow$  1010  $\rightarrow$  1011  $\rightarrow$  1100

| $Q_3 Q_2 Q_1 Q_0$ | $A_1 A_0$ | DATA | $D_3 D_2 D_1 D_0$ | 功能      |
|-------------------|-----------|------|-------------------|---------|
| 0000              | 00        | 1100 | 0001              | 计数      |
| 0001              | 00        | 1110 | 0111              | "       |
| 0010              | 00        | 1100 | 0001              | "       |
| 0011              | 00        | 1110 | 0111              | "       |
| 0100              | 01        | 1001 | 1001              | Load 置数 |
| 1001              | 10        | 1110 | 0111              | 计数      |
| 1010              | 10        | 1100 | 0001              | "       |
| 1011              | 10        | 1110 | 0111              | "       |
| 1100              | 11        | 1001 | 1001              | Load 置数 |
| 1101              | 11        | 1010 | 1010              | 计数      |


(2) 用 3 个 D 触发器设计一个可变进制的计数器, 输入 A 作为控制信号, 输出 Y 作为进位输出。

当  $A=1$  时, 电路的功能为五进制计数器; 当  $A=0$  时, 电路的功能为四进制计数器。要求所用门电路最少。写出设计过程, 列出状态转换表, 写出进位函数及触发器输入驱动函数, 并画出电路图。

解: ①

| A | $Q_2 Q_1 Q_0$ | $Q_2^* Q_1^* Q_0^*$ | Y |
|---|---------------|---------------------|---|
| 0 | 000           | 001                 | 0 |
| 0 | 001           | 010                 | 0 |
| 0 | 010           | 011                 | 0 |
| 0 | 011           | 000                 | 1 |
| 1 | 000           | 001                 | 0 |
| 1 | 001           | 010                 | 0 |
| 1 | 010           | 011                 | 0 |
| 1 | 011           | 100                 | 0 |
| 1 | 100           | 000                 | 1 |

③



②

$Q_2^*$

| $A Q_2 Q_1 Q_0$ | $Q_2^*$     |
|-----------------|-------------|
| 00 01 11 10     | 00 01 11 10 |
| 00 00 00 00     | x x x x     |
| 01 00 00 00     | x x x x     |
| 11 00 00 00     | x x x x     |
| 10 00 00 00     | x x x x     |

$$Q_2^* = A Q_1 Q_0 = D_2$$

$Q_1^*$

| $A Q_2 Q_1 Q_0$ | $Q_1^*$     |
|-----------------|-------------|
| 00 01 11 10     | 00 01 11 10 |
| 00 00 00 00     | x x x x     |
| 01 00 00 00     | x x x x     |
| 11 00 00 00     | x x x x     |
| 10 00 00 00     | x x x x     |

$$Q_1^* = \bar{Q}_1 Q_0 + Q_1 \bar{Q}_0 = D_1$$

$Q_0^*$

| $A Q_2 Q_1 Q_0$ | $Q_0^*$     |
|-----------------|-------------|
| 00 01 11 10     | 00 01 11 10 |
| 00 00 00 00     | x x x x     |
| 01 00 00 00     | x x x x     |
| 11 00 00 00     | x x x x     |
| 10 00 00 00     | x x x x     |

$$Q_0^* = \bar{Q}_2 \bar{Q}_0 = D_0$$

$Y$

| $A Q_2 Q_1 Q_0$ | Y           |
|-----------------|-------------|
| 00 01 11 10     | 00 01 11 10 |
| 00 00 00 00     | x x x x     |
| 01 00 00 00     | x x x x     |
| 11 00 00 00     | x x x x     |
| 10 00 00 00     | x x x x     |


$$Y = Q_2 + \bar{A} Q_1 Q_0$$



# 五、 VerilogHDL (共 10 分, 得分\_\_\_\_\_)

如下代码是一个有限状态机的 Verilog 语言硬件描述, 请根据下面的代码画出状态转换图, 说明该代码实现的功能, 并使用 D 触发器及少量门电路实现。

```
module fsm(input clk, input clr, input x, output reg z);
    reg [1:0] state,next_state;
    parameter S0=2'b00, S1=2'b01, S2=2'b10, S3=2'b11;
    always@(posedge clk, posedge clr)
        if(clr) state <= S0;
        else state <= next_state;
    always@(state, x) begin
        case (state)
            S0: if(x) next_state = S1;
                else next_state = S0;
            S1: if(x) next_state = S1;
                else next_state = S2;
            S2: if(x) next_state = S3;
                else next_state = S0;
            S3: if(x) next_state = S1;
                else next_state = S2;
            default: next_state = S0;
        endcase
    end
    always@(state) begin
        case (state)
            S3: z = 1'b1;
            default: z = 1'b0;
        endcase
    end
end
endmodule
```




(2) 输入 x 比特流中 "101" 检测器

(3)

| z | Q <sub>1</sub> | Q <sub>0</sub> | Q <sub>1</sub> <sup>*</sup> | Q <sub>0</sub> <sup>*</sup> | z |
|---|----------------|----------------|-----------------------------|-----------------------------|---|
| 0 | 0              | 0              | 0                           | 0                           | 0 |
| 0 | 0              | 1              | 1                           | 0                           | 0 |
| 0 | 1              | 0              | 0                           | 0                           | 0 |
| 0 | 1              | 1              | 1                           | 0                           | 0 |
| 1 | 0              | 0              | 0                           | 1                           | 0 |
| 1 | 0              | 1              | 0                           | 1                           | 0 |
| 1 | 1              | 0              | 1                           | 1                           | 0 |
| 1 | 1              | 1              | 0                           | 1                           | 1 |



$$\begin{cases} Q_1^* = \bar{x}Q_0 + xQ_1\bar{Q}_0 \\ Q_0^* = x \\ z = Q_1Q_0 \end{cases}$$



### 六、 控制器设计 (共 13 分, 得分 \_\_\_\_\_)

下图为某控制器的状态转换图, 其中  $X_1$ 、 $X_2$  为输入信号,  $Y$  为输出信号。要求:

- (1) 画出 ASM 流程图;
- (2) 写出状态转移表;
- (3) 设计一个多路选择器 (MUX) 型控制器, 画出电路图。



(3)

$$Q_1^* = X_1 X_2 \bar{Q}_1 \bar{Q}_0 + X_1 \bar{X}_2 \bar{Q}_1 Q_0 + X_1 Q_1 \bar{Q}_0 + X_1 Q_1 Q_0$$

| $X_1 X_2$ | $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00        | 00        | 0  | 0  | 0  | 0  |
| 01        | 00        | 0  | 0  | 0  | 0  |
| 11        | 00        | 1  | 1  | 1  | 1  |
| 10        | 00        | 1  | 1  | 1  | 1  |

$$Q_1^* = X_1 X_2 \bar{Q}_1 \bar{Q}_0 + X_1 \bar{X}_2 \bar{Q}_1 Q_0 + X_1 Q_1 \bar{Q}_0 + X_1 Q_1 Q_0$$

$$Q_0^* = X_1 \bar{X}_2 \bar{Q}_1 \bar{Q}_0 + X_1 \bar{Q}_1 Q_0 + X_1 \bar{X}_2 Q_1 \bar{Q}_0 + X_1 Q_1 Q_0$$

| $X_1 X_2$ | $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00        | 00        | 0  | 0  | 0  | 0  |
| 01        | 00        | 0  | 0  | 0  | 0  |
| 11        | 00        | 1  | 1  | 1  | 1  |
| 10        | 00        | 1  | 1  | 1  | 1  |

$$Q_0^* = X_1 \bar{X}_2 \bar{Q}_1 \bar{Q}_0 + X_1 \bar{Q}_1 Q_0 + X_1 \bar{X}_2 Q_1 \bar{Q}_0 + X_1 Q_1 Q_0$$


$$Y = X_1 \bar{X}_2 Q_0 + X_1 Q_1 Q_0 + X_1 \bar{X}_2 Q_1$$

| $X_1 X_2$ | $Q_1 Q_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00        | 00        | 0  | 0  | 0  | 0  |
| 01        | 00        | 0  | 0  | 0  | 0  |
| 11        | 00        | 1  | 1  | 1  | 1  |
| 10        | 00        | 1  | 1  | 1  | 1  |

$$Y = X_1 \bar{X}_2 Q_0 + X_1 Q_1 Q_0 + X_1 \bar{X}_2 Q_1$$

(2)


| $X_1 X_2$ | $Q_1 Q_0$ | $Q_1^*$ | $Q_0^*$ | $Y$ |
|-----------|-----------|---------|---------|-----|
| 00        | 00        | 0       | 0       | 0   |
|           | 01        | 0       | 0       | 0   |
|           | 10        | 0       | 0       | 0   |
|           | 11        | 0       | 0       | 0   |
| 01        | 00        | 0       | 0       | 0   |
|           | 01        | 0       | 0       | 0   |
|           | 10        | 0       | 0       | 0   |
|           | 11        | 0       | 0       | 0   |
| 10        | 00        | 0       | 1       | 0   |
|           | 01        | 1       | 1       | 1   |
|           | 10        | 1       | 1       | 1   |
|           | 11        | 1       | 1       | 1   |
| 11        | 00        | 1       | 0       | 0   |
|           | 01        | 0       | 1       | 0   |
|           | 10        | 1       | 0       | 0   |
|           | 11        | 1       | 1       | 1   |






## 七、 脉冲电路(10分, 得分\_\_\_\_\_)

一个病人看护电路如下所示, A、B、C 分别连接到三个不同的医护设备。在正确的条件下, 该电路输出方波信号驱动报警蜂鸣器。



1) 病人看护电路图



2) 555 定时器内部结构

(1) 完成如下真值表:


| A | B | C | Alarm (yes/no) |
|---|---|---|----------------|
| 0 | 0 | 0 | no             |
| 0 | 0 | 1 | yes            |
| 0 | 1 | 0 | no             |
| 0 | 1 | 1 | yes            |
| 1 | 0 | 0 | no             |
| 1 | 0 | 1 | yes            |
| 1 | 1 | 0 | yes            |
| 1 | 1 | 1 | yes            |

(2) 假定  $R_A = 1k\Omega$ , 若要输出频率为 680Hz, 占空比为 53% 的方波,  $R_B$  和  $C_0$  应该取何值?

$$D = \frac{R_A + R_B}{R_A + 2R_B} = 0.53 \Rightarrow R_B \approx 7.83k\Omega, \quad T = (R_A + 2R_B)C_0 \ln 2 = \frac{1}{680} \approx 1.47ms$$

得  $C_0 \approx 0.127\mu F$

(3) 在步骤(2)后, 在如下所示的 A、B、C 输入时, 画出相应的  $V_{alarm}$  波形。





姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

# 八、 微程序控制器设计 (8分, 得分 \_\_\_\_\_)

请设计一个控制器, 控制一个两轮驱动扫地机器人的移动。该机器人配备一个光强感知传感器和一个障碍感知传感器。光强传感器能检测周围环境光强, 障碍感知传感器能检测前方行进路上的障碍物。两个传感器输出给控制器的信号及其含义如表 8-1 所示。


表 8-1 传感器信号名及其含义

| 传感器     | 信号名 | 信号含义  |       |
|---------|-----|-------|-------|
| 光强感知传感器 | C   | 0=暗   | 1=亮   |
| 障碍感知传感器 | A   | 0=无障碍 | 1=有障碍 |

该控制器输出 2 个控制信号 (p 和 q) 分别控制机器人的 2 个轮胎电机, 每个电机驱动机器人的一个轮胎。每个控制信号为 1 时控制对应电机工作转动, 为 0 时控制对应电机停止, 具体工作机制如表 8-2 所示。

表 8-2 控制信号及其功能

| pq | 左轮电机 | 右轮电机 | 机器人行为 |
|----|------|------|-------|
| 00 | 停止   | 停止   | 不移动   |
| 01 | 停止   | 工作   | 左转    |
| 10 | 工作   | 停止   | 右转    |
| 11 | 工作   | 工作   | 直线前进  |




该机器人需要按如下规则移动:

- (1) 根据周围环境光强自动工作, 晚上光线暗时机器人停止移动; 亮时恢复移动 (工作)。
- (2) 机器人在恢复移动 (工作) 后, 总是执行直线前进的初始行为。
- (3) 恢复移动后, 第一次检测到前面障碍物时, 机器人会左转并持续左转, 直到检测不到障碍物后, 恢复直线前进。
- (4) 除第一次外 (规则 3), 机器人每检测到一个新的障碍物, 都会按与之前不同的方向转向; 例如, 前一次检测到障碍物左转避开后, 再检测到障碍物会右转避开。

要求设计微程序型控制器: 写出详细设计步骤, 画出电路框图, 写出指令格式, 并编制相应的微程序。

(1) 设状态  $S_0$  = 停止,  $S_1$  = 左转,  $S_2$  = 右转,  $S_3$  = 前进 (下次左转),  $S_4$  = 前进 (下次右转)。




(2) 因为光强  $C=0$  都使状态进入  $S_0$ , 所以采用相同的地址修改硬件清零而  $A$  使各状态的变化都不同, 需用多个地址修改硬件, 置数。假设  $S_0=000$  8 种, 为 3 减少  $A$  的地址修改位数 (采用格雷码顺序)。

①  $S_1=010, S_3=011, S_4=110, S_2=111$ , 这样每个  $A$  的地址修改只有 1 位, 共 4 种。

(3) 指令格式

| P   | q | P(q) | P(q) | P(q) | P(q) | MA <sub>2</sub> | MA <sub>1</sub> | MA <sub>0</sub> |
|-----|---|------|------|------|------|-----------------|-----------------|-----------------|
| 微命令 |   |      |      |      |      | 下地址             |                 |                 |

(4) 电路图



(5) 微程序代码

| 当前微地址 | 微命令 | 判别位       | 下地址   |
|-------|-----|-----------|-------|
| 000   | 00  | 1 0 0 0 1 | 0 1 0 |
| 001   | x x | x x x x x | x x x |
| 010   | 01  | 1 0 1 0 0 | 0 1 0 |
| 011   | 11  | 1 0 0 0 1 | 0 1 0 |
| 100   | x x | x x x x x | x x x |
| 101   | x x | x x x x x | 1 1 0 |
| 110   | 11  | 1 0 0 1 0 | 0 1 1 |
| 111   | 11  | 1 0 0 1 0 | 0 1 1 |



# 浙江大学 2019 - 2020 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号: 671C0050 , 开课学院: 信息与电子工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打 ☒)

考试形式: ☒ 闭、开卷 (请在选定项上打 ☒) , 允许带 计算器 入场

考试日期: 2020 年 9 月 4 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总分 |
|-----|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |    |

一、判断题 (共 15 分, 得分 \_\_\_\_\_) 在下方的表格中对应题号填入 ☒ (正确) 或 ☒ (错误)


| 1                                   | 2                                   | 3 | 4 | 5                                   | 6 | 7 | 8 | 9 | 10 | 11 | 12                                  | 13 | 14 | 15                                  |
|-------------------------------------|-------------------------------------|---|---|-------------------------------------|---|---|---|---|----|----|-------------------------------------|----|----|-------------------------------------|
| <input checked="" type="checkbox"/> | <input checked="" type="checkbox"/> |   |   | <input checked="" type="checkbox"/> |   |   |   |   |    |    | <input checked="" type="checkbox"/> |    |    | <input checked="" type="checkbox"/> |

- ☒ 1. 十进制数 “-29” 用 8 位二进制补码表示为 11100011。
- ☒ 2. 若取  $J=K'$ , 则可仅用 JK 触发器构成 D 触发器。
- ☒ 3. 在控制器的设计中, 控制时序不能有多余状态, 要达到状态最简。
- ☒ 4. 因为逻辑表达式  $A+B+AB=A+B$  成立, 所以  $AB=0$ 。
- ☒ 5. 任何布尔函数都可以用与非门实现。
- ☒ 6. 静态 RAM 需要周期性刷新以保持数据。
- ☒ 7. 对于任何一个逻辑函数来讲, 其逻辑图都是唯一的。
- ☒ 8. 拥有 8 个状态的计数器内部至少要含有 8 个触发器。
- ☒ 9. 存储容量为  $128K \times 8$  位的 RAM 存储器, 其地址线为 7 条、数据线为 8 条。
- ☒ 10. 将 OD 门的输出端直接相连, 就可以实现线与结构。
- ☒ 11. 同步时序电路和异步时序电路的主要区别是输出是否只与内部状态有关。
- ☒ 12. 对于一个  $n$  变量的逻辑函数, 如果它的最小项表达式由  $k$  个最小项组成, 则它的最大项将由  $2^n - k$  个最大项组成。
- ☒ 13. 冯诺依曼结构相比于哈佛体系结构具有更好的灵活性和稳定性, 而哈佛体系结构具有更好的硬件效率。
- ☒ 14. 时序电路的扫描测试和自测试都不需要外部的测试向量就可以进行。
- ☒ 15. 微处理器设计除了数据通路及控制器外, 还需要设计指令集。



## 二、简答题(共 12 分, 得分\_\_\_\_\_)

1. 某 TTL 门电路如下, 试写出输出状态。



$$Y = 1 \cdot 0 + 1 \cdot 1 = 0$$

{ 100k 电阻不影响输出电平。  
TTL 悬空为高电平

2. 一个 8 位移位寄存器的时钟频率为 1MHz, 将 8 位二进制数并行加载到该寄存器需要多少时间? 串行加载到该寄存器又需要多少时间?

{ 并行加载需要 1μs。  
串行加载需要 8μs。

3. 一个门电路实现  $Y = A \cdot B + C$  的电路, 输入  $ABC = \{010\}$  可以检测输入 A 节点的什么故障?

$$Y(0,1,0) = 0, \quad A/1 \text{ 故障}$$

4. 对于 m 个待处理数据的数据流, 每个数据运算有 L 段, 每段用时 t 的流水线操作结构, 理想情况下共需多少运算时间完成全部数据处理?

$$T = L \times t + (m-1) \times t$$


## 三、组合逻辑 (12 分, 得分\_\_\_\_\_)

有一个四变量逻辑等式如下:

$$\overline{A+B+D} + \overline{A}B\overline{C}D + \overline{A}BC + C\overline{D} + (\overline{A+B+C})(\overline{A+C}) = \overline{A}B\overline{D} + BC + \overline{B}D + \overline{A}BD$$

- 1) 用卡诺图求出此等式左边的最简与-或表达式。
- 2) 以 A、B、C 分别对应 S2、S1、S0 地址输入端, 用 8 选 1 数据选择器实现此等式的右边表达式 (允许使用反相器)。
- 3) 写出此等式的对偶式。

解: 1)  $Y_1 = \overline{A+B+D} + \overline{A}B\overline{C}D + \overline{A}BC + C\overline{D} + (\overline{A+B+C})(\overline{A+C})$   
 $= \overline{A} \cdot \overline{B} \cdot \overline{D} + \overline{A}B\overline{C}D + \overline{A}BC + C\overline{D} + \overline{A+B+C} + \overline{A+C}$   
 $= \overline{A} \cdot \overline{B} \cdot \overline{D} + \overline{A}B\overline{C}D + \overline{A}BC + C\overline{D} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{C}$   
 $Y_1 = \overline{B} \cdot \overline{D} + BC + \overline{A} \cdot \overline{B} + \overline{A}BD$



Y1

|    |                |                |
|----|----------------|----------------|
|    | 0              | 1              |
| 00 | $\overline{B}$ | $\overline{D}$ |
| 01 | D              | 1              |
| 11 | 0              | 1              |
| 10 | 1              | 1              |

3).

$$\overline{A}B\overline{D} + (\overline{A+B+C} + D) \cdot (\overline{A+B+C}) \cdot (C+\overline{D}) \cdot \overline{A}B\overline{C} + \overline{A}C = (\overline{A}B\overline{D}) \cdot (B+C) \cdot (\overline{B}+\overline{D}) \cdot (\overline{A})$$



姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

#### 四、应用电路设计 (14分, 得分 \_\_\_\_\_)


今有 A、B、C 三人可以进入某秘密档案室, 但条件是 A、B、C 三人在场或有两人在场, 但其中一人必须是 A, 否则报警系统就发出报警信号。请设计该报警电路:

5 1) 列出真值表; 2) 写出逻辑表达式并化简; 3) 画出用与非门设计的逻辑图。


解: 1)

| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |

2)  $Y = \bar{A} + \bar{B}\bar{C}$




3).



输出报警为 1.

如果报警为 0.


则  $Y = A \cdot (B+C) = AB + AC = \overline{\bar{A}\bar{B}\bar{C}}$



#### 五、时序电路 (12分, 得分 \_\_\_\_\_)

译码器 74LS138 和 16 进制计数器 74LS161 连接组成电路如下图所示。试分析回答:

- 6 1) 列出 74LS161 的输出  $Q_D Q_C Q_B Q_A$  状态转换关系图;  
6 2) 写出输出 F 的序列信号。




74LS161 功能表

| CLK | $R_0$ | $LD'$ | EP | ET | 工作状态      |
|-----|-------|-------|----|----|-----------|
| X   | 0     | X     | X  | X  | 置 0 (异步)  |
|     | 1     | 0     | X  | X  | 预置数 (同步)  |
| X   | 1     | 1     | 0  | 1  | 保持 (包括 C) |
| X   | 1     | 1     | X  | 0  | 保持 (C=0)  |
|     | 1     | 1     | 1  | 1  | 计数        |

解: 1).  $Q_D Q_C Q_B Q_A$

2).  $F = \bar{Y}_0 + \bar{Y}_1 + \bar{Y}_4 + \bar{Y}_6$

序列: 11001010 ... 循环



## 六、 Verilog HDL (共 10 分, 得分\_\_\_\_\_)



Verilog 三段式状态机描述是指使用三个 always 模块描述状态机, 一个 always 模块采用同步时序描述状态转移, 一个 always 采用组合逻辑判断状态转移条件, 描述状态转移规律, 另一个 always 模块描述状态输出。

- 1) 如下是一个 FSM 的 Verilog 语言硬件描述代码, 请据此画出其状态转换图;  
2) 根据输入信号, 画出 out 信号的输出波形。

```

module FSM (input clk, input rst, input in, output reg out);
    reg [1:0] state, nextstate;
    parameter S0=2'b00;
    parameter S1=2'b01;
    parameter S2=2'b10;
    parameter S3=2'b11;
    always@ (posedge clk) begin
        if(rst) state<=S0;
        else state<=nextstate;
    end
    always@ (*)
        case(state)
            S0: if(in) nextstate<=S1;
                else nextstate<=S0;
            S1: if(in) nextstate<=S0;
                else nextstate<=S2;
            S2: if(in) nextstate<=S3;
                else nextstate<=S0;
            S3: if(in) nextstate<=S1;
                else nextstate<=S2;
            default: nextstate<=S0;
        endcase
    always@ (*)
        case(state)
            S0: out=0;
            S1: out=0;
            S2: out=1;
            S3: out=1;
            default: out=0;
        endcase
endmodule
    
```

S  
Q<sub>1</sub>Q<sub>0</sub>







七、 控制器设计 (共 15 分, 得分 \_\_\_\_\_)

某控制器的状态转移图如下所示, 其中 X 为输入信号,  $Y_1$ 、 $Y_0$  为输出信号。要求:

- 1) 画出 ASM 流程图, 写出状态转移表;
- 2) 设计一个 MUX 型控制器, 画出电路图;
- 3) 如果采用微程序控制器, 请设计微指令格式, 并对每部分名称和含义加以说明。




| X | $Q_2 Q_1 Q_0$ | $Q_2^* Q_1^* Q_0^*$ | $Y_1 Y_0$ |
|---|---------------|---------------------|-----------|
| 0 | 000           | 000                 | 00        |
| 0 | 001           | 000                 | 00        |
| 0 | 010           | 011                 | 00        |
| 0 | 011           | 000                 | 00        |
| 0 | 100           | 001                 | 01        |
| 1 | 000           | 001                 | 01        |
| 1 | 001           | 010                 | 11        |
| 1 | 010           | 010                 | 01        |
| 1 | 011           | 100                 | 11        |
| 1 | 100           | 010                 | 11        |



2). 3个 8选1 MUX.

$$\begin{aligned}
 &\begin{cases} \text{MUXA}(0)=0 \\ \text{MUXA}(1)=0 \\ \text{MUXA}(2)=0 \\ \text{MUXA}(3)=X \\ \text{MUXA}(4)=0 \end{cases} \quad \begin{cases} \text{MUXB}(0)=0 \\ \text{MUXB}(1)=X \\ \text{MUXB}(2)=1 \\ \text{MUXB}(3)=0 \\ \text{MUXB}(4)=X \end{cases} \quad \begin{cases} \text{MUXC}(0)=X \\ \text{MUXC}(1)=0 \\ \text{MUXC}(2)=\bar{X} \\ \text{MUXC}(3)=0 \\ \text{MUXC}(4)=\bar{X} \end{cases} \\
 &Y_1 = X(\bar{Q}_2 \bar{Q}_1 \bar{Q}_0 + \bar{Q}_2 Q_1 \bar{Q}_0 + Q_2 \bar{Q}_1 \bar{Q}_0) = X(Q_2 + \bar{Q}_1 \bar{Q}_0 + Q_1 \bar{Q}_0) \\
 &Y_0 = \bar{X} Q_2 \bar{Q}_1 \bar{Q}_0 + X = X + Q_2 \quad (\text{利用无关项})
 \end{aligned}$$



3). 微指令


| $Y_1 Y_0$ | PC0    | $\mu A_2 \mu A_1 \mu A_0$ |
|-----------|--------|---------------------------|
| ← 微指令位    | ← 微指令位 | ← 微指令位                    |




# 八、 脉冲电路(10分, 得分\_\_\_\_\_)

下图为救护车扬声器发音电路。当  $V_{CC} = 12V$  时, 555 定时器输出的高、低电平分别为  $10V$  和  $0.3V$ , 输出电阻小于  $100\Omega$ 。在图中给出的电路参数下, 试计算:

- 1) 左边 555 定时器输出  $V_{o1}$  是什么信号? 其周期是多少?
- 2) 右边扬声器发出声音的高、低音频率各是多少?
- 3) 在一个  $V_{o1}$  周期内, 右边扬声器的高、低音持续时间各是多少?



1) 救护车扬声器发音电路图



2) 555 定时器内部结构

解: 1) 两个 555 定时器均为多谐振荡器。  
 $V_{o1}$  是控制高低音的控制信号。  
 周期  $T = T_L + T_H = 2.14\text{Sec}$ 。

2)  $V_{o1}$  高电平时,  $V_{o1} = 10V$ 。则  $V_{C0} = 8.5V$ 。有  $V_{T+} = 8.5V$ ,  $V_{T-} = 4.25V$ 。

$$t_1 = (R_4 + R_5) C_2 \ln \frac{V_{CC} - V_{T-}}{V_{CC} - V_{T+}} + R_5 C_2 \ln 2$$

$$= 110 \times 10^3 \times 0.01 \times 10^{-6} \ln \frac{12 - 4.25}{12 - 8.5} + 100 \times 10^3 \times 0.01 \times 10^{-6} \times 0.69$$

$$= 1.56 \times 10^{-3} \text{s} \quad \text{则 } f_1 = 639 \text{Hz} \quad \text{低音}$$

$V_{o1}$  低电平时,  $V_{o1} = 0.3V$ 。则  $V_{C0} = 6.075V(6V)$  故  $V_{T+} = 6.075V$ ,  $V_{T-} = 3.0375V$ 。

$$t_2 = (110 \times 10^3 \times 0.01 \times 10^{-6}) \ln \frac{12 - 3.0375}{12 - 6.075} + 100 \times 10^3 \times 0.01 \times 10^{-6} \times 0.69$$

$$= 1.15 \times 10^{-3} \text{s}$$

3)  $V_{o1}$  低电平持续时间  $T_L = R_2 \cdot C_1 \cdot \ln 2 = 150 \times 10^3 \times 10 \times 10^{-6} \times 0.69 = 1.04 \text{Sec}$  高音

$V_{o1}$  高电平持续时间  $T_H = (R_1 + R_2) C_1 \ln 2 = 160 \times 10^3 \times 10 \times 10^{-6} \times 0.69 = 1.1 \text{Sec}$  低音

# 浙江大学 2020 - 2021 学年 春夏 学期

## 《数字系统设计》课程期末考试试卷

课程号: 671C0050 , 开课学院: 信息与工程学院

考试试卷: ☒ A 卷、B 卷 (请在选定项上打  $\checkmark$ )

考试形式: ☒ 闭、开卷 (请在选定项上打  $\checkmark$ ), 允许带 计算器 入场

考试日期: 2021 年 7 月 4 日, 考试时间: 120 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: \_\_\_\_\_ 学号: \_\_\_\_\_ 所属院系 (专业): \_\_\_\_\_

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总分 |
|-----|---|---|---|---|---|---|---|---|----|
| 得分  |   |   |   |   |   |   |   |   |    |
| 评卷人 |   |   |   |   |   |   |   |   |    |

一、判断题 (共 15 分, 得分 \_\_\_\_\_) 在下方的表格中对应题号填入  $\checkmark$  (正确) 或  $\times$  (错误)

| 1        | 2            | 3        | 4        | 5            | 6            | 7            | 8        | 9        | 10       | 11       | 12       | 13       | 14       | 15       |
|----------|--------------|----------|----------|--------------|--------------|--------------|----------|----------|----------|----------|----------|----------|----------|----------|
| $\times$ | $\checkmark$ | $\times$ | $\times$ | $\checkmark$ | $\checkmark$ | $\checkmark$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ | $\times$ |

- 三态门输出高阻时, 其输出线上电压为高电平。
- 逻辑式  $Y = (AB + CD)'$  的对偶式为  $Y^D = ((A + B)(C + D))'$ 。
- 可以通过接入滤波电容消除竞争-冒险现象且不会影响输出电压波形。
- 一个 1024\*4 位的 SRAM 中基本存储单元的数量为 1024 个。
- 单稳态电路暂稳态维持时间的长短只取决于本身的参数, 与触发脉冲无关。
- 为避免状态机运行中进入未定义的状态, 设计时需要对所有可能状态进行完全编码。
- 在微码控制器中, 微指令测试判别信息编码为“1”, 表示执行这条微指令时要对系统的有关“状态标志”进行测试。
- sa0-sa1 模型可以覆盖集成电路中可能的所有故障, 故将其作为一种标准模型。
- 冯诺依曼结构将程序和数据存储分别放在不同的物理存储空间, 具有更好的灵活性和稳定性。
- 时序电路的扫描测试和自测试都不需要外部的测试向量就可以进行。
- 流水线操作算法结构一定比并行算法结构所需要的运算时间少。
- 不同的逻辑函数表达式其逻辑功能也不同。
- 故障覆盖率定义为由测试序列检测到的故障总数除以电路的节点数。
- CMOS 与非门的多余脚悬空等效于低电平。
- 任何时钟触发器状态的改变仅与时钟的动作沿到来有关。




二、(10分, 得分\_\_\_\_\_) 有一个5变量逻辑函数式:

$$F(A, B, C, D, E) = \bar{A}\bar{B}\bar{C}\bar{D}\bar{E} + \bar{A}\bar{B}\bar{C}\bar{D}E + \bar{A}\bar{B}\bar{C}D\bar{E} + \bar{A}\bar{B}\bar{C}DE + \bar{A}\bar{B}C\bar{D}\bar{E} + \bar{A}\bar{B}C\bar{D}E + \bar{A}\bar{B}CD\bar{E} + \bar{A}\bar{B}CDE + \bar{A}B\bar{C}\bar{D}\bar{E} + \bar{A}B\bar{C}\bar{D}E + \bar{A}B\bar{C}D\bar{E} + \bar{A}B\bar{C}DE + \bar{A}BC\bar{D}\bar{E} + \bar{A}BC\bar{D}E + \bar{A}BCD\bar{E} + \bar{A}BCDE$$

其约束条件为:  $\bar{A}\bar{B}C\bar{D}\bar{E} + \bar{A}\bar{B}C\bar{D}E + \bar{A}B\bar{C}\bar{D}\bar{E} + \bar{A}B\bar{C}\bar{D}E = 0$ 。

1、用卡诺图法化简，写出其最简“与-或”式：

2、求出其无竞争冒险的最简“与-或”式。




$$F = A'C'D' + A'BC' + AE$$

$$2. F = A'c'D' + A'Bc' + AE + Bc'E$$

三、门电路（共 12 分，得分\_\_\_\_\_）

1、在右下图，三态门、非门均为 TTL 门，S 为开关，电压表内阻为  $200\text{K}\Omega$ ，求下列情况下，电压表读数  $Y_1$  = ?

- a)  $A=0.3V$ ,  $C=0.3V$ , S 断开;  
b)  $A=3.6V$ ,  $C=3.6V$ , S 接通;  
c)  $A=0.3V$ ,  $C=3.6V$ , S 断开。



1. a)  $Y_1 = 3.6 \text{ V}$

b)  $Y_1 = 1,4 \text{ V}$


c)  $Y_1 = 0V$



姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

2. 如下所示在这个电路中, 1)  $f_1$  和  $f_2$  的逻辑功能是什么?  
2) 假设有三个变量  $a, b, c$  和它们的反变量, 只使用 NMOS 管, 通过修改虚线框中的电路, 实现函数  $g = a \cdot b \cdot c$ , 且使  $f_1$  和  $f_2$  都等于  $g$ . 如果不可能实现这一点, 请说明原因。

2. 1)  $f_1 = (a+b)'$   $f_2 = a+b$   
2)  $f_1$  为 H 时,  $P_2$  不导通,  $f_2$  不可能为 H;  
同样  $f_2 = H$  时,  $f_1$  也不可能为 H. (互为交叉耦合), 所以不可能  $f_1 = f_2$



四、(15 分, 得分 \_\_\_\_\_) 设计一个求两数之差绝对值的电路, 输入为二进制数  $A(a_1a_0)$  和  $B(b_1b_0)$ , 输出为二进制数  $Y(y_1y_0)$ 。要求写出设计过程, 画出电路, 在电路中标明输入、输出。

1. 写出  $Y(y_1y_0)$  的真值表及其最简“与-或”逻辑表达式;
2. 仅用门电路实现该电路;
3. 仅用八选一数据选择器 74HC151 实现该电路, 以  $a_0b_1b_0$  作为地址  $A_2A_1A_0$  输入。(允许使用反相器)

1. 

| $a_1$ | $a_0$ | $b_1$ | $b_0$ | $y_1$ | $y_0$ |
|-------|-------|-------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 0     | 0     |
| 0     | 0     | 0     | 1     | 0     | 1     |
| 0     | 0     | 1     | 0     | 1     | 0     |
| 0     | 0     | 1     | 1     | 1     | 1     |
| 0     | 1     | 0     | 0     | 0     | 1     |
| 0     | 1     | 0     | 1     | 0     | 0     |
| 0     | 1     | 1     | 0     | 0     | 1     |
| 0     | 1     | 1     | 1     | 1     | 0     |
| 1     | 0     | 0     | 0     | 1     | 0     |
| 1     | 0     | 0     | 1     | 0     | 1     |
| 1     | 0     | 1     | 0     | 0     | 0     |
| 1     | 0     | 1     | 1     | 0     | 1     |
| 1     | 1     | 0     | 0     | 1     | 1     |
| 1     | 1     | 0     | 1     | 1     | 0     |
| 1     | 1     | 1     | 0     | 0     | 1     |
| 1     | 1     | 1     | 1     | 0     | 0     |

$y_1$ : 

| $a_1$ | $a_0$ | $b_1$ | $b_0$ |   |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 0 |
| 0     | 0     | 1     | 0     | 1 |
| 0     | 0     | 1     | 1     | 1 |
| 0     | 1     | 0     | 0     | 0 |
| 0     | 1     | 0     | 1     | 1 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 1 |
| 1     | 0     | 0     | 0     | 1 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 1 |
| 1     | 1     | 0     | 0     | 1 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 0 |
| 1     | 1     | 1     | 1     | 1 |

$y_0$ : 

| $a_1$ | $a_0$ | $b_1$ | $b_0$ |   |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 1 |
| 0     | 0     | 1     | 0     | 0 |
| 0     | 0     | 1     | 1     | 1 |
| 0     | 1     | 0     | 0     | 1 |
| 0     | 1     | 0     | 1     | 0 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 1 |
| 1     | 0     | 0     | 0     | 1 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 1 |
| 1     | 1     | 0     | 0     | 1 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 0 |
| 1     | 1     | 1     | 1     | 1 |

$y_1 = a_1\bar{b}_1\bar{b}_0 + a_1a_0\bar{b}_1 + \bar{a}_1b_1b_0 + \bar{a}_1\bar{a}_0b_1$   
 $y_0 = a_0\bar{b}_0 + \bar{a}_0b_0$

3.  $y_1$ : 

| $a_1$ | $a_0$ | $b_1$ | $b_0$ |   |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 0 |
| 0     | 0     | 1     | 0     | 1 |
| 0     | 0     | 1     | 1     | 1 |
| 0     | 1     | 0     | 0     | 0 |
| 0     | 1     | 0     | 1     | 1 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 1 |
| 1     | 0     | 0     | 0     | 1 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 1 |
| 1     | 1     | 0     | 0     | 1 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 0 |
| 1     | 1     | 1     | 1     | 1 |

$y_0$ : 

| $a_1$ | $a_0$ | $b_1$ | $b_0$ |   |
|-------|-------|-------|-------|---|
| 0     | 0     | 0     | 0     | 0 |
| 0     | 0     | 0     | 1     | 1 |
| 0     | 0     | 1     | 0     | 0 |
| 0     | 0     | 1     | 1     | 1 |
| 0     | 1     | 0     | 0     | 1 |
| 0     | 1     | 0     | 1     | 0 |
| 0     | 1     | 1     | 0     | 0 |
| 0     | 1     | 1     | 1     | 1 |
| 1     | 0     | 0     | 0     | 1 |
| 1     | 0     | 0     | 1     | 0 |
| 1     | 0     | 1     | 0     | 0 |
| 1     | 0     | 1     | 1     | 1 |
| 1     | 1     | 0     | 0     | 1 |
| 1     | 1     | 0     | 1     | 0 |
| 1     | 1     | 1     | 0     | 0 |
| 1     | 1     | 1     | 1     | 1 |

74HC151 Pinout:

五、(15 分, 得分\_\_\_\_) 试用 JK 触发器及必要的门电路, 设计一个采用余 3 码编码的十进制同步加法计数器, 并且在计数到“9”时产生进位信号 C。要求:

- 1、写出 JK 触发器特性方程;
- 2、写出电路的状态方程, 输出方程, 驱动方程;
- 3、画出电路图并说明电路能否自启动。

$$1. Q^* = JQ' + K'Q$$

$$2. Q_3^* Q_2^* Q_1^* Q_0^*$$

| $Q_3 Q_2 Q_1 Q_0$ | 00   | 01   | 11   | 10   |
|-------------------|------|------|------|------|
| 00                | xxxx | xxxx | 0100 | xxxx |
| 01                | 0101 | 0110 | 1000 | 0111 |
| 11                | 0011 | xxxx | xxxx | xxxx |
| 10                | 1001 | 1010 | 1100 | 1011 |

状态方程:

$$Q_3^* = Q_3 Q_2' + Q_3' Q_2 Q_1 Q_0$$

$$Q_2^* = Q_2' Q_1 Q_0 + Q_2' Q_2 Q_1' + Q_3' Q_2 Q_0'$$

$$Q_1^* = Q_3 Q_2 Q_1' + Q_1' Q_0 + Q_1 Q_0'$$

$$Q_0^* = Q_0'$$

| C | $Q_3 Q_2$ | 00 | 01 | 11 | 10 |
|---|-----------|----|----|----|----|
|   | 00        | x  | x  | 0  | x  |
|   | 01        | 0  | 0  | 0  | 0  |
|   | 11        | 1  | x  | x  | x  |
|   | 10        | 0  | 0  | 0  | 0  |

输出方程


$$C = Q_3 Q_2$$

$$\text{驱动方程: } J_3 = Q_2 Q_1 Q_0 \quad K_3 = Q_2$$

$$J_2 = Q_1 Q_0 \quad K_2 = Q_3 + Q_1 Q_0$$

$$J_1 = Q_3 Q_2 + Q_0 \quad K_1 = Q_0$$

$$J_0 = 1 \quad K_0 = 1$$



六、(10 分, 得分\_\_\_\_) 如下所示代码是多输入特征寄存器 (Multiple Input Signature Register, MISR, 是线性反馈移位寄存器的一种) 的 Verilog 硬件语言描述, 请根据此代码画出 MISR 的电路原理图, 并且要求设计中不能出现与门 (假设器件悬空为低电平)。

```

timescale 1ns/100ps
module misr #(parameter [3:0] poly = 0) (clk, rst, d_in, d_out);


    input clk;
    input rst;
    input [3:0] d_in;
    output [3:0] d_out;
    reg [3:0] d_out;

    always @(posedge clk) begin
        begin
            if (rst)
                d_out <= 4'b0000;
            else
                d_out <= d_in ^ ({4{d_out[0]}} & poly) ^ {1'b0, d_out[3:1]};
        end
    end


endmodule
  
```

姓名: \_\_\_\_\_ 学号: \_\_\_\_\_

$$a \cdot b = (\overline{a+b}) \quad a \oplus b = \overline{a} \oplus \overline{b}$$




- 七、(10 分, 得分 \_\_\_\_\_) 题图所示是一个由 CMOS 门电路构成的报警声音产生电路, 输出  $V_o$  经放大驱动后可供扬声器发出报警声音。其中,  $R=22k\Omega$ ,  $R_s=100k\Omega$ ,  $C=0.022\mu F$ 。
- 1、试计算其输出报警信号  $V_o$  频率。
  - 2、如果需要设计一个间歇报警电路, 即报警声响  $T_1=8s$  时间, 停止报警  $T_2=4s$  时间, 再报警声响  $T_1$  时间... 如此循环报警。试在题图基础上用一个 NE555 及必要的元件设计此间歇报警电路, 画出电路图, 并说明间歇报警的原理及电路参数和连接关系。



题图


$$1. \quad V_{th} = V_{DD}/2$$

$$f_{v_o} = \frac{1}{2.2RC} = 29.91 \text{ kHz}$$



NE555 内部框图

2. 用 NE555 设计一个多谐振荡器。输出  $v_o$  接到与非门  $G_1$  的其中一个输入端。输出  $v_o$  高电平时, 振荡器工作报警声响。输出  $v_o$  低电平时停止振荡无声。



$$T_H = (R_1 + R_2) C_1 \times \ln 2 = 8s$$

$$T_L = R_2 \times C_1 \times \ln 2 = 4s$$

$$\rightarrow R_1 = R_2. \quad \text{设 } C_1 = 100\mu F. \quad R_1 = R_2 = 57.7k\Omega$$



八、(13分, 得分\_\_\_\_\_) 有一自动加工设备, 在控制器的控制下, 其工作过程如下:

1) 开机启动加工设备; 2) 启动送料机构送料; 3) 检测送料机构原料状态, 如有原料, 继续加工; 如无原料, 则延时  $T=3S$  时间后停止加工设备及送料机构。现需要设计此加工设备的控制器。

请用微程序控制器设计此控制器, (注: 延时由一个 3S 单稳态电路模块实现)。要求:

- 1、画出其算法流程图 (ASM 图);
- 2、设计其指令格式并做必要说明;
- 3、画出控制器电路框图;
- 4、写出相应的控制器微程序代码。

| 4. | 地址                            | 控制信号      | 测试位       | 下址                            |
|----|-------------------------------|-----------|-----------|-------------------------------|
|    | $\mu A_2$ $\mu A_1$ $\mu A_0$ | A B D X Y | P(1) P(2) | $\mu A_2$ $\mu A_1$ $\mu A_0$ |
|    | 0 0 0                         | 1 0 0 0 0 | 0 0       | 0 0 1                         |
|    | 0 0 1                         | 0 1 0 0 0 | 0 0       | 0 1 0                         |
|    | 0 1 0                         | 0 0 0 0 0 | 1 0       | 0 1 0                         |

1. 状态编码  $Q_2, Q_1, Q_0$ :

$S_0(000)$ : 开机. 输出启动加工设备信号  $A=1$

$S_1(001)$ : 送料. 输出送料机构送料信号  $B=1$


$S_2(010)$ : 检测原料状态.

$S_3(011)$ : 检测到无原料. 输出启动延时电路的信号  $D=1$

$S_4(100)$ : 停止加工设备及送料机构, 输出停止加工设备信号  $X=1$ . 输出停止送料机构信号  $Y=1$ .

送料机构原料状态. 信号  $P$ .  $P=0$  有原料.  $P=1$  无原料

延时单稳态电路模块输出信号  $R$ .  $R=0$  延时未到.  $R=1$  延时到 (3S).



| 2. | A        | B | D | X | Y | P(1)   | P(2) | $\mu A_2$ | $\mu A_1$ | $\mu A_0$ |
|----|----------|---|---|---|---|--------|------|-----------|-----------|-----------|
|    | ← 控制信号 → |   |   |   |   | ← 判别 → |      | ← 下址 →    |           |           |


3. 通过  $\mu A_2$  与  $\mu A_0$  触发器  $S_0$  端置 "1" 的方法可将其修改为 1

$$\mu A_2 = P(2) \cdot R \cdot T_3 \quad \mu A_0 = P(1) \cdot P \cdot T_3$$

打入 控制 修改

| $T_1$ | $T_2$ | $T_3$ | $T_1$ | $T_2$ | $T_3$ |
|-------|-------|-------|-------|-------|-------|
|-------|-------|-------|-------|-------|-------|

← 微指令周期 →



# 浙江大学 2021 - 2022 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号： 671C0050 ， 开课学院： 信息与工程学院

考试试卷： √ A 卷、B 卷（请在选定项上打√）

考试形式： √ 闭、开卷（请在选定项上打√），允许带 计算器 入场

考试日期： 2022 年 6 月 21 日，考试时间： 120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：   参考答案   学号：                      所属院系（专业）：                     

| 题序  | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总 分 |
|-----|---|---|---|---|---|---|---|---|-----|
| 得分  |   |   |   |   |   |   |   |   |     |
| 评卷人 |   |   |   |   |   |   |   |   |     |

一、判断题(共 15 分，得分           ) 在下方的表格中对应题号填入√（正确）或×（错误）

|   |   |   |   |   |   |   |   |   |    |    |    |    |    |    |
|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| F | F | F | √ | F | √ | F | F | F | F  | F  | √  | F  | √  | F  |

- 1、在不影响逻辑功能的情况下，CMOS 与非门的多余输入端可通过电阻接地。
- 2、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
- 3、只使用与非门的逻辑电路不是时序逻辑电路。
- 4、只有一个变量不同的两个最大项的乘积等于各相同变量之和。
- 5、一个三态门可以通过使能电平控制实现输入或输出双向数据传输。
- 6、因为 EPROM 属于只读存储器，所以正常工作时无法对它进行写操作
- 7、单稳态触发器有一个稳定状态，两个暂稳状态。
- 8、固 0 和固 1 故障模型可以覆盖所有开路固定故障和短路固定故障。
- 9、逻辑函数化简中无关项、任意项可以为 0 或 1，约束项一般只能取 0 值。
- 10、将 JK 触发器的两个输入端连在一起作为 D 端就可以构成 D 触发器。
- 11、门电路内部三极管作为开关使用时，要提高开关速度，可以增加饱和深度。
- 12、对于一个由与非门组成的 SR 锁存器，要让该锁存器保持原态，输入信号应为 S=R=1。
- 13、摩尔型时序电路的输出既与外输入也与内部状态有关。
- 14、64K×16 位 E<sup>2</sup>PROM 芯片有 16 条地址线和 16 条数据线。
- 15、数字系统的控制部件通过控制线向执行部件发出的各种控制信号称为微操作。

## 二、逻辑化简（共 8 分，得分\_\_\_\_\_）

将下列逻辑函数化为最简与-或表达式。

$$1. Y = \overline{(CD + (\overline{CE} + \overline{AB})D) + B(A + \overline{C})}$$

$$\begin{aligned} Y &= (\overline{C} + \overline{D})(\overline{CE} + \overline{AB})D + \overline{ABC} \\ &= (\overline{C} + \overline{D})(\overline{C} + \overline{E} + \overline{AB})D + \overline{ABC} \\ &= \overline{C}D + \overline{C}\overline{E}D + \overline{AB}\overline{C}D + \overline{ABC} \\ &= \overline{C}D + \overline{ABC} \end{aligned}$$


$$2. Y = (\overline{A}\overline{C}\overline{D} + \overline{B}\overline{D} + BD) \oplus (\overline{A}B\overline{D} + \overline{B}D + BC\overline{D})$$

用卡诺图之间的异或运算可以得到

$$Y = \overline{BCD} = \overline{B} + \overline{C} + \overline{D}$$

## 三、门电路（共 6 分，得分\_\_\_\_\_）

下图所示电路，用 OC 门  $G_1$  和  $G_2$  的并联输出驱动三极管开关电路。要求 OC 门输出高电平时三极管 T 饱和导通，OC 门输出低电平时三极管 T 截止。已知 OC 门 7403 输出高电平时内部输出三极管的漏电流为  $I_{OH} \leq 0.1 \text{ mA}$ ，输出为低电平  $V_{OL} = 0.2 \text{ V}$  时允许流入的最大电流为  $I_{OL(\max)} = 16 \text{ mA}$ 。三极管 T 的电流放大系数  $\beta = 50$ ，集电极负载电阻  $R_C = 1 \text{ k}\Omega$ ，饱和导通压降  $V_{CE(\text{sat})} = 0.1 \text{ V}$ ，饱和导通内阻  $R_{CE(\text{sat})} = 20 \Omega$ ， $V_{BE} = 0.7 \text{ V}$ 。给定  $V_{CC1} = 5 \text{ V}$ ， $V_{CC2} = 10 \text{ V}$ 。请计算  $R_L$  取值的允许范围。



$$I_{BS} = \frac{V_{CC2} - V_{CE(\text{sat})}}{\beta(R_C + R_{CE(\text{sat})})} = \frac{10 - 0.1}{50 \times (1000 + 20)} \approx 0.2 \text{ mA}$$

$$R_L \leq \frac{V_{CC1} - V_{BE}}{2I_{OH} + I_{BS}} = \frac{5 - 0.7}{2 \times 0.1 + 0.2} = 10.8 \text{ k}\Omega$$

$$R_L \geq \frac{V_{CC1} - V_{OL}}{I_{OL(\max)}} = \frac{5 - 0.2}{16} = 0.3 \text{ k}\Omega$$

## 四、组合逻辑电路（共 12 分，得分\_\_\_\_\_）

有一个四变量的具有约束条件的逻辑函数如下：

$$F(A, B, C, D) = \overline{B}CD + \overline{A}BC\overline{D} + \overline{A}BCD + \overline{A}BC\overline{D}, \text{ 约束条件为 } \overline{C} \oplus \overline{D} = 0。$$

1、用卡诺图法将此逻辑函数化简为最简与-或表达式；

2、如果输入只有原变量，以 AB 作为地址输入端，只用一个 4 选 1 数据选择器实现该函数 F（不允许使用反相器）；

3、函数是否存在竞争-冒险？若有请写出消除了竞争-冒险后的函数最简与-或表达式（假设输入变量每次只有一个改变状态），若没有请说明理由。



1.  $F = \overline{A}B + A\overline{C}$  或  $F = \overline{A}B + \overline{D}$ ;  $D = \overline{C}$
2. 没有反相器，只能选择  $F = \overline{A}B + AD$ ，数据端：0, 1, D, D
3. 有：  $F = \overline{A}B + A\overline{C} + B\overline{C}$  或  $F = \overline{A}B + AD + BD$

## 五、时序逻辑电路（共 15 分，得分\_\_\_\_\_）

试用 D 触发器、8 选 1 数据选择器和门电路设计一个序列信号发生器，要求当  $M=0$  时产生序列信号 100110，当  $M=1$  时产生序列信号 10010110。要求写出设计过程，画出电路图，标明序列信号输出端。

用 3 个 D 触发器构成计数器， $Q_2Q_1Q_0$  作为选择器地址输入。

$M=1$  时计数器正常计数，数据选择器地址 000-111 依次输入 10010110；

$M=0$  时，100(10)110 跳过 011-100，或者 1001(01)10 跳过 100-101，或者 10(01)0110 跳过 010-011

计数器按 000->001->010->101->110->111->000...的方式计数。有：

| $Q_2Q_1Q_0$ | $Q_2^*Q_1^*Q_0^*$ | M | 备注  | 或 | $Q_2Q_1Q_0$ | $Q_2^*Q_1^*Q_0^*$ | M | 备注  |
|-------------|-------------------|---|-----|---|-------------|-------------------|---|-----|
| 0 0 0       | 0 0 1             | X |     |   | 0 0 0       | 0 0 1             | X |     |
| 0 0 1       | 0 1 0             | X |     |   | 0 0 1       | 0 1 0             | 1 |     |
| 0 1 0       | 0 1 1             | 1 |     |   | 0 0 1       | 1 0 0             | 0 |     |
| 0 1 0       | 1 0 1             | 0 |     |   | 0 1 0       | 0 1 1             | X | (1) |
| 0 1 1       | 1 0 0             | X | (1) |   | 0 1 1       | 1 0 0             | X | (1) |
| 1 0 0       | 1 0 1             | X | (1) |   | 1 0 0       | 1 0 1             | X |     |
| 1 0 1       | 1 1 0             | X |     |   | 1 0 1       | 1 1 0             | X |     |
| 1 1 0       | 1 1 1             | X |     |   | 1 1 0       | 1 1 1             | X |     |
| 1 1 1       | 0 0 0             | X |     |   | 1 1 1       | 0 0 0             | X |     |

$$Q_2^* = Q_2Q_1' + Q_2Q_0' + Q_2'Q_1Q_0 + Q_2'Q_1M'$$


$$Q_2^* = Q_2Q_1' + Q_2Q_0' + Q_2'Q_1Q_0 + Q_2'Q_0M'$$

$$Q_1^* = Q_1'Q_0 + Q_1Q_0'M + Q_2Q_1Q_0'$$

$$Q_1^* = Q_1Q_0' + Q_1'Q_0M + Q_2Q_1'Q_0$$

$$Q_0 = Q_0'$$

$$Q_0 = Q_0'$$



## 六、Verilog（共 10 分，得分\_\_\_\_\_）

1. 下面的 Verilog 代码会被综合成哪个电路？请将正确的标号填在括号（A）内。

```


wire [1:0] a;
wire clk;
reg [1:0] b, c, d;

```

```

always @(posedge clk) begin
    b <= a;
    c = b + 2'b1;
    d <= c + 2'b2;
end

```



2. 有一个 16 条目的异步读写 RAM，每个条目中存放了一个无符号数。设计电路以找到所有条目中最小的数，请补全下面的 Verilog 代码（填到后面空表格内）。

```

reg [7:0] ram [0:15];
reg [(a):0] addr;
reg [(b):0] minimum;

always @(posedge clk) begin
    if (rst)
        addr <= 0;
    else
        addr <= addr + 1;
end

always @(posedge clk) begin
    if (rst)
        minimum <= ram[0];
    else
        minimum <= (ram[addr] < minimum) ? (c) : minimum;
end




```

|     |           |
|-----|-----------|
| (a) | 3         |
| (b) | 7         |
| (c) | ram[addr] |

## 七、控制器设计（共 22 分，得分\_\_\_\_\_）

有一控制器状态图如下所示，其中  $X_1X_0$  为外部输入， $Y$  为输出，且  $X_1X_0=11$  不会出现。

- 请以 16 进制同步加法器 74161 及其它必要器件设计此控制器。写出状态表，写出设计过程，画出电路图。
- 如用微程序控制器设计此控制器，请画出 ASM 流程图，设计指令格式，并做必要说明，写出相应的微控制器代码。



| CLK | R <sub>d</sub> ' | LD' | EP | ET | 工作状态     |
|-----|------------------|-----|----|----|----------|
| X   | 0                | X   | X  | X  | 置0 (异步)  |
|     | 1                | 0   | X  | X  | 预置数 (同步) |
| X   | 1                | 1   | 0  | 1  | 保持 (包括C) |
| X   | 1                | 1   | X  | 0  | 保持 (C=0) |
|     | 1                | 1   | 1  | 1  | 计数       |

(1) 输入 10 时  $S_0 \rightarrow S_1 \rightarrow S_2 \rightarrow S_3 \rightarrow S_4$ ，可用计数器的计数功能实现。


$$ET = 1, EP = S_4 X_1 \bar{X}_0$$

输入 0X 时任何状态全部回到  $S_0$ ，可用同步置数功能实现。

$$LD = X_1, Y = S_3 \bar{X}_1 X_0, \text{ 其中, } S_4 = Q_2, S_3 = Q_1 Q_0$$

| $Q_2 Q_1 Q_0$ | $Q_2^* Q_1^* Q_0^*$ | $X_1 X_0$ | Y           |
|---------------|---------------------|-----------|-------------|
| 0 0 0         | 0 0 0               | 0 x       | 0           |
|               | 0 0 1               | 1 0       | 0           |
| 0 0 1         | 0 0 0               | 0 x       | 0           |
|               | 0 1 0               | 1 0       | 0           |
| 0 1 0         | 0 0 0               | 0 x       | 0           |
|               | 0 1 1               | 1 0       | 0           |
| 0 1 1         | 0 0 0               | 0 x       | $\bar{X}_0$ |
|               | 1 0 0               | 1 0       | 0           |
| 1 0 0         | 0 0 0               | 0 x       | 0           |
|               | 1 0 0               | 1 0       | 0           |

(2) ASM 流程图





## 指令格式

| 微命令 | 判别位      | 下地址            |
|-----|----------|----------------|
| Y   | $P_1P_0$ | $uA_2uA_1uA_0$ |

为了在 S3 时输出不同的微命令，默认下地址改为 110，并增加 2 条指令（100 和 101）。则微程序流程图略有不同。

| 存储地址 | 输出 Y | 判别位 $P_1P_0$ | 下地址 |
|------|------|--------------|-----|
| 000  | 0    | 10           | 001 |
| 001  | 0    | 10           | 010 |
| 010  | 0    | 10           | 011 |
| 011  | 0    | 11           | 110 |
| 100  | 0    | 00           | 000 |
| 101  | 1    | 00           | 000 |
| 110  | 0    | 10           | 110 |

当有判别位  $P_1$  时，根据  $X_1=0$  修改默认地址为 000；


当有判别位  $P_0$  时，根据  $X_0$  修改默认地址 110 为  $10X_0$ ；

地址复位端： $Re_2' = P_1'X_1 + T3'$ ， $Re_1' = (P_1'X_1 + P_0') + T3'$ ， $Re_0' = (P_1'X_1 + X_0) + T3'$

地址置数端： $Sd_0' = (X_0T3)'$ 。（假设在 T3 时刻开始）

## 八、脉冲电路（共 12 分，得分\_\_\_\_\_）

分析下图所示的 NE555 应用电路。



- 1、两个 555 定时器各自组成什么功能的电路？按钮 S 未按时，两电路工作在什么状态？
- 2、定量描述每按动一次（短时间）按钮后两个 555 定时器如何工作？并计算时间参数。
- 3、画出每次按动按钮后，两个 555 定时器的输出电压波形示意图。

1. 左边 555 定时器构成的单稳态触发电路，处于稳态状态，输出为 0；  
右边 555 定时器构成的多谐振荡器处于清零状态。
2. 每按动一次按钮，左边单稳态触发电路产生一个宽度为  $t$  的正向脉冲输出， $t = R_2C_1\ln 3 = 1.1s$ ；  
右边的定时器开始振荡，输出脉冲波形，振荡周期为  $T = (R_3 + 2R_4)C_2\ln 2 = 0.97ms$ 。

