

[illegible][illegible]

IMPORTANTE leer atentamente antes de empezar el examen: Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.


Problema 1. (1.2 puntos)

Una **CPU** está conectada a una cache. El conjunto formado por **CPU+cache** esta conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR-SDRAM (Double Data Rate Synchronous DRAM)** de 1 byte de ancho cada uno. La DDR-SDRAM tiene 4 bancos. El DIMM esta configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 3 ciclos, la latencia de columna de 4 ciclos y la latencia de precarga de 2 ciclos. Es posible que el conjunto **CPU+cache** solicite múltiples bloques a la DDR. El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que los bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda. La siguiente tabla muestra en qué banco y qué página de DRAM (fila) se encuentran los bloques etiquetados con las letras A B C D.


Bloque	A	B	C	D
Banco	2	2	1	1
Página	12	12	12	40

Rellena los siguientes cronogramas para la lectura de varios bloques de 64 bytes en función de la ubicación de los bloques involucrados de forma que se minimice el tiempo total. Indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta previamente y al acabar la secuencia de accesos dejamos todas las paginas cerradas.


a) **Rellena** el siguiente cronograma para la lectura de los bloques A y B.




b) **Rellena** el siguiente cronograma para la lectura de los bloques A y C.



c) **Rellena** el siguiente cronograma para la lectura de los bloques C y D



d) **Rellena** el siguiente cronograma para la lectura de los bloques A y D.



- c) ¿Cuántas **instrucciones dinámicas** se ejecutan en el bucle **for_i**? Si este bucle se ejecuta en 5296ns, ¿cuál es el tiempo de penalización a memoria principal asumiendo un CPI ideal de 1 ciclo por instrucción?

Cache de datos: $8 \times 1024B / (4 \text{ bloques/conjunto} \times 16B/\text{bloque}) = 128 \text{ conjuntos}$
 Instrucciones dinámicas ejecutadas: $101 \times 2 + 100 \times 4 = 602 \text{ instrucciones}$
 Ciclos totales = $5296ns \times 2 \text{ ciclos/ns} = 10592 \text{ ciclos}$
 $10592 = 602 \text{ instr} \times 1 \text{ ciclo/instr} + 54 \times t_{\text{penalizacion}} \rightarrow t_{\text{penalizacion}} = 185 \text{ ciclos}$

Hemos determinado que la cache se encuentra en el camino crítico del procesador, por lo que la frecuencia (y por tanto el tiempo de ciclo) del procesador vienen determinados por el diseño de la cache.

En la siguiente tabla, las filas indican posibles mejoras (vistas en clase) que podríamos introducir en L1. Las columnas indican algunos parámetros de rendimiento en los que estas mejoras podrían influir, los tiempos tanto de acceso como de penalización se consideraran en ns y no en ciclos ya que el tiempo de ciclo puede cambiar. Cada mejora será considerada de forma individual, sin cambiar ningún otro parámetro de la cache. Para indicar el impacto de las mejoras en los parámetros de rendimiento rellena la tabla usando la siguiente nomenclatura: (M) Mejora, (NA) No Afecta, (E) Empeora.

- d) **Indica** el impacto de las mejoras en los parámetros de rendimiento siguientes: **Frecuencia**: Frecuencia del procesador; **Tacceso**: Tiempo (ns) de acceso a la cache L1 en caso de acierto; **Aciertos**: Número de aciertos a la cache L1 para la instrucción en la línea de código 13; **Tpenalización**: Tiempo (ns) medio de penalización en caso de fallo a la cache L1 para la instrucción en la línea de código 14.

Mejora/cambio	Parámetro de rendimiento			
	Frecuencia	Tacceso	Aciertos	Tpenalización
Reducir la cache de datos a 4 KBytes	M	M	NA	NA
Reducir a una cache 2-asociativa	M	M	NA	NA
Añadir transferencia en desorden	NA	NA	NA	M
Añadir continuación anticipada	NA	NA	NA	M
Segmentar la cache en 4 etapas	M	E	NA	NA
Añadir el prefetcher hardware de datos One Block Lookahead (OBL)	NA	NA	M	M
Hacer la cache no bloqueante	NA	NA	NA	M
Poner un predictor de vía	M	M	NA	E

- e) Cuando ejecutamos **Res_asm(v, w, 100)**, ¿qué tipos de localidad se explotan en la instrucción de la línea de código 13? ¿Y para la instrucción de la línea 14? Si los vectores **v** y **w** tuvieran 100 millones de elementos y ejecutáramos **Res_asm(v, w, 100000000)**, ¿qué tipos de localidad pueden explotarse en las mismas líneas de código?.

Línea 13: localidad espacial (en ambos casos)
 Línea 14: localidad espacial con 100 elementos; ninguna con 100 millones de elementos

COGNOMS:

[illegible]

NOM:

[illegible]

Problema 3. (1.5 puntos)

Valoraremos la compra de una serie de discos duros y SSD nuevos, y la organización de los sistemas RAID 0, 10 (con mirror doble), RAID 5 y RAID 6. El disco duro tiene las siguientes características: 20TB de capacidad, 250MB/s de ancho de banda, MTTF de 1.200.000 horas, 7200 RPM, 7.7W de consumo, y 450 euros de coste. El SSD tiene las siguientes características: 1TB de capacidad, 500 MB/s de ancho de banda, tecnología 3D NAND, MTTF de 1.5 millones de horas, y 90 euros de coste. La aplicación necesita un total de 82 TBytes de almacenamiento. Para las dos opciones (HDD y SSD):

- a) **Calcula** qué coste en almacenamiento necesitaríamos para cada uno de los niveles RAID 0, 10 (mirrор doble) y 5 si queremos almacenar al menos 82 TBytes útiles.

RAID 0-SSD: 82 TB/1TB/disco= 82 discos --> $82 \times 90 = 7380$ euros
RAID 0-HDD: 82 TB/20TB/disco= 4.1 discos --> 5 discos --> $450 \times 5 = 2250$ euros
RAID 10-SSD: 82 TBx2/1TB/disco= 164 discos --> $164 \times 90 = 14760$ euros
RAID 10-HDD: 82 TBx2/20TB/disco= 8.2 discos --> 10 discos --> $450 \times 10 = 4500$ euros
RAID 5-SSD: 82 TB/1TB/disco + 1 disco paridad = 83 discos --> 7470 euros
RAID 5-HDD: 82 TB/20TB/disco + 1 disco paridad = 6 discos --> 2700 euros

- b) **Calcula** el MTTR en horas para los sistemas RAID 10 y 5 propuestos en el apartado anterior. Si falla un disco del RAID podemos reemplazarlo y recuperar una copia completa de los datos desde los otros discos de redundancia a la máxima velocidad de transferencia. Suponer que la sustitución del disco fallido por uno nuevo es de una hora y se pueden empezar a recuperar los datos tan pronto se ha reemplazado.

MTTR-SSD = 3600 + 1TB/500MB/s = 5.600s = 1,556 horas

MTTR-HDD = 3600 + 20TB/250MB/s = 83.600s = 23,222 horas

- c) **Calcula** el MTTF en horas de todos los sistemas RAID 0, 10 y 5 propuestos en el apartado a).

MTTF RAID 0-SSD: $1.500.000 \text{ horas} / 82 \text{ discos} = 18.293 \text{ horas} (762 \text{ días}, 2.1 \text{ años})$
 MTTF RAID 0-HDD: $1.200.000 \text{ horas} / 5 \text{ discos} = 240.000 \text{ horas} (10.000 \text{ días} = 27 \text{ años})$
 MTTF RAID 10-SSD: $1500000^2 \div (164 \times 1 \times 1,5556) = 8.819.434.427 \text{ horas} (1.006.785 \text{ años})$
 MTTF RAID 10-HDD: $1200000^2 \div (10 \times 1 \times 23,2222) = 6.200.962.872 \text{ horas} (707.872 \text{ años})$
 MTTF RAID 5-SSD: $1500000^2 \div (83 \times 82 \times 1,5556) = 212.516.492 \text{ horas} (24.260 \text{ años})$
 MTTF RAID 5-HDD: $1200000^2 \div (6 \times 5 \times 23,2222) = 2.066.987.623 \text{ horas} (235.957 \text{ años})$

- d) Si queremos diseñar un sistema RAID con un MTTF superior a 20 años (175.200 horas), ¿cuál es la opción más barata que podemos instalar? Si queremos diseñar un sistema RAID con un MTTF superior a 1.000 años (8.760.000 horas), ¿cuál es la opción más barata que podemos instalar?

20 años: considerar todas las opciones excepto RAID 0-SSD --> RAID 0-HDD

1.000 años: considerar todas las opciones excepto todos los RAID 0 --> RAID 5-HDD

El SoC del móvil dispone de 4 cores, lo que permite paralelizar la Fase 3 utilizando los 4 núcleos simultáneamente. Esto reduce el tiempo de procesamiento a menos de 1 s, dejando un margen de seguridad (tiempo de espera). Cada core consume 10W activo, 2W en bajo consumo y 0W apagado, debiendo haber **siempre al menos un core encendido**. Durante las fases secuenciales (1 y 2) hay un core activo; en la paralela (Fase 3), cuatro activos; y en el tiempo de espera (margen de seguridad), un core en bajo consumo. La batería del móvil tiene una capacidad de 50.000 Joules.

- e) **Rellena** la siguiente tabla justificando el tiempo y la potencia de cada fase. **Calcula** la energía parcial y total para determinar la duración de la batería.

Fases del Ciclo	Justificación Tiempo	Tiempo	Justificación Potencia	P (W)	Energía
Fase 1 (CPU)	10% de 1,5s	0,150 s	1 core activo	10 W	1,50 J
Fase 2 (CPU)	30% de 1,5s	0,450 s	1 core activo	10 W	4,50 J
Fase 3 (Paralelo)	60% de 1,5s / 4 cores	0,225 s	4 cores activos	40 W	9,00 J
Margen (Espera)	Resto hasta 1 s	0,175 s	1 core bajo consumo	2 W	0,35 J
TOTAL		1,00 s		15,35 W	15,35 J
Duración bat.	$50000\text{J} / 15,35\text{ J/s} = 3257\text{ segundos} = 54\text{ minutos}$				

El tiempo de reproducción es escaso (menos de una hora) y el consumo resultante es térmicamente inviable para un móvil, cuya capacidad sostenida de disipación de calor ronda los 5-7 W. Para solucionar esto, se descargan las Fases 2 y 3 al DSP VLIW, permaneciendo un core en bajo consumo. Estas fases son intensivas en operaciones de punto flotante que se pueden mapear totalmente a instrucciones MAC (Multiply and Accumulate), operaciones típicas en los procesadores DSP. Cada MAC equivale a 2 operaciones de punto flotante y nuestro DSP ejecuta 2 MAC por ciclo a 1 GHz, consumiendo 4 W activo y 0 W apagado. La CPU superescalar alcanzaba los 2.000 MFlops en las fases 2 y 3.

- f) **Rellena** la siguiente tabla justificando el tiempo y la potencia de cada fase. **Calcula** la energía parcial y total para determinar la duración de la batería.

Fases del Ciclo	Justificación Tiempo	Tiempo	Justificación Potencia	P (W)	Energía
Fase 1 (CPU)	10% de 1,5s	0,150 s	1 core activo	10 W	1,50 J
Fase 2 (DSP)	4x FP a $1/2F=2$ - 30% de 1,5s / 2	0,225 s	1 core bajo consumo + DSP	6 W	1,35 J
Fase 3 (DSP)	4x FP a $1/2F=2$ - 60% de 1,5s / 2	0,450 s	1 core bajo consumo + DSP	6 W	2,70 J
Margen (Espera)	Resto hasta 1 s	0,175 s	1 core bajo consumo	2 W	0,35 J
TOTAL		1,00 s		5,90 W	5,90 J
Duración bat.	$50000\text{J} / 5,9\text{ J/s} = 8474\text{ segundos} = 2,35\text{ horas}$				

El DSP-VLIW incorpora instrucciones SIMD-MAC de 128 bits (4 MACs de simple precisión) y es capaz de ejecutar 2 instrucciones SIMD por ciclo. Para mantener el consumo en 4 W el DSP reduce dinámicamente la frecuencia a 500 MHz cuando ejecuta instrucciones SIMD (Fase 3). Al vectorizar la Fase 3, el tiempo de espera (margen de seguridad) aumenta, lo que permite ejecutar la Fase 1 en modo bajo consumo (1 GHz y 2 W) en la CPU Superescalar.

- g) **Rellena** la siguiente tabla justificando el tiempo y la potencia de cada fase. **Calcula** la energía parcial y total para determinar la duración de la batería.

Fases del Ciclo	Justificación Tiempo	Tiempo	Justificación Potencia	P (W)	Energía
Fase 1 (CPU 1GHz)	10% de 1,5s $\times 2$ por 1GHz	0,300 s	core bajo consumo	2 W	0,60 J
Fase 2 (DSP)	4x FP a $1/2F=2$ - 30% de 1,5s / 2	0,225 s	1 core bajo consumo + DSP	6 W	1,35 J
Fase 3 (SIMD)	16x FP a $1/4F=4$ - 60% de 1,5s / 4	0,225 s	1 core bajo consumo+SIMD	6 W	1,35 J
Margen (Espera)	Resto hasta 1 s	0,250 s	1 core bajo consumo	2 W	0,50 J
TOTAL		1,00 s		3,80 W	3,80 J
Duración bat.	$50000\text{J} / 3,8\text{ J/s} = 13158\text{ segundos} = 3,65\text{ horas}$				