FPGA 三人分工与项目时间线

盘古 676 · HDMI 视频链路 · 任意角度图像畸变矫正

核心原则

前期共同打基础，随后三线并行，最后在同一条视频处理链上汇合。

9.20 - 11.20 执行版

面向 FPGA 零基础三人团队

01 | 原问题与选中文本

用户选中的五阶段路线

阶段	主题	学习 / 实现路径
第 1 阶段	FPGA 基础	LED → 按键 → 数码管 → UART → 状态机
第 2 阶段	视频	HDMI 彩条 → HDMI 输出 → HDMI 输入 → 原样输出
第 3 阶段	简单图像算法	反色 → 灰度 → 简单旋转
第 4 阶段	比赛核心	任意角度 → 坐标变换 → 插值 → 实时处理
第 5 阶段	优化	提高分辨率 / 帧率 → 流水线 → 资源优化

紧随其后的问题

“我们三个人应该怎么分工，应该学什么？”

回答的总原则

你们三个都是 FPGA 零基础，不建议一开始就完全拆成“只搞算法、只搞 HDMI、只搞 FPGA”。更合理的是：前期三个人一起学 FPGA 基础，进入项目后再明确分工。

一句话分工

一个人把 FPGA 搞深，一个人把算法搞深，一个人把视频链路搞深，但三个人都能看懂整个系统。

02 | 三人分工总览

成员	核心方向	最终主要负责
A：FPGA 主程	Verilog / FPGA	顶层设计、模块连接、时序、PDS、最终工程
B：图像算法	图像处理	旋转 / 矫正算法、坐标变换、插值、算法硬件化
C：视频与硬件	HDMI / DDR3	HDMI 输入输出、视频时序、缓存、板卡调试

如果某位成员软件能力相对强，更适合负责 B：图像算法，并在后期协助算法硬件化；可以先从 Python / OpenCV 切入，再逐步过渡到 Verilog。

03 | A：FPGA 主程

角色定位

A 是整个队伍的“总装厂”：不仅要会写模块，还要把 HDMI 输入、缓存、算法和输出真正接成一个工程。

必须重点学习

module / input / output / wire / reg / parameter

assign / always @(*) / always @(posedge clk)

if / else / case / 计数器 / 状态机 FSM / 模块例化

进阶内容：时钟、复位、PLL、RAM、FIFO、跨时钟域、流水线、定点数、时序约束。

工具流程

PDS → 仿真 → 综合 → 布局布线 → 时序分析 → 下载 FPGA

在项目中的职责

HDMI 输入模块

↓

图像缓存模块

↓

坐标计算模块

↓

插值模块

↓

HDMI 输出模块

A 的达标标准

拿到任何一个 .v 模块，至少知道输入输出是什么、怎么例化、怎么接进工程。

04 | B：图像算法

> **角色定位**
>
> B 负责回答：“任意角度畸变矫正到底怎么算？”前期甚至不需要 FPGA 板。

第一阶段：Python + OpenCV

- 学习 Python、NumPy、OpenCV，理解图像、RGB、像素坐标和二维坐标系。
- 先在电脑上完成正确的软件算法，再讨论定点化和 Verilog 实现。

坐标变换

二维旋转的核心公式：

$$x' = x \cos\theta - y \sin\theta$$

$$y' = x \sin\theta + y \cos\theta$$

实际处理图像时，还要考虑旋转中心、逆映射、边界处理和坐标取整。

双线性插值

当变换后的坐标不是整数，例如：

$$(x', y') = (123.4, 217.7)$$

图像中没有“0.4 个像素”，因此需要利用周围四个像素估算该位置的像素值。这就是后续 FPGA 算法的核心之一。

B 最重要的任务

原始图片

↓

Python / OpenCV

↓

输入角度

↓

坐标变换

↓

插值

↓

输出正确图片

> **先软件验证，再硬件化**
>
> 如果直接在 Verilog 里做算法，画面异常时很难判断是算法、定点数还是 FPGA 时序出错。先把软件结果作为“正确答案”，后续调试会清晰得多。

05 | C：视频与硬件

> **角色定位**
>
> C 专门研究图像怎样进入 FPGA、怎样离开 FPGA，以及视频链路如何稳定运行。

视频基础

- 分辨率：例如 1920 × 1080
- 帧率：例如 30 fps / 60 fps
- RGB 像素数据
- Pixel Clock：像素时钟
- HSYNC：行同步；VSYNC：场同步

HDMI 学习重点

初期不用深挖 TMDS 电气层，先弄懂并跑通 RGB 像素流：

```
HDMI IN
  ↓
视频解码 / 接收
  ↓
RGB 像素流
  ↓
FPGA
  ↓
RGB 像素流
  ↓
HDMI OUT
```

重点研究盘古 676 官方 HDMI Demo，并按以下顺序推进：

里程碑 1	HDMI 彩条输出
里程碑 2	R50 → HDMI IN → 盘古 676 → HDMI OUT → 显示器，实现视频透传
里程碑 3	加入 DDR3 / Frame Buffer，为任意角度处理保存部分或整帧图像

06 | 前三四天：三个人共同学习

正式分工前，三个人先完成相同的基础训练，避免后期各自只懂一小块，没人能把系统拼起来。

数字逻辑基础

↓

Verilog 基础

↓

组合逻辑

↓

时序逻辑

↓

计数器

↓

FSM

↓

Testbench

↓

看仿真波形

拿到开发板后，三个人一起完成

PDS 建工程 → LED 点灯 → LED 闪烁 → 按键控制 LED → 流水灯

> **共同底线**
>
> 三个人都能独立写一个 LED 闪烁程序。达到这里，再正式分成 A / B / C。

07 | 三条并行路线

A：FPGA 主程	B：图像算法	C：视频与硬件
Verilog ↓ FSM ↓ UART ↓ FIFO ↓ RAM ↓ 流水线 ↓ 模块整合	Python ↓ OpenCV ↓ 图像坐标 ↓ 旋转 / 逆映射 ↓ 双线性插值 ↓ 定点化 ↓ Verilog 实现	视频基础 ↓ HDMI ↓ 彩条 ↓ HDMI OUT ↓ HDMI IN ↓ 视频透传 ↓ DDR3

最终汇合

C：视频输入

↓

B：坐标变换 → 插值

↓

A：流水线与工程整合

↓

C：HDMI 输出

↓

显示器

三个人组队的价值，不是三个人做同一件事，而是三条路线并行推进，并能在接口处互相理解、互相验收。

08 | 项目时间线（9.20 - 11.20）

分工映射说明

日期节奏和验收节点来自参考图片；角色仍以本 PDF 为准：A 负责 FPGA 主程、缓存与工程整合，B 负责图像算法、坐标与算法硬件化，C 负责 HDMI 视频链路、板卡与现场调试。

9.20 - 9.26	环境与共同基础
A	FPGA 主程	安装 PDS / 下载器并整理工程；学习 Verilog、仿真和 RAM 读写；跑通点灯或串口。
B	图像算法	学习 Python、OpenCV 基本读图与显示；理解旋转、透视变换和像素坐标。
C	视频与硬件	整理板卡型号、HDMI 接口与官方例程；理解 HDMI 输入输出能力和视频基础。
本周验收	三个人都能编译、下载一个简单工程；明确开发板型号、例程位置及 HDMI 能力。

9.27 - 10.3	输出与软件算法验证
A	FPGA 主程	完成双口 RAM 仿真：一端写、一端读；为后续缓存接口做准备。
B	图像算法	用棋盘格或文档图片完成旋转、透视矫正的前后对比。
C	视频与硬件	跑通彩条或 HDMI OUT 例程，确认显示器能持续稳定显示。
本周验收	A 的 RAM 仿真波形正确；B 有矫正前后图片；C 能稳定输出画面。

10.4 - 10.10	输入链路与坐标对应
A	FPGA 主程	完成小尺寸测试图的行列地址计算、像素读出和基础模块接口。
B	图像算法	固定四个角点做透视变换，输出变换矩阵及“输出像素对应原图坐标”。
C	视频与硬件	跑通 HDMI IN 或厂商视频透传例程，接入 R50 或电脑 HDMI 源。
本周验收	显示器可见原始输入画面；B 能给出输出像素到原图的坐标映射。

10.11 - 10.17	接口约定与定点化
A	FPGA 主程	验证帧缓存 / 行缓存读写流程，确定 RAM / FIFO、有效信号与模块接口。
B	图像算法	把浮点计算改为适合 RTL 的定点计算，并用 Python 对比量化误差。
C	视频与硬件	确定首版分辨率、帧率、RGB / YUV 格式；记录视频时序及 HDMI 接口定义。
本周验收	形成《接口约定》：图像宽高、像素格式、坐标小数位和有效信号定义。

10.18 - 10.24	静态测试图的 FPGA 变换
A	FPGA 主程	搭建顶层处理链，连接缓存、坐标访问、插值和输出模块。
B	图像算法	编写坐标变换 RTL，先完成旋转或简单透视的一种，并提供仿真对照。
C	视频与硬件	将处理模块接入 HDMI 输出通路，配合静态测试图检查显示结果。
本周验收	FPGA 对静态测试图完成一个方向的变换，结果可与 Python 对照。

10.25 - 10.31	实时输入进入处理链
A	FPGA 主程	完成帧缓存读写、坐标访问、像素输出和顶层时序整合。
B	图像算法	调整参数格式，验证多个角度 / 四边形参数并输出参考结果。
C	视频与硬件	把实时 HDMI 输入写入帧缓存并送入处理链，处理结果从 HDMI 输出。
本周验收	实时输入画面出现可辨认的矫正结果；分辨率或帧率暂时较低也可。

11.1 - 11.7	稳定性与参数预设
A	FPGA 主程	优化地址计算、缓存读写和时序，配合排查边界、花屏及资源问题。
B	图像算法	校准典型演示场景参数，准备至少 3 组预设；有余力再做双线性插值。
C	视频与硬件	排查丢帧、闪屏、花屏、颜色和视频时序问题，完成长时间运行测试。
本周验收	连续稳定运行 30 分钟；至少 3 组矫正参数可以切换。

11.8 - 11.14	材料初稿与工程冻结
A	FPGA 主程	固化可运行工程，整理硬件结构图、资源利用率和时序数据。
B	图像算法	输出效果对比图、算法流程图及必要的误差 / 性能数据。
C	视频与硬件	准备现场接线和备用视频源，录制演示视频初版并核对操作流程。
本周验收	完成报告初稿、PPT 初稿和演示视频初版。

11.15 - 11.19	彩排与答辩准备
A	FPGA 主程	冻结最终工程并建立备份；准备硬件实现、优化与问题处理讲解。
B	图像算法	准备答辩中的算法原理、坐标变换、定点化和效果说明。
C	视频与硬件	完整彩排相机 → 板卡 → 显示器；准备备用 HDMI 源、接线与工程备份。
本周验收	最终工程、报告、PPT、演示视频全部完成；至少完整彩排两次。

11.20	提交日
A	FPGA 主程	提交最终工程与本地 / 云端双备份。
B	图像算法	提交算法资料、参数说明与备份。
C	视频与硬件	提交演示材料、接线说明与备份。
本周验收	所有材料提交完成，并由三个人交叉核对一次。

每周联调会（固定 60 - 90 分钟）

只做四件事：拉取同一版工程、现场运行、记录问题、确定下一周接口。不要等某个模块“完全写好”才合并。

09 | 首周验收目标

A：FPGA 主程

能够在 PDS 中编译、下载简单工程，并完成基础 Verilog / RAM 仿真。

B：图像算法

能用 Python / OpenCV 读取和显示图像，说明旋转、透视与坐标的基本关系。

C：视频与硬件

明确板卡型号、接口和例程位置，能说明 HDMI IN / OUT 链路及视频基础。

三个人共同

都能独立完成一次简单工程的编译与下载，并清楚下一周各自的接口任务。

首周先把环境、板卡、基础代码和资料路径确认清楚；第二周同步推进 HDMI 输出、RAM 仿真和软件算法验证。

10 | 每日互讲规则

每天晚上安排 15～20 分钟，每个人向另外两个人讲清楚当天最重要的一件事。

成员	示例主题
A	“今天 FIFO 是干嘛的。”
B	“为什么旋转要逆映射。”
C	“HSYNC 和 VSYNC 是什么。”

判断是否真正学会

能给另外两个人讲明白，才算真的学会。互讲也能及时暴露接口理解不一致，避免整合时才发现问题。

11 | 总结

如果目标是先把作品完整做出来并争取奖项，三个人没有必要同时成为 FPGA 大师。最合理的队伍结构是：

> **团队最终形态**
>
> 一个人把 FPGA 搞深，一个人把算法搞深，一个人把视频链路搞深，但三个人都能看懂整个系统。

执行时坚持三个顺序：

- 先共同打基础：每个人都能写、能仿真、能下载最简单的 Verilog 工程。
- 再三线并行：A 管工程整合，B 管算法正确性，C 管视频链路和缓存。
- 最后逐步汇合：先 HDMI 彩条，再输入输出透传，再简单图像处理，最后进入任意角度矫正和性能优化。

本文根据指定 ChatGPT
对话中的选中文本、问题与完整回答整理；在不改变核心建议的前提下，重新分节并优化了表格、路线图和公式排版。