























Findeo Brooder		4											щ																								
Video Encoder         Video Decoder         Video Decoder           VENC 1001         P1         AD2         VDEC 1001         #RESET         W1           VENC 101         P1         AD3         VDEC 1002         P2         VD           VENC 102         TX         AB4         VDEC 1002         P2         VD           VENC 103         #CSO0#HSO         AB4         VDEC 1002         P2         VD           VENC 104         PD         AC2         VDEC 1002         P3         VD           VENC 105         FELDWFSYNC         AA6         VDEC 1003         P6         VD           VENC 105         FELDWFSYNC         AA6         VDEC 1004         P6         UJ           VENC 105         FELDWFSYNC         AA6         VDEC 1007         P6         UJ           VENC 1010         FA         AC6         VDEC 1017         P6         UJ           VENC 1010         FA         AC6         VDEC 1017         P6         UJ           VENC 1014         FABEANK         AC7         VDEC 1017         HR         P6           VENC 1015         FABEANK         AC7         VDEC 1014         VS/FIELD         T7           VENC 1016		Interface Signal Name	B1	#SYNC	#BLANK	09	R6	R5	B2	G2	61	R4	R3	B3	B4	99	<u>G7</u>	63	5	B5	B6	G5	R7	G4	#PSAVE	R2	R0	B7	CLOCK	B0	Erickonorcha 11a			ection List		Sheet Bof 27	Mingy, avanuaxoccoi
Video Encoder         Video Decoder         Video Decoder           VENC 1001         P1         AD2         VDEC 1001         #RESET         W1           VENC 101         P1         AD3         VDEC 1002         P2         VD           VENC 102         TX         AB4         VDEC 1002         P2         VD           VENC 103         #CSO0#HSO         AB4         VDEC 1002         P2         VD           VENC 104         PD         AC2         VDEC 1002         P3         VD           VENC 105         FELDWFSYNC         AA6         VDEC 1003         P6         VD           VENC 105         FELDWFSYNC         AA6         VDEC 1004         P6         UJ           VENC 105         FELDWFSYNC         AA6         VDEC 1007         P6         UJ           VENC 1010         FA         AC6         VDEC 1017         P6         UJ           VENC 1010         FA         AC6         VDEC 1017         P6         UJ           VENC 1014         FABEANK         AC7         VDEC 1017         HR         P6           VENC 1015         FABEANK         AC7         VDEC 1014         VS/FIELD         T7           VENC 1016	Video DAC		VDAC 100	VDAC_IO1	VDAC 102	VDAC 103	VDAC 104	VDAC_IO5	VDAC 106	VDAC 107	VDAC 108	VDAC 109	VDAC 1010	VDAC 1011	VDAC 1012	VDAC 1013	VDAC 1014	VDAC_I015	VDAC 1016	VDAC 1017	VDAC_I018	VDAC_I019	VDAC_I020	VDAC_I021	VDAC_I022	VDAC_I023		VDAC_I025	VDAC_I026	VDAC_I027		MICTONASNII	Novi Sad Institute of Information	TI I 5000 FPGA AV Conn		.2007	Wolfings and American Section (1977)
Schematic Net Name   Interface Signal Name   Video Decoder		FPGA BALL	W	9/	U7	V5	V4	\ \	V2	90	US	2 4	n3	U2	5	18 <u>T</u>	177	T6	T5	T2	T	R8	R7	R6	R5	Т4	R3	R2	R1	P8		١,	◆ MCROWA	Title			
Schematic Net Name   Interface Signal Name   Video Decoder		Interface Signal Name	#RESET	P1	P2	CC	P0	#PWRDWN	P3	P4	P5	P6	P7	SFL	모 모	#INTRQ	VS/FIELD						Interface Signal Name	SDATA IN	BIT CLK	SDATA OUT	#ID_1	0_QI#	SYNC	#RESET							65
Schematic Net Name   Interface Signal Name   VENC   100	Video Decoder	chematic Net Name		VDEC_IO1	VDEC_IO2	VDEC_IO3	VDEC_IO4	VDEC_IO5	VDEC_IO6	VDEC_IO7	VDEC_IO8	VDEC_109	VDEC_IO10	VDEC_IO11	VDEC_IO12	VDEC_I013	VDEC_IO14				Audio Codec		Schematic Net Name	AC97 IO0	AC97 IO1	AC97 IO2	AC97_IO3	AC97_IO4	AC97_IO5	AC97_106							
Video Encoder   Schematic Net Name   VENC   100   VENC   101   VENC   103   VENC   104   VENC   1010   VENC   10		FPGA BALL	AD2	AD1	AB4	AB3	AC2	AC1	AA6	AB6	AD5	AC6	AD6	AC7	AC8	AD8	AC9						<b>FPGA BALL</b>	P7	P6	P5	P4	P3	P2	P1							2
Video Encoder   Schematic Net Name   VENC   100   VENC   101   VENC   103   VENC   104   VENC   1010   VENC   10		nterface Signal Name	2	P2	ΧL	#CSO/#HSO	P0	#VSO	FIELD/#VSYNC	#RESET	Р3	P4	P5	P6	TTXREQ	#HSYNC	#BLANK	DAL/#NITO	AL/#   3C	OLAIMIP P7	<del>-</del>																
AB2 AB1 AB1 Y7 Y7 Y6 AA4 AA3 Y5 Y4 AA4 AA3 W6 W6 W6 W7	Video Encoder		VENC_IO0	VENC_IO1	VENC_IO2	VENC_IO3	VENC_IO4	VENC_105	VENC_106	VENC_IO7	VENC_IO8	VENC_109	VENC_IO10	VENC_IO11	VENC 1012	VENC_1013	VENC_1014	VENC 1013	VENC DO	VENC 1017																	
		FPGA BALL	AB2	AB1	77	У6	AA4	AA3	λ2	Υ4	AA2	AA1	, X2	\ 	ZM	900	W5	//	4//	SW W	7.																

C

О

В

В

D

																																	Н		_	_
		Interface Signal Name	MDDIS	RESET	T <sub>x</sub> SLEW0	TxSLEW1	MDINT_L	CRS	COL	TXD3	TXD2	TXD1	TXD0	TX_EN	TX_CLK	TX_ER	RX ER	RX CLK	PAUSE	MDIO	MDC	RXD3	RXD2	RXD1	RXD0	RX DV	I			Fruskogorska 11a			n Connection List	Revision R002	neet Gof 27	ction Byist 1.1. Swald Resetar
	Ethernet	Schematic Net Name	ETH_IO0	ETH_101	ETH_102	ETH_103	ETH_IO4	ETH_105	ETH_IO6	ETH_IO7	ETH 108	ETH_109	ETH_I010	ETH_I011	ETH_1012	ETH_1013	ETH IO14	ETH 1015	ETH 1016	ETH 1017	ETH IO18	ETH 1019	ETH 1020	ETH 1021	ETH 1022	ETH 1023	I			MicronasNIT	Novi Sad Institute of Information Technology		TLL5000 FPGA Comunication Connection List	P005_C	07	D:\Working\.\\FPGA_Communication_Connection_Byst_1_1.Solath Resetar
		FPGA BALL	B23	A22	B22	A21	B21	A20	B20	A19	B19	B18	A17	B17	A16	B16	A15	B15	F14	E14	D14	E15	E16	D16	C15	A14				*	Z	in the second	TLL5	Size Number		File: D:\Wor
	Interface Signal Name	DATA0	DATA1	DATA2	DATA3	DATA4	DATA5	DATA6	DATA7	CLOCKOUT	STP	DIR	LXN	RESET						Interface Signal Name	PS2 KCLK	PS2 MCLK	PS2 MDATA	PS2_KDATA	PS2 EN	RS232 TX	RS232 RX	RS232 CTS	RS232_RTS							
USB	Schematic Net Name		USB_101	USB_102	USB_IO3	USB_IO4	USB_IO5	USB_IO6	USB_IO7	USB_IO8	OSB_IO9	USB IO10	USB IO11	USB_IO12				Serial Interface		Schematic Net Name	PS2 KCLK	PS2 MCLK	PS2 MDATA	PS2_KDATA	PS2 EN	RS232 TX	RS232 RX	RS232 CTS	RS232_RTS							
	FPGA BALL	E22	D22	C22	D21	C21	D20	D19	C19	D18	C18	D17	C17	E17						FPGA BALL	8 N	M5	<b>X</b>	M3	F	M2	M	Z	M6							
	Interface Signal Name	UI SW1			UI_SW4	UI_SW5	OI SW6	UI_SW7	UI_LED0	UI_LED1	UI_LED2	UI_LED3	UI_LED4	UI_LED5	U_LED6	UI_LED7	LCD_D3	CD_D2	LCD_D1	CD_D0	LCD_EN	LCD_R/#W	LCD_RS	LCD_L+	0\OC IN	U_JOY1	UI_JOY2	UI JOY3	5							
User Interface	Schematic Net Name	UI SW1		UI SW3	UI SW4	UI_SW5	9MS IN	UI_SW7	UI_LED0	UI_LED1	UI_LED2	U_LED3	UI_LED4	UI_LED5	UI_LED6	UI_LED7	ICD_IO0	LCD_101	LCD_102	LCD_103	LCD_I04	CCD_IO5	90I Q07	LCD_IO7	UI JOY0	U JOY1	UI JOY2	UI JOY3	1 1 1 1 1							
	FPGA BALL	67	Y10	Y11	Y12	W11	W12	W13	AB7	AB8	AB9	AA9	AA10	AA11	AD12	Y13	J22	K22	K21	121	M21	N21	M20	N20	AA21	AA22	AB23	AB24	2 LY							

В

 $\circ$ 

Q

Q

1 2 3

## SDRAM

FPGA BALL	Schematic Net Name	Interface Signal Name
P26	RAM_IO0	DQ1
P25	RAM IO1	DQ0
P24	RAM_IO2	DQ13
P23	RAM_IO3	DQ12
P22	RAM IO4	DQ14
P21	RAM IO5	DQ15
P20	RAM_IO6	DQ2
P19	RAM_IO7	CLK
R26	RAM_IO8	DQ4
R25	RAM_IO9	DQ3
R24	RAM_IO10	DQ11
T23	RAM_IO11	DQ9
R22	RAM_IO12	DQ10
R21	RAM_IO13	DQ5
R20	RAM_IO14	A8
R19	RAM_IO15	CKE
T26	RAM_IO16	DQ7
T25	RAM_IO17	DQ6
T22	RAM_IO18	RAS#
T21	RAM_IO19	DQM0
T20	RAM_IO20	A7
T19	RAM_IO21	A9
U26	RAM_IO22	CAS#
U25	RAM_IO23	WE#
U24	RAM_IO24	DQ8
U23	RAM_IO25	DQM1
U22	RAM_IO26	BA0
U21	RAM_IO27	A5
V25	RAM_IO28	CS#
V24	RAM_IO29	DQ29
V23	RAM_IO30	DQ28
V22	RAM_IO31	A0
<u>U20</u>	RAM_IO32	A6
V20	RAM_IO33	DQM3
W26	RAM_IO34	BA1
W25	RAM_IO35	A11
W24	RAM_IO36	DQ27
W23	RAM_IO37	DQ26
V21	RAM_IO38	A4
W22	RAM_IO39	DQM2
Y26	RAM_IO40	A1
Y25	RAM_IO41	A10
W21	RAM_IO42	A3
W20	RAM_IO43	DQ31
AA26	RAM_IO44 RAM_IO45	DQ16
AA25		A2
Y23	RAM_IO46	DQ25
Y22 AA24	RAM_IO47 RAM IO48	DQ18
		DQ24
AA23 AB26	RAM_IO49 RAM_IO50	DQ23
AB25	RAM_IO50	DQ19 DQ17
Y21	RAM IO52	DQ17
Y20	RAM IO53	DQ21
AC26	RAM IO54	DQ30 DQ22
AC25	RAM IO55	DQ22
A020	TVAIVI_IOOO	DQZU

2

## SD/MMC

FPGA BALL	Schematic Net Name	Interface Signal Name
J21	MMC_IO0	DI/CD/CMD
K20	MMC_IO1	SW_CI
H21	MMC_IO2	CD/DAT3
J20	MMC_IO3	DAT2
L19	MMC_IO4	Do/DAT0
L20	MMC_IO5	CLK
M19	MMC_IO6	DAT1
N19	MMC_IO7	SW_WP

## FLASH

FPGA BALL	Schematic Net Name	Interface Signal Name
F6	FLASH IO0	WE#
F5	FLASH IO1	A21
E4	FLASH IO2	A0
E3	FLASH IO3	CE#
D2	FLASH IO4	DQ2
D1	FLASH IO5	DQ9
G7	FLASH IO6	A22
G6	FLASH IO7	RESET#
E2	FLASH IO8	DQ3
E1	FLASH IO9	DQ10
F4	FLASH IO10	OE#
F3	FLASH IO11	DQ0
G5	FLASH IO12	WP#
G4	FLASH IO13	DQ8
F2	FLASH IO14	DQ4
F1	FLASH IO15	DQ11
H7	FLASH IO16	A15
H6	FLASH IO17	A13
G2	FLASH IO18	DQ5
G1	FLASH IO19	DQ12
H5	FLASH IO20	RY/BY#
	FLASH IO21	A12
H4	FLASH IO22	DQ1
H3	FLASH IO23	A5
H2	FLASH IO24	DQ6
H1	FLASH IO25	DQ13
	FLASH IO26	A14
K7	FLASH_IO27	A10
J5	FLASH IO28	A18
J4	FLASH IO29	A4
J3	FLASH IO30	A3
	FLASH IO31	DQ14
K6	FLASH IO32	A11
K5	FLASH IO33	A17
K4	FLASH IO34	A2
K3	FLASH IO35	A1
K2	FLASH IO36	DQ15/A 1
K1	FLASH IO37	DQ7
L8	FLASH IO38	A19
L7	FLASH IO39	A9
L6	FLASH IO40	A6
L5	FLASH IO41	A7
L2	FLASH IO42	A16
	FLASH IO43	BYTE#
M8	FLASH IO44	A20
M7	FLASH IO45	A8
	_	

P	MicronasNI Novi Sad Institute of Info	Novi Sad
Title	TLL5000 FPGA Mei	mory Connection List
Size A4	Number P005_D	Revision R002
Date:	25.1.2007	Sheet Dof 27
File:	D:\Working\\FPGA_Memory_Con	nection Dinaturi BlySchilancResetar
	3	4

ע





















