アーキテクチャ検討報告書(Group18)

1029-28-9483 勝田 峻太朗 1029-28-1547 住江 祐哉

2018年5月9日

概要

要求仕様

- 16bit 固定長命令を読み込む
- ロード・ストアアーキテクチャと 2 オペランド形式の命令セット (演算 add,sub,and,or) を実装する
- 分岐命令 (無条件/条件) を実装する.
- 入出力命令・停止命令も実装する
- ジャンプ命令の実装.

設計目標

5 ステージパイプラインプロセッサを作る. 余裕があれば, ハザードやフォワーディングにも対応する.

方針

始め、トップダウン形式でプロセッサ全体をモジュールに分割し, 設計を検討する. 以下に分割した各モジュールを示す.

IF:命令フェッチ (p1.v)

プログラムカウンタ、命令メモリを含むモジュールであるマルチプレクサ、加算器も含むこのモジュールで 16bit 固定長命令が書かれたプログラムを命令メモリから読み出し、このプロセスで行う命令を決定する

ID:命令デコードとレジスタフェッチ (p2.v)

読み出したり、書き込んだりするためのデータが保存されたレジスタ、符号拡張器が含まれているモジュールである。このモジュールではレジスタからの読み出しと、命令セットに書かれている定数のビット変換を行う。制御もここで行う。

EX:命令実行とアドレス生成 (p3.v)

ここで演算命令の演算を行うビットシフタ、加算器、ALU、マルチプレクサが含まれる

$MEM: \forall \exists \forall \cdot \neg \neg \neg \forall \exists (p4.v)$

データメモリとそれに対する読み込み、書き込み機能を持つ.

WB:レジスタ書き込み (p2.v)

ロード命令, 演算命令など, レジスタへの結果の書き込みなどを必要とする場合, レジスタに書き込みを行う. ただし, レジスタは p2.v に存在するため, p2.v 内にクロックを送り処理する.

コントローラー (Controller.v)

全体に適切なクロックを送り、マルチサイクル実行を実現するモジュール.

特長

- 8本の汎用レジスタ
- 16bit,4096words の主記憶と命令メモリ
- 5ステージによるパイプライン方式による実行
- ハーバード・アーキテクチャ

高速化/並列処理の方式

パイプライン処理により,リソースを効率的に使い,高速化を目指す.

性能/コストの予測

性能

コスト

論理素子の数はパイプライン化しないので 1000 を切ることを目指す