

PicoSoC 移植与验证进展汇报

基于 RISC-V 的 SoC: C 固件、AXI-Lite 外设驱动与 FPGA 验证

葛良晨

组会汇报

2026 年 5 月 21 日

项目背景与进展概览

项目目标

- 基于 PicoRV32 (RV32IMC) 构建完整 SoC
- AXI4-Lite 总线统一连接外设
- C 语言固件开发与设备驱动
- FPGA 原型验证

当前进展 ✓

- ① SoC 集成: CPU + AXI4-Lite + 外设
- ② C 工具链: GCC + Linker + 启动代码
- ③ 外设驱动: UART / SPI / BRAM / GPIO
- ④ FPGA 验证: UART 输出, GPIO LED
- ⑤ 仿真验证: SPI 全双工传输

DC 综合资源统计

指标	数量
Leaf Cell (叶子单元)	~47,000
Sequential Cells (时序)	~35,600
Combinational Cells (组合)	~11,400
Buf/Inv Cells	2,291
Buf	1,357
Inv	934
Hierarchical Cells	182
Cell Types (References)	13 种
Nets (线网)	~59,000
Ports (端口)	~8,800

关键瓶颈：SRAM 推断为寄存器阵列

sram_1rw_wrapper (4 KiB BRAM) 行为级模型
被 DC 推断为触发器阵列：

$$1024 \times 32 \text{ bits} \approx 32\text{K flip-flops}$$

⇒ 约 **90%** 时序单元来自 SRAM 寄存器推断

去掉 SRAM 后（逻辑部分估算）

类型	数量
逻辑触发器 (CPU + 外设)	~3,600
组合逻辑单元	~11,400
总逻辑单元 (GTECH)	~15,000

真实 ASIC 应将 SRAM 替换为 Memory Compiler 宏（面积可减少 10-50×）

TSMC 28nm HPC+ 综合结果

tcbn28hpcplusbwp40p140ssg0p72v125c_ccs


指标	数量
Ports	2,075
Nets	105,964
Cells (总计)	104,343
Combinational	68,918
Sequential	35,415
Buf/Inv	1,712
References	24 种

面积	数值
Combinational area	45,949.68
Noncombinational area	67,028.60
Buf/Inv area	486.23
Total cell area	112,978.28


层次化面积分布

模块	面积	占比
sram_u (SRAM 4 KiB)	102,419.48	90.7%
cpu_axi/picorv32_core	9,447.23	8.4%
pcpi_mul	948.15	0.8%
pcpi_div	908.33	0.8%
uart_axi	647.64	0.6%

PicoSoC 系统架构总览



地址空间布局 (Memory Map)




0x0000_0000
Internal SRAM (16 MiB)

0x0100_0000
XIP SPI Flash (16 MiB)

0x0200_0000
MMIO: UART/SPI/GPIO

AXI4-Lite SPI Master 架构



设备驱动概览

外设	基地址	关键寄存器	驱动功能
UART	0x0200_0000	DAT, DIV	串口收发, printf 格式化输出
SPI	0x0200_0100	CTRL, TX_MEM, RX_MEM	全双工传输, CPOL/CPHA 配置
GPIO	0x0200_0200	OUT, DIR, IN	LED 控制, 按键输入
BRAM	0x0000_0000	—	C 指针直接读写 SRAM

- 外设统一编址在 AXI4-Lite 总线上, CPU 通过 load/store 指令访问
- C 驱动通过 volatile 指针映射外设寄存器地址
- MMR 寄存器 RTL 由 Python 脚本自动生成

C 固件结构与构建流程

固件内存布局

- .text —XIP Flash (0x0100_0000)
- .rodata —XIP Flash
- .data —SRAM (初始化数据)
- .bss —SRAM (零初始化)
- .stack —SRAM 顶部向下增长

构建流程

C 源码 $\xrightarrow{\text{riscv32-gcc}}$ ELF $\xrightarrow{\text{objcopy}}$ BIN $\xrightarrow{\text{烧录}}$ SPI
Flash $\xrightarrow{\text{XIP}}$ 执行


工具链

- riscv32-unknown-elf-gcc
- 定制 Linker Script (.ld)
- 汇编启动代码 (crt0.S)

SPI 仿真实验验证

测试用例

- 1 单字节写 (SPI Mode 0)
- 2 单字节读 (SPI Mode 0)
- 3 多字节连续传输 (8/16/32B)
- 4 四种 SPI 模式 (Mode 0/1/2/3)
- 5 多时钟分频 (div=2/4/8/16)
- 6 多片选控制 (CS[0:3])



仿真结果

所有测试用例通过。SPI Master @ 50 MHz
sysclk, div=4 (12.5 MHz SCLK), MISO/MOSI
数据比对正确。

SPI 仿真波形：串口日志

```
[UART] SPI self-test start
[UART] <CR>
[3500000000] cycle=350000
[4000000000] cycle=400000
[4500000000] cycle=450000
[5000000000] cycle=500000
[5500000000] cycle=550000
[UART] TX: AA 55 12 34 AB CD 00 FF
[UART] <CR>
[6000000000] cycle=600000
[6500000000] cycle=650000
[7000000000] cycle=700000
[7500000000] cycle=750000
[8000000000] cycle=800000
[8500000000] cycle=850000
[UART] RX: AA 55 12 34 AB CD 00 FF
[UART] <CR>
[9000000000] cycle=900000
[9500000000] cycle=950000
[10000000000] cycle=1000000
[10500000000] cycle=1050000
[11000000000] cycle=1100000
[11500000000] cycle=1150000
[UART] SPI single-byte (0x5A) -> RX: 5A
[UART] <CR>
[12000000000] cycle=1200000
[12500000000] cycle=1250000
[13000000000] cycle=1300000
[UART] SPI self-test done
[13500000000] cycle=1350000
[UART] <CR>
[UART] 1
[UART] <CR>
[14000000000] cycle=1400000
[UART] 0
[UART] <CR>
[14500000000] cycle=1450000
[15000000000] cycle=1500000
[15500000000] cycle=1550000
[UART] PicoSoC Goodbye!
[UART] <CR>
SIM FATAL: CPU trap asserted at cycle 1586345, time 1586345500
$finish called from file "./soc/tb/picosoc_soc_tb.v", line 134.
$finish at simulation time 1586355000
```

进展总结与后续计划

模块	状态
PicoSoC 系统集成	✓ 完成
C 固件工具链	✓ 完成
UART 驱动 (FPGA)	✓ 完成
GPIO/LED 驱动	✓ 完成
SPI 驱动 (仿真)	✓ 完成
BRAM 内存访问	✓ 完成
SPI FPGA 实测	进行中
I2C/Timer 外设	规划中

后续工作

- ① SPI 外围设备 FPGA 联调
- ② I2C Master 控制器开发
- ③ Timer / PWM 硬件模块
- ④ 中断控制器 (PLIC)
- ⑤ JTAG 调试接口
- ⑥ ASIC 后端流程评估

PicoRV32 资源消耗 (官方数据)

Xilinx 7-Series FPGA, area-optimized synthesis

Core Variant	Slice LUTs	LUTs as Memory	Slice Registers
PicoRV32 (small)	761	48	442
PicoRV32 (regular)	917	48	583
PicoRV32 (large)	2019	88	1085

- **small** 一无 CSR 指令、无两级移位、mem_rdata 外部锁存、不捕获非对齐访问与非法指令
- **regular** 一默认配置，面积/性能平衡
- **large** 一开启 PCPI、IRQ、MUL、DIV、BARREL_SHIFTER、COMPRESSED_ISA

谢谢！ 欢迎提问与讨论

葛良晨

2026 年 5 月 21 日