

破局“内存墙”与“互联墙”： AI 基础设施接口互联深度调研

痛点分析 · 行业标杆 · 标准演进 · 创业方向

葛良晨

组会汇报 · AI 基础设施分析

2026 年 5 月 25 日


汇报大纲

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向
- 6 总结与展望

本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向
- 6 总结与展望

算力与数据传输的剪刀差



核心矛盾

算力持续狂飙，但内存带宽与互联速率的增长远远落后——
瓶颈正从“计算受限”向“内存受限” & “通信受限”不可逆转地转移。

四大核心痛点

1

“内存墙”危机

HBM 产能售罄, KVCache
CPU 内存通道物理上限

2

封装与 Reticle 极限

掩膜版天花板 → Chiplet
3D 堆叠良率 ~60%

3

信号完整性崩塌

PCIe 6.0: 64 GT/s PAM4
PCIe 7.0: 128 GT/s PAM4
通道损耗 <32 dB → 铜线几英寸

4

封闭协议 + MoE 困境

NVLink 生态锁定
MoE 多播长尾延迟 ~10ms
“吵闹邻居”效应

本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析**
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向
- 6 总结与展望


痛点 1: “内存墙”与 KVCache 瓶颈

现状


- LLM 长上下文 → KVCache 指数增长
- 单卡 HBM 容量有限 (H100: 80 GB, H200: 141 GB)
- SK Hynix 2026 年全部 **HBM** 产能已售罄
- CoWoS 封装产能极度紧张

后果


- 内存价格飙升, 推高 TCO
- CPU DRAM 扩展受限于通道数
- RDMA 方案延迟过高 → GPU 闲置
- TTFT 无法满足推理 SLA



痛点 2: Reticle 极限与 Chiplet 转型



痛点 3: 高速信号物理极限



关键结论

PAM4 + 128 GT/s → 传统铜线 几英寸内严重畸变 → 必须引入 Retimer / 光互联


痛点 4: MoE 路由困境与“吵闹邻居”

MoE 多播挑战

- 256 专家中激活 8 个，分布在不同 GPU
- 交换机多播配置长尾延迟 ~ 10 ms
- 训练时被迫限制专家分布 ≤ 4 节点
- 硬件妥协 $\rightarrow$ 模型能力受损

Noisy Neighbor


- GPU/NIC/SSD 共享 PCIe 交换核心
- SSD I/O 抢占仲裁 $\rightarrow$ GPU 流阻塞
- 不可预测的延迟抖动
- **AI 集群效率严重下降**



本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向
- 6 总结与展望

“Purpose-Built Connectivity for Rack-Scale AI”



物理层: Aries Retimer & Smart Cable

Aries DSP Retimer

- 64 GT/s PAM4 SerDes
- 信号传输距离 可靠延长 3×
- 填补 32 dB 损耗预算鸿沟
- 小型封装, 集成 AC 耦合电容

Aries Smart Cable Module

- 有源电缆 (AEC) 技术
- 密集 AI 机架内部署 PCIe/CXL
- 释放跨机架 GPU-GPU 拓扑
- 灵活时钟模式



DSP 均衡 + 时钟恢复 → 延展 3×

物理层：Taurus 以太网智能线缆

- 支持 **800G** (100G/Lane PAM4) 以太网
- 极细铜缆 (30/32/34 AWG) → 3 m 可靠连接
- 弯曲半径减半 → 优化散热气流
- 内置 PRBS 发生器/检查器
- 实时温度、电压遥测
- 安全固件无线更新 (OTA)

对比传统方案

- 替代粗重无源铜缆
- 替代昂贵有源光缆 (部分场景)
- 大幅简化机架布线
- ToR 到 NIC 连接首选


内存层：Leo CXL 智能内存控制器

Leo 核心能力

- CXL 2.0 协议，支持内存扩展 & 池化
- 单控制器 **2TB** 容量扩展
- 服务器内存容量 $\uparrow 1.5\times+$
- 端到端数据完整性保护
- 服务器级 RAS 定制化

软件协同：MemVerge

- **Elastic Memory**：动态按需分配 CXL 池内存
- 实时监控内存热力图
- 消除 OOM 崩溃
- 解决“内存搁浅”问题
- **Gismo**：零 IO 共享内存对象



交换层：Scorpio Smart Fabric Switch

P 系列：硬件隔离消除 Noisy Neighbor

- 32-320 通道全矩阵配置
- GPU/CPU/NIC “连接岛” 与 SSD “连接岛” 物理隔离
- 独立交换核心 + 独立仲裁逻辑 → 零性能损耗

X 系列：硬件加速破解 MoE 瓶颈

- 320 通道 + **Hypercast** 硬件多播引擎
- **In-Network Compute**: 交换机内直接聚合
- AI 集合操作效率 $\uparrow 2\times$, 单跳连接 80 加速器
- 直接内存语义通信, 绕过 CPU 协议栈

安全

Secure Boot + 不可变硬件信任根 (RoT) → 全链路防篡改 + COSMOS 遥测

混合网络架构：Marvell & XConn

Marvell 收购 XConn (\$5.4 亿)

- **Apollo 2**: 业界首款混合交换芯片
- 单硅片同时处理:
 - CXL 3.1
 - PCIe Gen 6.2
- **Structera S** 系列: 260 通道
- 消除多级级联

战略意图

- 统一开放 Fabric 平台
- 目标: 挑战 NVIDIA NVLink 垄断
- 不绑定单一协议生态

混合交换 → 统一互联的终局形态


Enfabrica: 超级网卡 (SuperNIC) 新范式

ACF-S Millennium 芯片


- **3.2 Tbps** 吞吐量 SuperNIC
- 多端口 800G 以太网
- 32 端口多路径喷射
- 4× 传统网卡带宽

技术亮点

- Multi-path Spraying: 非点对点、多路径冗余
- 网络阻塞时无缝负载均衡
- 极度容错的并发数据通道
- 已获 \$1.15 亿 C 轮融资



Eliyan: 标准封装下的高性能 Die-to-Die



- NuLink PHY: 高级均衡 + 信道调制, 兼容 UCIe/BoW 开放标准
- 单向速率: 64G $\rightarrow$ **224G**, 研发 448G

终局形态：硅光与共封装光学 (CPO)

Ayar Labs

TeraPHY 光学 I/O 芯片

CPO 架构: **8 Tbps**

5-10× 带宽 vs 铜

4-8× 能效提升

10× 延迟降低

\$5 亿 E 轮, 估值 \$37.5 亿

Celestial AI

Photonic Fabric

3D 垂直共封装

不占硅片边缘面积

释放 HBM 集成空间

Marvell \$32.5 亿收购

Avicena

GaN 微型 LED 阵列

超低功耗短距光通信

替代高速激光器

高并发、低单路速率

10m 内互联新范式

当铜互联触达物理极限 → 全光网络是唯一出路

本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进**
- 5 五大创业方向
- 6 总结与展望

开放标准突围：UALink & UEC

UALink (Scale-Up)

- **1.0** (2025): 单通道 200G/128G
- 单 Pod 直连 **1,024** 加速器
- 原生 Load/Store 内存语义
- **2.0** (2026 Q2): 引入 In-Network Compute
- 兼容 UCle 3.0 Chiplet 标准

UEC (Scale-Out)

- **1.0** (2025), 1.0.2 (2026)
- 重构以太网协议栈
- 灵活拥塞管理 (CMS)
- 多路径并发喷射
- 微小报文性能极致优化
- → 接近无损网络性能

共同目标

打破 NVLink 等封闭协议垄断，建立多厂商、开放、互操作的 AI 互联标准

128 GT/s → 眼图完全闭合

Keysight

N5991PB7A 自动化接收器测
API 联动 M8050A BERT
TP2/TP3 微秒级精准校准

Viavi

Xgig PCIe 7.0 协议分析平台
全栈协议解码 (PCIe/CXL/NVMe)
LTSSM 强制覆盖测试

关键变革


手动调示波器 → **AI** 驱动自动化验证
传统线缆探测 → 超低损耗插入器
流片后测试 → 流片前数字孪生仿真

测试验证是 PCIe 7.0 时代最容易被忽视的隐形壁垒

本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向**
- 6 总结与展望

创业方向全景图



方向一：CXL 原生语义的推理存储中间件

痛点

现有 Linux 内核未针对 CXL NUMA 优化，传统 RDMA 多级开销导致 KVCache 跨节点效率极低

技术路线：

- ① 弹性内存服务：内核级热力图监控 + 亚毫秒 CXL 映射 → 消除 OOM
- ② 原生 KVCache 底座：基于 Beluga 架构，GPU 直接 Load/Store 远程 KVCache
- ③ Zero-IO 张量管理器：CXL 共享内存消除网络拷贝

核心指标

- TTFT ↓ **89.6%** (Beluga 实测)
- 吞吐量 ↑ **7.35×**
- 完全旁路 CPU & RDMA 协议栈

商业价值

被云厂商收购的极高潜力

方向二：标准封装的 D2D 互联 IP

痛点

CoWoS 先进封装成本极高、产能瓶颈严重 → AI 芯片出货受限

- 对标 Eliyan NuLink 技术
- 标准有机基板实现先进封装级 D2D 带宽
- 混合信号均衡 + 高级 FEC
- 64G PAM4 → 224G → 448G
- 兼容 **UCIe 3.0 & BoW** 开放标准

附加高价值方向

- Chiplet 内网硬件防火墙
- 基于 UCIe UDA 的异常检测 IP
- 防硬件木马窥探显存

即插即用的模块化 IP → 颠覆半导体制造成本结构

方向三：多协议融合智能 SuperNIC

痛点

AI 集群需同时处理以太网摄入 + UALink 纵向互联 + CXL 内存解构，现有 NIC 成瓶颈

混合 Fabric 交换引擎

单硅片原生支持：

- 以太网 (UEC 标准)
- PCIe 6.0/7.0
- CXL 3.1
- UALink 1.0/2.0

对标：XConn Apollo 2

弹性 AI 通信 SuperNIC

- 多端口 800G 超以太网
- 硬件卸载 AllReduce/AllGather 等集合通信
- 多路径容错 + 动态流量喷射
- 大幅降低尾随延迟

对标：Enfabrica ACF-S (3.2 Tbps)

方向四：硅光与 CPO 核心组件

终局判断

铜互联在 1.6T/3.2T 时代触及物理天花板 → 全光网络是唯一出路

TFLN 调制器

- 薄膜铌酸锂
- 超宽调制带宽
- 极低信号损耗
- 支撑 3.2 Tbps 节点
- 对标 Lightium

MicroLED 阵列

- GaN 微型 LED
- 高并发、低单路速率
- 极低系统能耗
- Tbps 级聚合带宽
- 对标 Avicena

全光计算 + OCS

- 光域内矩阵乘法
- 消除“光-电-光”转换
- MEMS 光路切换矩阵
- 纳秒级拓扑重构

方向五：AI 驱动的协议验证系统

痛点

PCIe 7.0 128 GT/s: 眼图闭合是常态 → 手动调示波器已不可能

AI 测试中间件平台

- 标准 API 控制底层仪器
- ML 自动寻优均衡器设置
- 预测 Rx 温度/电压脆弱点
- 全自动 TP2/TP3 校准
- 一键生成 PCI-SIG 合规报告

数字孪生 EDA

- 超低损耗探测插入器
- 全链路阻抗仿真
- 过孔分布 & 连接器建模
- 流片前识别眼图闭合风险

测试设备巨头垄断硬件 → 软件算法层存在巨大空白

本节内容

- 1 背景：AI 基础设施的系统性危机
- 2 痛点深度分析
- 3 行业标杆：Astera Labs 与前沿企业
- 4 前沿互联标准演进
- 5 五大创业方向
- 6 总结与展望

核心结论

本质：算力狂飙引发系统级“木桶效应”——“互联墙”与“内存墙”是当前最短的木板

趋势：高度解耦化 → 动态池化 → 开放标准化 → 光子化

短期务实地：DSP Retimer + 智能线缆 + 混合交换芯片 + CXL 内存调度中间件

长期决胜点：TFLN/CPO 光电融合 + UALink/UEC 开放标准 + 全光计算

掌握核心痛点 → 掌握通向下一代计算纪元的钥匙

参考文献 I

-  AI and Memory Wall. arXiv. <https://arxiv.org/html/2403.14123v1>
-  Marvell's \$540M XConn Acquisition. Introl Blog, 2026. <https://introl.com/blog/marvell-xconn-acquisition-cxl-ualink-infrastructure-2026>
-  Beluga: CXL-Based KVCache Management. arXiv. <https://arxiv.org/html/2511.20172v2>
-  Eliyan: \$50M Raised. Pulse2. <https://pulse2.com/eliyan-50-million-funding/>
-  The Chiplet Revolution. Design & Reuse, 2025.
-  Aries PCIe/CXL Smart DSP Retimers. Astera Labs.
-  PCIe Test and Validation Solutions. Tektronix.
-  PCIe 7.0 Roundup. All About Circuits, 2026.
-  The Long & Short of AI. Astera Labs.

参考文献 II

-  UALink Roadmap Insights. UALink Consortium, 2026.
-  Scorpio Smart Fabric Switch. Astera Labs.
-  Aries PCIe/CXL Smart Cable Modules. Astera Labs.
-  Taurus Smart Cable Module Product Brief. Astera Labs.
-  Leo CXL Smart Memory Controllers. Astera Labs.
-  CXL Technology Deep Dive. MemVerge.
-  Beluga. ResearchGate, 2025.
-  XConn Buy Unveils Marvell's AI Connectivity Imperative. EE Times, 2026.
-  Enfabrica Raises \$115M. IAG Capital Partners, 2026.
-  Enfabrica Raises \$125M Series B. Enfabrica Blog.

参考文献 III

-  Eliyan Secures \$50M in Strategic Investments. Eliyan.
-  Technology. Eliyan. <https://eliyan.com/technology/>
-  Eliyan Sets New Standard for Chiplet Interconnect. Eliyan, 2025.
-  Ayar Labs Raises US\$500M. Optics & Photonics News, 2026.
-  Ayar Labs Closes \$500M Series E. Ayar Labs, 2026.
-  Marvell to Acquire Celestial AI. Marvell, 2026.
-  Optical Component Startup Tracker. Signal AI, 2025.
-  UE-Specification 1.0.2 Release Notes. UEC, 2026.
-  Illuminate High-Speed PCIe Lanes. Keysight Blogs.
-  VIAVI PCIe 7.0 Protocol Analysis. Viavi Solutions.



Anritsu PCI-Express 6.0/7.0 Signal Integrity. Anritsu, 2025.

谢谢！ 欢迎提问

葛良晨

2026 年 5 月 25 日