

AI 领域的接口互联与研究方向

技术现状 · 前沿探索 · 未来方向

葛良晨

组会汇报

2026 年 5 月 25 日

- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析
- 5 前沿研究方向
- 6 技术路线与展望

- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析
- 5 前沿研究方向
- 6 技术路线与展望

背景



痛点



机遇



- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析
- 5 前沿研究方向
- 6 技术路线与展望

CXL 为什么快：总线级内存直连

物理层：复用 PCIe，不重新造轮子

- 底层直接跑在 PCIe 5.0/6.0 物理通道上
- 利用成熟的 SerDes、布线、连接器生态
- 天然享受 PCIe 每一代速率翻倍的红利

协议层：缓存行是唯一“语言”

- 上层不再是 TCP/UDP 网络语义，而是内存语义
- 数据传输单位：**64 字节缓存行 (Cache Line)**
- CPU 通过 Load / Store 指令直接读写远端内存
- 硬件自动维护多核缓存一致性 (CXL.cache / CXL.mem)

传输路径对比

传统网络路径 (RDMA / TCP):

CPU → 内存 → 组装网络包
→ NIC 网卡 → 交换机 → NIC
→ 拆包 → 内存 → CPU
→ 多级拷贝 + 协议栈开销

CXL 路径:

CPU --- 64B 缓存行 --- CXL ASIC
(如 Scorpia / Leo)
→ 零网卡、零拆包、零协议栈
→ 硬件总线上直飞，不落地

一句话总结


CXL = PCIe 的物理底座 + 内存语义的灵魂

不经过网卡，不组装网络包，**64 字节缓存行**在总线硬件直飞

Leo: 让 CXL 落地的智能内存控制器

Leo 是什么

- Astera Labs 专为 CXL 标准研发的智能内存控制器芯片
- 一端通过 CXL 协议接 PCIe 插槽，另一端接成排普通 DDR 内存条
- CPU “误以为”远端内存就是原生本地内存 → 超级转接头



为什么 LLM 时代需要 Leo

- LLM 推理/训练不缺算力，缺内存
- 模型参数动辄几百 GB，主板内存插槽早已插满
- Leo 让服务器通过 PCIe 插槽继续加内存

痛点一：内存容量瓶颈 → E-Series 内存扩展



→ 单台服务器内存容量直接翻倍甚至更多，延迟极低


痛点二：内存闲置孤岛 → P-Series 内存池化

Server A (AI 任务，内存爆满) ---
Server B (网页托管，70% 闲置) --- Leo P = CXL 共享内存池
Server C (常规负载) ---

按需划出，用完收回 → 消除 Stranded Memory，大幅降低 TCO

Taurus: 以太网智能线缆模块 (Smart Cable Module)

- 在铜缆连接器内部嵌入 **DSP Retimer** 芯片, 将无源 DAC 变成有源电缆 (AEC)
- 解决数据中心机架内交换机 ↔ 服务器 / 交换机 ↔ 交换机的物理层瓶颈
- 为什么不用无源直连铜缆 (DAC)? 无源铜缆距离稍长信号就畸变
- 为什么不用光模块? 成本过高, 短距场景不划算



Aries / Scorpio / Leo 三大芯片系列对比

	Aries (Smart Retimer)	Scorpio (Smart Switch)	Leo (Memory Controller)
核心问题	信号完整性 (Signal Integrity)	拓扑路由 (拓扑 & 路由)	内存容量与池化
网络层级	物理层 (PHY)	数据链路层 / 网络层	内存层 (CXL)
I/O 比	1 : 1 (一条进, 一条出)	M : N (多端口交换矩阵)	1 : N (一控多内存)
类比	长线驱动器 / Repeater	AXI Crossbar Switch	内存扩展坞
对数据干预	不解析目的地, 只还原电气信号	解析包头, 按地址动态投递	地址映射, 透明扩展
AI 架构角色	让 GPU 能插得更远, 跨机架连接	让成百上千 GPU 组成无死角超级网络	让每台 GPU 服务器拥有用不完的内存

Astera Labs 产品线与国内对标

Astera 产品	核心痛点	国内对标企业	竞争状态
Aries (Retimer)	物理层高速信号衰减	澜起科技、谱瑞 (Parade)	国内头部已量产 PCIe 5.0, 正研发 6.0, 处于全球第一梯队
Leo (CXL 内存控制器)	内存容量扩展与池化	澜起科技	全球领跑阵营, 已推出 CXL 3.1 方案并送样
Scorpio (交换芯片)	多 GPU/节点复杂路由	芯动科技、澜起科技 (研发中)	国产突破初期, 120 通道 PCIe 5.0 交换芯片已落地
Taurus (智能 AEC)	机架内线缆降本降耗	兆龙互连、瑞可达、澜起科技	400G/800G AEC 制造成熟, 核心 DSP 芯片逐步国产化

客观差距：两块短板仍需追赶

软件生态护城河

Astera Labs 的核心壁垒不仅是芯片本身, 更是 COSMOS 软件套件——管理数万条链路、提供极强运维诊断能力。国内芯片公司仍需大量时间与云厂商共同打磨系统级软件。

超大规模实战检验

Astera Labs 产品已在 AWS、微软等顶级云厂商的万卡集群中历经极限工况考验。国内对标产品的大规模商用验证仍在加速推进中。

澜起科技 (Montage Technology): 最全面的挑战者

- 国内唯一在战略纵深和产品管线上能与 Astera Labs 全面对标的 IC 设计公司，同样从内存接口芯片起家向高速互联扩张
- Retimer (对标 Aries): 全球极少数掌握 PCIe 5.0/CXL 2.0 Retimer 并量产的供应商，2026 年初已推 PCIe 6.x/CXL 3.x 方案
- CXL 内存控制器 (对标 Leo): 发布全球首款 MXC 芯片，2025 年底推出 CXL 3.1 M88MX6852，全面支持内存池化——部分节点全球领跑
- AEC + Switch 扩张: 2026.01 发布 PCIe 6.x/CXL 3.x AEC，正依托 SerDes 技术优势积极布局 PCIe Switch

芯动科技 (Innosilicon): Switch 破局者

- Scorpio 交换机领域长期被 Broadcom / Microchip 垄断
- 2026.02 发布全球首款 120 通道 PCIe Gen5 交换芯片，已与国产主流服务器成功适配
- 扎根底层 IP 研发近 20 年，115 纳秒超低延迟让 16 张高性能显卡协同工作
- 填补国内多节点动态路由和高端互联芯片空白


谱瑞 (Parade) · 线缆生态

- 谱瑞: 研发中心扎根上海，PS8926 等 16 链路 Retimer 在 PCIe 4.0/5.0 时代获不少份额，是 Aries 有效备选方案
- 线缆端: 兆龙互连、瑞可达在 400G/800G AEC 物理制造和信号完整性设计上已成熟，进入国内头部互联网企业数据中心
- IP 端: 合见工软 (UniVista) 推出全国产 PCIe Gen5 IP (含 32G SerDes)，为 Fabless 公司开发互联芯片提供底层“技术图纸”

- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向**
- 4 技术现状分析
- 5 前沿研究方向
- 6 技术路线与展望

基本判断：数据移动开销已超过计算开销

- GPU 峰值算力增速远超内存带宽与互联带宽增速
- 数据传输能力不足导致计算单元有效利用率下降
- 系统瓶颈已从“计算受限”转向以下维度：



Fabless 团队的进入合理性

- 上述瓶颈领域高度碎片化，大型厂商缺乏优先投入的动力
- GPU 厂商关注毛利率更高的计算芯片，不愿深入 PHY 层
- 网络芯片厂商（Broadcom 等）聚焦大容量交换机，不深耕细分场景

约束条件：避免与 NVIDIA 软件生态直接竞争

- 不涉足 AI GPU / 大模型训练芯片 / 通用推理 ASIC
- NVIDIA 的竞争壁垒不仅是硬件，而是 CUDA + NCCL + TensorRT + PyTorch 集成 + 云平台适配 + 供应链控制的整体生态

五个技术方向总览

方向	技术逻辑	大型厂商投入不足的原因	国内团队基础	核心壁垒
Retimer / Smart Cable	PCIe 6/7 PAM4 信号衰减严重，高速链路普遍需要信号恢复	毛利率偏低、PHY 层定位、客户分散	高速接口 / SerDes / 通信背景人才储备充足	SI Validation + 系统兼容性
CXL Memory Controller	推理场景显存容量不足，需 Tiered / Pooled Memory	CXL 软件生态尚未成熟，市场格局未定	内存接口芯片领域积累深厚	软件栈 + NUMA 调度优化
Optical 控制 ASIC	铜互联接近物理极限，光互联向板间 / GPU tray 下沉	难点在 Mixed Signal + DSP，不在光器件制造	光通信产业链完整	PHY calibration + 研发周期长
Telemetry ASIC	大规模集群的可观测性不足，运维复杂度急剧上升	硬件-系统软件交叉领域，大型企业响应速度有限	系统软件 + 硬件联合设计能力	需与云厂商深度联调
Power / VRM 控制	单机架功耗 200-300kW，供电系统成为瓶颈	传统 PMIC 厂商未针对 AI 负载特性做专门优化	电力电子领域人才基础较好	rack-level 系统理解

方向一：AI Retimer / Re-driver

- PCIe 6.0/7.0 采用 PAM4 调制，高频损耗显著，GPU tray / NVLink cable / CXL cable 均需要信号恢复
- 技术内涵超出简单模拟电路，涉及 **DSP + Adaptive EQ + DFE + CDR + Telemetry** 的综合系统设计
- NVIDIA 关注计算芯片而非 PHY；Broadcom 聚焦高容量交换，不深耕特定场景 Retimer
- 国内具备高速接口/SerDes/通信背景的团队储备
- ASP 区间 20-100 USD+，16nm/12nm 工艺节点即可实现

核心壁垒：SI Validation + 系统兼容性

电路设计本身并非主要壁垒；信号完整性验证 + 跨厂商系统兼容性（跨 GPU / Switch / Cable 的互操作验证）才是 Astera Labs 长期积累的护城河。

方向二：CXL Memory Controller

- MoE、长上下文、Agent Memory 等工作负载对内存容量提出极高需求，推理场景瓶颈在显存而非算力
- 存储器层次将向 Tiered / Shared / Pooled Memory 方向演进
- CXL 软件栈、Linux memory policy、NUMA 调度、pooling 机制仍处于早期阶段
- → 市场格局尚未固化，存在技术切入窗口

可行的技术切入点

- 不追求完整对标 Leo，而是聚焦专用控制器：推理内存扩展、KV Cache pooling、内存遥测、内存压缩加速
- 值得关注的方向：面向 **LLM 访存模式的专用内存调度 ASIC**——LLM 内存访问模式与传统 CPU 应用存在根本性差异，具有进一步研究价值

方向三：光电混合控制 ASIC

- 铜互联在 128G PAM4 速率下面临显著工程挑战，光互联向短距下沉是确定性趋势
- 技术路径：板间光互联 → GPU tray 光互联 → Co-packaged optics
- 不做完整硅光模块，聚焦光电混合控制 **ASIC**：optical DSP、retiming、link training、telemetry、thermal compensation
- 技术难点在 Mixed Signal + DSP + PHY calibration，而非光器件工艺 → 适合 Fabless 模式

时间窗口

研发和产业化周期较长，但技术卡位一旦完成，竞争壁垒较高。

方向四：AI Infra Telemetry ASIC

- 大规模集群的可观测性严重不足：链路拥塞状态、GPU 等待时间、retimer 误码情况、switch buffer 占用率等关键指标缺乏硬件级采集手段
- GPU 节点数量持续增长 → 集群停机时间的经济代价日益突出
- 预期将出现 **AI Infra Observability Layer**——面向硬件 Fabric 的监控基础设施（类比 Datadog / Prometheus 在软件层的角色）
- 可切入的硬件形态：link telemetry controller、congestion monitor、packet timing ASIC、hardware tracing fabric、distributed timestamp unit

竞争格局

硬件 + 系统软件交叉领域，大型厂商关注度较低，但随集群规模扩大，需求确定性较强。

方向五：Power Delivery / VRM 智能控制

- 单机架功耗达 200–300kW 已成为可预见的需求，供电系统本身正成为基础设施瓶颈
- 关键技术问题：transient response、phase balancing、thermal hotspots、dynamic power routing
- 可切入的芯片形态：AI-load-aware PMIC、rack-level power scheduler、transient prediction ASIC
- 该方向关注度较低，但需求明确

可行性评估框架

- ❶ 目标环节必须是系统瓶颈——否则缺乏明确市场需求
- ❷ 单芯片 ASP 应覆盖研发投入——参考区间 20–100 USD+
- ❸ 对第三方软件生态的依赖应可控——否则面临类似 CUDA 的生态壁垒
- ❹ 避免依赖最先进工艺节点——16/12/7nm 可实现的方案更具成本可行性
- ❺ 需具备验证层面的壁垒——SI tuning、互操作性认证、firmware、telemetry 等均属此类

方向优先级评估

第一优先级：AI Retimer / Smart Cable

需求验证充分 · 客户场景明确 · PoC 周期短
不依赖 CUDA 生态 · 不依赖先进工艺
国内人才储备充足

第二优先级：AI Infra Telemetry

当前关注度较低 · 增量需求确定性较强
硬件与软件联合设计 · 易于建立壁垒

第三优先级：专用 CXL Controller

长期技术价值显著 · 市场格局尚未形成
有机会成长为平台级企业
(不确定性相对较高)

方法论总结

技术方向选择应从 “Hyperscaler 的核心瓶颈是什么” 出发，
而非从 “团队能设计什么芯片” 出发

- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析**
- 5 前沿研究方向
- 6 技术路线与展望

方案一



方案二



指标对比



- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析
- 5 前沿研究方向**
- 6 技术路线与展望

核心思路



关键技术



思路

-

优势

-

- 1 背景与动机
- 2 CXL 与 Leo：内存解耦的钥匙
- 3 Fabless 团队的技术切入方向
- 4 技术现状分析
- 5 前沿研究方向
- 6 技术路线与展望**

短期 (1-2 年)



中期 (3-5 年)



远期 (5 年 +)



你的核心结论

谢谢！欢迎提问

葛良晨

2026 年 5 月 25 日