

CXL (Compute Express Link) 调研报告

June 12, 2026

目录

- ### 3 Asteralab Leo CXL 产品

Rambus CXL 3.1 Controller IP

Block Diagram




Figure: Rambus CXL 3.1 Controller Block Diagram

- 采用 Rambus 自研 **PCIe 6.1 PHY IP** 或用户自定义的 **PIPE 兼容 SerDes** 接口
- PCIe 6.1 **64 GT/s**
- IP 核支持参数化配置，可灵活适配不同应用场景
- 提供基于兼容 FPGA SerDes 的参考设计，便于快速 FPGA 原型验证

澜起 CXL 内存控制器

M88MX6852 ——CXL 3.2 Type 3 内存扩展控制器 (MXC)

关键规格

- 符合 CXL 1.1 / 2.0 / 3.2, 支持 CXL.mem 和 CXL.io
- PCIe 6.2 物理层, 最高 64 GT/s (x8 通道)
- 符合 JEDEC DDR5, 最高 DDR5-8000
- 支持 UDIMM / RDIMM / On-board DRAM
- 内置 CXL 控制器 + DDR 控制器 + RISC-V 微处理器
- 丰富的 RAS 功能

客户案例



澜起科技的CXL* MXC芯片已成功应用于三星首款 512 GB CXL* DRAM内存产品, 显著提升服务器平台的内存容量并优化访问延迟性能。



澜起科技的CXL* MXC芯片已被应用于SK hynix首款基于DDR5 DRAM的CXL*内存模组, 进一步巩固其在下一代内存解决方案市场的领先地位。

Figure: 澜起科技 CXL 应用案例

Asteralab Leo


CXL 产品架构

Unprecedented Scale for Cloud & AI Infrastructure!



PCIe 5.0 reach 3X over copper cables for parallel processing of AI accelerators

Disaggregated AI Infrastructure




Unprecedented Reach



Increase DDR5 memory capacity by an additional 133%

56 DDR5 DIMMs with 2-Socket System (24 DIMMs without Astera Labs)




Lenovo 3U ThinkSystem SR675 V3

Unprecedented Capacity



Widest range of Active Copper Cables for up to 800G rack-scale connectivity



Unprecedented Flexibility

Marvell Structera

CXL 产品线概览

Structera A — 近存加速器

目标：高带宽应用（DLRM / ML / AI）

- PCIe 5.0 / CXL 2.0 x16
- 4 通道 DDR5 6400 MT/s
- 16 × Arm Neoverse V2 @ 3.2 GHz
- 带宽 **200 GB/s**，容量至 **4 TB**

Structera X — 内存扩展控制器

目标：高容量应用（内存数据库等）

- PCIe 5.0 / CXL 2.0 1x16 或 2x8
- X2404: 4 通道 DDR4 3200 MT/s, **12 条 DIMM**
- X2504: 4 通道 DDR5 6400 MT/s
- 支持双 **CPU** 同时访问

共有特性

- 业界首款集成 **Arm Neoverse** 处理器 + 内联压缩 + 4 内存通道
- 内联 LZ4 压缩解压缩、AES-XTS 256 位加密、硬件安全模块
- 5nm 制程工艺：支持 DDR4 DIMM 回收复用，降低电子垃圾