

接口互联知识

葛良晨

2026 年 5 月 22 日

目录

第一章 InfiniBand 介绍	1
1.1 发展历程	1
1.2 核心特性	1
1.2.1 RDMA (远程直接内存访问)	1
1.2.2 高带宽与低延迟	2
1.2.3 可靠传输	2
1.3 协议层次	2
1.4 核心概念	2
1.4.1 队列对 (Queue Pair, QP)	2
1.4.2 完成队列 (Completion Queue, CQ)	2
1.4.3 保护域 (Protection Domain, PD)	3
1.4.4 内存注册 (Memory Registration, MR)	3
1.4.5 全局标识符 (GID) 与本地标识符 (LID)	3
1.5 硬件组件	3
1.5.1 HCA (Host Channel Adapter)	3
1.5.2 交换机	3
1.5.3 子网管理器 (Subnet Manager, SM)	3
1.5.4 线缆与连接器	3
1.6 与以太网/RoCE 的对比	4
1.7 InfiniBand 在 AI 训练中的应用	4
1.8 关键术语速查	4
1.9 Verbs API 编程概览	5
第二章 AI 基础设施接口互联研究	6
2.1 当前 AI 集群互联架构的核心物理与系统痛点分析	6
2.1.1 “内存墙”危机与生成式 AI 的 KVCache 容量瓶颈	6
2.1.2 摩尔定律减缓、Reticle 极限与封装瓶颈	6
2.1.3 高速信号的物理衰减悬崖与完整性挑战	7
2.1.4 封闭协议的垄断、MoE 路由困境与“吵闹的邻居”效应	7
2.2 行业标杆解构：Astera Labs 与前沿企业的解题逻辑	7
2.2.1 物理层的信号延展与智能重构：Aries 与 Taurus 系列	8
2.2.2 彻底打破“内存墙”：CXL 智能内存控制器与软件中间件的融合	8
2.2.3 重构集群通信网络：智能 Fabric 交换机的多维进化	8
2.2.4 芯粒封装的逆向工程：Eliyan 与标准基板的高效互联	9
2.2.5 冲破物理极限的终局形态：硅光与共封装光学 (CPO) 的爆发	9
2.3 前沿互联标准与测试验证技术的演进范式	10

2.3.1	开放 Scale-up 与 Scale-out 网络的突围战：UALink 与 UEC	10
2.3.2	高速接口的测试与验证挑战：PCIe 7.0 时代的“隐形屏障”	11
2.4	高潜力的创业与深度研究方向探讨	11
2.4.1	创业方向一：基于 CXL 原生语义的大模型推理存储中间件系统	11
2.4.2	创业方向二：摆脱先进封装依赖的高带宽 Die-to-Die (D2D) 互联 IP 核心	12
2.4.3	创业方向三：融合多协议与网络内计算 (In-Network Compute) 的智能超级网卡	12
2.4.4	创业方向四：冲破铜互联物理极限的硅光与 CPO 核心组件开发	13
2.4.5	创业方向五：面向 PCIe 6.0/7.0 与 CXL 的 AI 驱动协议分析与自动化验证系统	13
2.5	结论	14

第一章 InfiniBand 介绍

InfiniBand（简称 IB）是一种高性能互连技术，主要用于高性能计算（HPC）和数据中心。它提供了极高的带宽、极低的延迟，并原生支持 RDMA（Remote Direct Memory Access），是超级计算机和 AI 训练集群的事实标准互连方案。

1.1 发展历程

InfiniBand 诞生于 1999 年，由 Compaq、Dell、HP、IBM、Intel、Microsoft 和 Sun 等公司共同推动，目标是取代 PCI 总线，成为服务器内部与服务器之间的统一互连架构。虽然最终未能取代 PCI，但在 HPC 领域取得了巨大成功。

速率演进

代际	信号速率	有效带宽 (4x)	发布时间
SDR	2.5 Gbps/lane	10 Gbps	2001
DDR	5 Gbps/lane	20 Gbps	2005
QDR	10 Gbps/lane	40 Gbps	2007
FDR	14 Gbps/lane	56 Gbps	2011
EDR	25 Gbps/lane	100 Gbps	2014
HDR	50 Gbps/lane	200 Gbps	2017
HDR100	50 Gbps/lane	100 Gbps (2x)	2017
NDR	100 Gbps/lane	400 Gbps	2020
XDR	200 Gbps/lane	800 Gbps	2024
GDR	400 Gbps/lane	1600 Gbps	规划中

每代带宽翻倍，同时延迟持续降低。NDR 400 Gbps 已成为当前主流部署，XDR 800 Gbps 正在落地。

1.2 核心特性

1.2.1 RDMA（远程直接内存访问）

RDMA 是 InfiniBand 最核心的能力。它允许一台主机直接读写远程主机的内存，完全绕过远端 CPU 和内核网络栈。

- **零拷贝**：数据从网卡直接写入应用缓冲区，不经过内核缓冲区
- **内核旁路**：数据传输不经过内核协议栈，没有系统调用开销

- **CPU 卸载**：远端 CPU 完全不参与数据传输

一次 RDMA 操作的延迟通常在 1–2 μs 以内，而传统 TCP/IP 网络往返时延在 10–50 μs 。

1.2.2 高带宽与低延迟

InfiniBand 交换机采用 cut-through 转发模式，单跳交换延迟低至 90 ns 以下。结合 RDMA，端到端延迟可控制在微秒级。

1.2.3 可靠传输

InfiniBand 链路层提供基于信用的流控机制（Credit-based Flow Control），确保零丢包。传输层提供可靠连接（RC）、不可靠数据报（UD）等多种服务类型，应用可根据需求选择。

1.3 协议层次

InfiniBand 协议栈分为五层：

层次	功能	类比 TCP/IP
物理层	电气信号、连接器、线缆规范	物理层
链路层	包格式、流控、子网内路由	链路层
网络层	子网间路由（GRH 全局路由头）	IP 层
传输层	分段/重组、QP 管理、可靠传输	TCP/UDP
上层协议	SDP、SRP、IPoIB、RDS 等映射	应用层

1.4 核心概念

1.4.1 队列对（Queue Pair, QP）

QP 是 InfiniBand 通信的基本端点，由发送队列（SQ）和接收队列（RQ）组成。每个 QP 绑定一个本地端口，所有通信操作都基于 QP 进行。

QP 的服务类型：

- **RC (Reliable Connection)**：可靠连接，一对一，支持所有 RDMA 操作
- **UC (Unreliable Connection)**：不可靠连接，一对一，不保证送达
- **UD (Unreliable Datagram)**：不可靠数据报，一对多，支持多播
- **RD (Reliable Datagram)**：可靠数据报，一对多，QDR 后基本废弃
- **XRC (Extended Reliable Connected)**：扩展可靠连接，支持多对多
- **DCI (Dynamically Connected)**：动态连接，一对多共享接收端

1.4.2 完成队列（Completion Queue, CQ）

CQ 用于收集已完成的发送/接收操作信息。多个 QP 可以共享同一个 CQ，应用通过轮询（polling）CQ 来获取操作完成状态。

1.4.3 保护域 (Protection Domain, PD)

PD 是一个安全隔离域，定义哪些内存区域和 QP 可以相互访问。同一个 PD 内的 QP 才能操作该 PD 注册的内存。

1.4.4 内存注册 (Memory Registration, MR)

RDMA 操作前，应用需要把本地内存缓冲区注册到 HCA，获得 lkey（本地密钥）和 rkey（远端密钥）。远端主机需要 rkey 才能访问该内存。这一步是为了将物理内存页钉住（pin），防止被换出。

1.4.5 全局标识符 (GID) 与本地标识符 (LID)

- **LID**: 16 位本地地址，由子网管理器 (SM) 分配，仅在子网内有效
- **GID**: 128 位全局地址（类 IPv6），用于跨子网路由

1.5 硬件组件

1.5.1 HCA (Host Channel Adapter)

HCA 即 IB 网卡，一端接 PCIe 总线与主机内存相连，一端接 IB 线缆与交换机相连。HCA 负责所有 IB 协议处理（包括传输层、链路层），将 CPU 从网络处理中解放出来。

主流供应商：NVIDIA（原 Mellanox）、Intel（原 QLogic，已退出）。

1.5.2 交换机

IB 交换机执行简单的 LID 查表转发，单跳延迟极低。IB 网络不需要像以太网那样运行生成树 (STP)，路由由 SM 统一计算并下发给所有交换机。

1.5.3 子网管理器 (Subnet Manager, SM)

SM 是 InfiniBand 子网的核心控制面，负责：

- 发现拓扑并扫描所有节点
- 为每个端口分配 LID
- 计算子网内的转发路径 (Forwarding Tables)
- 维护子网运行状态

SM 可以运行在交换机（硬件 SM）上，也可以运行在服务器（软件 SM，如 OpenSM）上。

1.5.4 线缆与连接器

类型	读写速率	典型距离
铜缆 (DAC)	到 400 Gbps	3–5 m
有源光缆 (AOC)	到 400 Gbps	30–100 m
光模块 (QSFP)	到 400 Gbps	100 m–10 km

1.6 与以太网/RoCE 的对比

RoCE (RDMA over Converged Ethernet) 是在以太网上实现 RDMA 的技术，分为两个版本：

- **RoCEv1**: 以太网链路层直接承载 IB 传输层包，仅限同二层网络
- **RoCEv2**: 将 IB 传输层封装在 UDP/IP 中，支持 IP 路由

维度	InfiniBand	RoCEv2
网络层	IB 子网 + GRH	IP/UDP
流控	基于信用 (Credit-based)，无损	依赖 PFC/ECN，配置复杂
拥塞控制	原生支持，由 SM/FM 管理	需要 DCQCN 等算法辅助
管理复杂度	SM 集中管理，即插即用	需要 PFC/ECN/DCB 全网调优
生态	NVIDIA 封闭生态，成本高	多厂商支持，成本低
延迟	极低 (1μs)	略高 (依赖交换机)
丢包	零丢包	PFC 配置不当可能出现
路由	SM 集中计算，确定性路由	标准 IP 路由
最大规模	已部署超 40000 节点	理论上无限制

选型建议：极致性能和超大规模 HPC/AI 训练集群选 InfiniBand；接入层、多厂商混合、成本敏感场景选 RoCEv2。

1.7 InfiniBand 在 AI 训练中的应用

当前主流 AI 训练集群 (如 NVIDIA SuperPOD) 广泛使用 InfiniBand 互连：

- GPU 节点通过 8 块 HCA 连接到胖树 (Fat-Tree) IB 交换机网络
- 使用 NCCL 库实现 GPU 间直接 RDMA 通信，AllReduce 操作可完全卸载到网络
- SHARP (Scalable Hierarchical Aggregation and Reduction Protocol) 在交换机内完成归约运算，减少网络流量
- 节点数万卡规模的训练，InfiniBand 是目前唯一经过大规模验证的互连方案

1.8 关键术语速查

缩写	全称 / 含义
HCA	Host Channel Adapter (IB 网卡)
TCA	Target Channel Adapter (存储/IO 端 HCA)
QP	Queue Pair (通信端点, SQ + RQ)
CQ	Completion Queue (完成通知队列)
PD	Protection Domain (保护域)
MR	Memory Region (注册的内存缓冲区)
MW	Memory Window (MR 的子窗口, 用于动态权限)

缩写	全称 / 含义
SM	Subnet Manager (子网管理器)
MAD	Management Datagram (管理报文)
LID	Local Identifier (子网内地址)
GID	Global Identifier (全局地址)
GRH	Global Routing Header (全局路由头)
MTU	Maximum Transfer Unit (最大传输单元)
RC	Reliable Connection
UC	Unreliable Connection
UD	Unreliable Datagram
RDMA	Remote Direct Memory Access
RC QP	可靠连接 QP, 最常用
SRQ	Shared Receive Queue (多个 QP 共享接收队列)
GID	Global Identifier
PKey	Partition Key (分区隔离)
SHARP	交换机内聚合/归约加速
NCCL	NVIDIA Collective Communications Library

1.9 Verbs API 编程概览

InfiniBand 的编程接口称为 Verbs, 核心流程如下:

1. 获取设备列表 `ibv_get_device_list()`
2. 打开设备 `ibv_open_device()`
3. 分配保护域 `ibv_alloc_pd()`
4. 注册内存 `ibv_reg_mr()`
5. 创建完成队列 `ibv_create_cq()`
6. 创建队列对 `ibv_create_qp()`
7. 修改 QP 状态 `ibv_modify_qp()`: RESET → INIT → RTR → RTS
8. 连接交换: 通过 TCP 带外通道交换 QP 信息 (QPN、LID、GID、密钥等)
9. 发起 RDMA 操作: `ibv_post_send()` 提交 WR 到 SQ
10. 轮询完成: `ibv_poll_cq()` 等待 WC (Work Completion)

RDMA 操作类型:

- **SEND/RECV**: 类似传统消息收发, 接收端需预置接收缓冲区
- **RDMA WRITE**: 单端写入远端内存, 无需远端 CPU 参与
- **RDMA READ**: 单端读取远端内存
- **ATOMIC**: 原子的 CAS/Fetch-and-Add, 用于分布式锁和同步

第二章 AI 基础设施接口互联研究

随着前沿人工智能大语言模型（LLM）的参数数量突破万亿级别，以及混合专家模型（MoE）在架构设计中的广泛采用，全球数据中心的底层硬件基础设施正面临着一场由算力狂飙引发的系统性危机。在过去的二十年里，服务器硬件的峰值浮点运算能力（FLOPS）持续以惊人的幅度扩展，然而，内存带宽与系统内部互联速率的增长步伐却远远落后于计算能力的跃升¹。这种算力与数据传输能力之间日益扩大的剪刀差，导致系统性能的瓶颈正加速从传统的“计算受限”向“内存受限”及“通信受限”发生不可逆转的转移。

在这一宏观产业背景下，以 Astera Labs 为代表的接口互联芯片企业，凭借其在解决高速信号物理衰减与重构集群组网拓扑方面的创新硅片及软件方案，不仅实现了自身的商业成功，更指明了下一代数据中心架构的演进方向。本报告将以当前 AI 基础设施领域的硬件互联痛点为切入点，深度剖析行业标杆企业与底层互联协议的解题思路，并结合诸如 CXL、UALink、UEC、UCIe 等前沿互联标准，以及硅光技术（Silicon Photonics）与共封装光学（CPO）的最新突破，为学术研究与创新创业提供具备极高颗粒度、有理有据的深度洞察与战略方向指引。

2.1 当前 AI 集群互联架构的核心物理与系统痛点分析

在分布式训练与超大规模推理场景中，AI 基础设施正面临多维度、深层次的物理与架构限制。通过对底层硬件生态及近期产业数据的深度剖析，可以将当前行业面临的核心痛点归结为以下四个关键维度。

2.1.1 “内存墙”危机与生成式 AI 的 KVCache 容量瓶颈

人工智能模型的训练与推理对内存容量和带宽的依赖程度正在急剧上升，现有的硬件架构已经触及了物理与经济的双重天花板。在 LLM 的推理过程中，为了支持越来越长的上下文窗口，系统必须在内存中维持庞大的键值缓存（KVCache）。然而，当前 GPU 板载的高带宽内存（HBM）容量极其有限。更为严峻的是，HBM 的供应链受到了极大的制约，据 SK Hynix 等头部供应商披露，其 2026 年的全部 HBM 产能早已售罄，且台积电（TSMC）的 CoWoS 先进封装产能持续面临极度紧张的局面，这不仅限制了 GPU 的产量，也导致内存价格大幅飙升，极大地推高了基础设施的成本²。

为了弥补昂贵且稀缺的 HBM 容量，系统架构师通常需要借助 CPU 的主存（DRAM）来扩展系统总内存，但受限于单路 CPU 插槽固有的内存通道数量限制，主存的横向扩展性同样存在不可逾越的物理上限³。现有的基于以太网的远程直接内存访问（RDMA）方案虽然能够在一定程度上实现内存池化，但其复杂的通信协议、多级数据路径以及需要 CPU 驱动或 GPU 内部轮询的跨组件同步开销，引入了极高的数据访问延迟³。这种高延迟架构完全无法满足 AI 推理对“首 Token 生成时间”（Time-To-First-Token, TTFT）的严苛要求，导致昂贵的计算资源在等待数据搬运的过程中被大量闲置³。

2.1.2 摩尔定律减缓、Reticle 极限与封装瓶颈

由于当前光刻设备的“掩模版极限”（Reticle Limit），单体硅片的物理面积已经达到了制造工艺的天花板，无法通过不断增大单颗芯片的面积来容纳更多的晶体管⁵。例如，NVIDIA 的 Blackwell 架构被迫

采用双裸片（Dual-die）的“超级芯片”设计，并通过超高速互联链路进行缝合，这标志着高性能应用领域中，庞大的单体处理器时代已经彻底终结⁵。

为了规避物理尺寸限制，业界全面转向了 Chiplet（小芯片）架构与 3D 先进封装技术。然而，高密度的 3D 逻辑芯片堆叠带来了极度集中的热点，传统的数据中心风冷技术根本无法将这些热量有效散出，迫使运营商加速向液冷或封装内微流控散热技术演进以防止芯片熔毁⁵。更为致命的是，类似于 16 层 HBM4 等高密度存储堆叠技术的良率在目前阶段仍然在 60% 左右徘徊，这种因三维堆叠带来的低良率进一步构成了大众市场广泛采用先进封装的巨大成本壁垒⁵。

2.1.3 高速信号的物理衰减悬崖与完整性挑战

随着互联标准向 PCIe 6.0 及未来的 PCIe 7.0 演进，信号传输速率分别飙升至 64 GT/s 和 128 GT/s，并全面引入了 PAM4（四电平脉冲幅度调制）信令⁶。PAM4 信令通过四个电压幅度来表示两个比特的信息，虽然在相同带宽下提升了数据吞吐量，但也使得信号对噪声和衰减变得极其敏感。

在物理层面上，速率的翻倍带来了极端的信号完整性挑战。PCIe 6.0 的通道损耗预算被严格限制在 32 dB，相比 PCIe 5.0 的 36 dB 更为严苛⁹。在这样的高频运行环境下，信号的上升时间极短，跃迁幅度受限，传统的铜导线在极短的距离内（通常只有几英寸）就会出现严重的信号畸变。这迫使主板设计必须引入极其复杂的均衡电路与时钟恢复机制，不仅增加了系统的功耗，还限制了 AI 服务器内部 GPU、CPU、网卡之间的物理布局灵活性，更使得跨机架的铜缆长距离互联变得举步维艰⁹。

2.1.4 封闭协议的垄断、MoE 路由困境与“吵闹的邻居”效应

目前占据市场主导地位的高性能横向与纵向扩展网络在很大程度上依赖于单一厂商的专有封闭协议（例如 NVIDIA 的 NVLink）。这种封闭的生态系统不仅剥夺了超大规模云服务商（Hyperscalers）在异构计算环境下的采购灵活性，还因为缺乏开放的竞争而拖慢了整个行业互联技术的创新步伐¹⁰。

从模型架构的角度来看，混合专家模型（MoE）的广泛采用对底层互联网络施加了前所未有的通信压力。在 MoE 模型中，路由器需要将每个 Token 动态分配给数百个专家网络中的极小一部分（例如从 256 个专家中激活 8 个），而这些被选中的专家通常分布在集群中不同的物理 GPU 上¹¹。这要求网络具备极强的多播（Multicast）能力以及极低的网络配置延迟。然而，传统的通用交换机在处理这种动态多播时，配置时间存在严重的“长尾效应”，甚至可能高达数十毫秒，迫使算法工程师在训练时人为限制专家的物理分布范围（例如强制限制路由不超过 4 个物理节点），这种硬件对软件的妥协直接削弱了模型的核心推理能力¹¹。

此外，在传统的通用 PCIe 交换架构中，为了节省硬件成本，GPU、CPU、网卡（NIC）与固态硬盘（SSD）往往被逻辑分区，但物理上仍然共享同一个交换机核心与仲裁逻辑。这种资源共享导致了严重的“吵闹的邻居”（Noisy Neighbor）效应。例如，当 GPU 正通过网卡摄取高带宽训练数据时，如果恰好 SSD 发起大量 I/O 请求并抢占了交换机的仲裁资源，就会直接阻塞 GPU 的网络数据流，引发不可预测的延迟抖动，严重拖累整个 AI 集群的计算效率¹¹。

2.2 行业标杆解构：Astera Labs 与前沿企业的解题逻辑

面对上述系统性痛点，Astera Labs 作为专注于 AI 与云基础设施连接半导体领域的先驱，构建了涵盖重定时器、智能线缆、内存控制器与智能 Fabric 交换机的全面产品矩阵。结合其他前沿互联企业（如 Enfabrica、Eliyan、Marvell、MemVerge）的技术布局，我们可以清晰地勾勒出行业解决互联瓶颈的主流工程路径。

2.2.1 物理层的信号延展与智能重构：Aries 与 Taurus 系列

为了克服 PCIe 6.0/CXL 3.0 在高速传输下的信号衰减问题，Astera Labs 推出了 Aries PCIe/CXL Smart DSP Retimers（智能 DSP 重定时器）。该芯片集成了专门针对严苛 AI 服务器信道定制的 64GT/s PAM4 SerDes 与数字信号处理（DSP）技术，能够在极低功耗下将信号传输距离可靠地延长 3 倍，有效填补了 32 dB 严苛损耗预算带来的物理鸿沟⁶。其采用的小型封装集成了交流耦合电容并支持灵活的时钟模式，极大简化了主板的布线复杂性⁶。

在此基础上，Astera Labs 将重定时技术从主板延伸至线缆端，推出了 Aries PCIe/CXL Smart Cable Modules（智能线缆模块，SCM）。这些基于有源电缆（AEC）技术的模块，允许在密集的 AI 机架内部署稳健的 PCIe 和 CXL 连线，从而释放了跨机架 GPU 到 GPU 的集群拓扑限制¹²。

而在以太网横向扩展领域，机架顶部（ToR）交换机到服务器网卡的连接同样面临速率瓶颈。Astera Labs 的 Taurus Ethernet Smart Cable Modules 旨在替代传统粗重且难以布线的无源铜缆。Taurus 支持高达 800G（基于 100G/Lane PAM4）的以太网速率，允许数据中心使用非常细的（30/32/34 AWG）铜缆实现长达 3 米的可靠连接¹³。相比于通用 AEC，Taurus 不仅将电缆弯曲半径减半以优化散热气流，更内置了强大的伪随机二进制序列（PRBS）发生器/检查器等深度诊断功能，支持实时的温度、电压遥测以及安全的固件无线更新（OTA），为大规模机队管理提供了无与伦比的便利性¹³。

2.2.2 彻底打破“内存墙”：CXL 智能内存控制器与软件中间件的融合

为了打破由于 CPU 通道限制造成的内存容量天花板，Astera Labs 开发了 Leo CXL Smart Memory Controllers。这是业界首批专为云服务器打造的支持内存扩展与池化的企业级解决方案¹⁷。Leo 控制器不仅支持 CXL 2.0 协议，能够为每个控制器提供高达 2TB 的内存容量扩展（使云服务商能够将服务器内存容量扩大 1.5 倍以上），还提供了端到端的数据完整性保护与服务器级别的定制化 RAS（可靠性、可用性、可维护性）功能¹⁷。

然而，仅仅拥有底层的 Leo 等 CXL 硬件并不足以实现透明的内存池化。在软件中间件层面，MemVerge 公司展现了极具突破性的创新。MemVerge 的 Elastic Memory（弹性内存）软件服务能够与 CXL 内存池系统无缝协同，实时监控应用程序的内存使用热力图。当检测到主机节点的本地 DRAM 即将耗尽时，Elastic Memory 会动态、按需地从 CXL 共享池中分配内存给主机，从而彻底消除导致应用程序崩溃或性能骤降的 Out-Of-Memory (OOM) 错误，解决了集群中内存分配不均导致的“内存搁浅”问题¹⁹。

在学术验证与极致性能追求方面，基于 CXL 内存架构的潜力正在被全面挖掘。最新发表的关于 Beluga 架构的研究详细阐述了 CXL 如何重塑大语言模型的 KVCache 管理³。该研究指出，通过 CXL 交换机建立共享的大规模内存池，GPU 可以直接利用原生的 Load/Store 指令访问远程内存，彻底消除了传统 RDMA 架构中 CPU 驱动所需的多级数据路径、反弹缓冲区（Bounce Buffers）以及复杂的跨组件轮询同步开销³。测试数据显示，结合了这一架构的 Beluga-KVCache 系统在 vLLM 推理引擎中，实现了惊人的 89.6% 的首 Token 生成时间（TTFT）缩减，并将整体吞吐量提升了 7.35 倍，确立了 CXL 在未来 AI 推理内存解构中的核心地位²²。此外，MemVerge 还推出了 Gismo（全局无 IO 共享内存对象）技术，通过直接映射内存空间，消除了跨节点分布式 AI 训练中的网络张量拷贝延迟¹⁹。

2.2.3 重构集群通信网络：智能 Fabric 交换机的多维进化

在 GPU 间通信与异构组网层面，传统的通用 PCIe 交换机已显颓势。Astera Labs 的 Scorpio Smart Fabric Switches 系列通过从零开始的底层重构，树立了 AI 专属交换机的新标杆。

- **硬件隔离消除“吵闹邻居”**：Scorpio P 系列（提供从 32 通道到 320 通道的全矩阵配置）摒弃了单体共享核心的设计，转而使用专用的交换核心和独立的仲裁逻辑将 GPU/CPU/NIC 的“连接岛”与 SSD“连接岛”在物理层面彻底隔离。这一创新确保了不同类型的数据流互不干扰，实现了零性能损耗的高带宽传输¹¹。

- **硬件加速破解 MoE 瓶颈：**针对混合专家模型（MoE）的多播难题，Scorpio X 系列（320 通道）集成了专属的 Hypercast 与 In-Network Compute（网络内计算）引擎。该交换机支持直接内存语义通信，完全绕过 CPU 的协议栈开销，将 AI 集合操作的效率提升了高达 2 倍，支持单跳连接多达 80 个加速器，使得路由算法可以在更广阔的物理节点上自由寻找“最优专家”，释放了模型的全部推理潜力¹¹。
- **安全与全景遥测：**Scorpio 不仅利用 COSMOS 软件套件提供深度的链路数据包诊断，加速了故障隔离，还内置了 Secure Boot（安全启动）机制。该机制通过不可变的硬件信任根（RoT）对固件、配置及策略元数据进行签名验证，确保了从上电那一刻起，AI 集群的网络拓扑与路由状态便不被恶意篡改¹¹。

除了纯粹的 PCIe/CXL 交换外，混合网络架构（Hybrid Networking）正成为行业共识。在这个赛道上，Marvell 于 2026 年斥资 5.4 亿美元完成了对 XConn Technologies 的收购²。XConn 此前发布了业界首款混合交换芯片 Apollo 2，能够在一块硅片上同时处理 CXL 3.1 与 PCIe Gen 6.2 流量²⁶。Marvell 借助此次收购推出的 Structera S 系列 260 通道交换机，不仅消除了昂贵的多级级联需求，更为其打造挑战 NVIDIA 互联霸权的统一开放 Fabric 平台奠定了物理基础²⁷。

与之呼应，Enfabrica 则通过其刚刚获得 1.15 亿美元 C 轮融资的 Accelerated Compute Fabric (ACF) 技术另辟蹊径²⁸。其最新推出的 ACF-S Millennium 芯片是一款高达 3.2 Tbps 吞吐量的超级网卡（SuperNIC）。该芯片通过提供多端口 800G 以太网连接，结合高度弹性的多路径喷射（Multipath Spraying，支持多达 32 端口的流量喷射）技术，在横向扩展网络中构建了极具容错性的并发数据通道。这种非点对点、多路径冗余的设计，不仅为 GPU、CPU 和 CXL 内存端点提供了 4 倍于传统网卡的带宽，更在网络阻塞时实现了无缝的负载均衡分配，彻底颠覆了大规模 AI 基础设施的弹性网络设计范式²⁹。

2.2.4 芯粒封装的逆向工程：Eliyan 与标准基板的高效互联

虽然先进封装（如 CoWoS）主导了当前的 AI 芯片互联，但其成本和产能瓶颈始终是悬在行业头顶的达摩克利斯之剑。硅谷的初创企业 Eliyan（已获得包括 AMD、Arm、Meta 及 Samsung 在内的 5000 万美元战略投资）通过其突破性的 NuLink 技术，展示了一条完全不同的技术路线⁴。

Eliyan 的 NuLink PHY 技术旨在打破对昂贵硅中介层（Silicon Interposers）的依赖。通过高度优化的信号均衡与信道调制算法，NuLink 使得芯片设计者能够在成本低廉、供应链成熟的标准有机封装基板（凸点间距 100–130 微米）上，实现与先进封装（40–55 微米凸点间距）相媲美的 Die-to-Die（D2D）互联带宽、极低延迟以及出色的功耗效率³³。其产品全面兼容 UCIe 与 BoW 等开放标准，单向数据链路速率已从 64G 跨越至 224G，并正在研发 448G 的前沿标准⁴。这种技术不仅降低了制造废料，还极大地增强了系统的可持续性，使得构建更大规模的同构及异构多裸片架构成为可能，彻底颠覆了 AI 算力芯片的成本结构³⁶。

2.2.5 冲破物理极限的终局形态：硅光与共封装光学（CPO）的爆发

当铜线互联在功耗、发热与带宽距离上的物理限制逐渐见顶，整个产业界已经意识到，未来的数据中心互联必须走向光子化。在这一共识的推动下，光学互联初创企业迎来了疯狂的资本涌入。

2026 年 3 月，共封装光学（CPO）领军企业 Ayar Labs 宣布完成高达 5 亿美元的 Series E 轮融资（由 Neuberger Berman 领投），公司估值飙升至 37.5 亿美元³⁷。Ayar Labs 研发的 TeraPHY 光学 I/O 芯粒，将光电转换模块直接与 GPU 等逻辑计算核心集成在同一个封装内。这种 CPO 架构能够提供高达 8 Tbps 的芯片级互联带宽，相比于最先进的铜互联技术，其带宽提升了 5–10 倍，功耗效率优化了 4–8 倍，延迟降低了 10 倍，成为了破解 AI 基础设施“功耗墙”的利器³⁹。

Marvell 对 Celestial AI 价值 32.5 亿美元的并购案同样印证了这一趋势⁴¹。Celestial AI 的 Photonic Fabric（光子结构）技术平台突破了传统硅光器件必须放置在芯片边缘（Edge）的限制，允许光学元件在

3D 封装中与高功率 XPU 进行垂直共封装。这种卓越的热稳定性不仅缩短了信号路径，更释放了宝贵的硅片边缘面积（Beachfront），使得系统能够集成更多的 HBM 内存，从物理空间布局上彻底改变了芯片的内部组装范式⁴¹。

在更广泛的生态体系中，各类光学元件初创公司正在百花齐放（详见表2.1）。这些公司涵盖了从核心发光元件、光路切换到全光计算的每一个细分领域，标志着全光数据中心网络已从实验室步入大规模商业化前夕。

表 2.1: AI 驱动下的光互联与光学组件核心初创企业图谱

公司名称	核心光学互联技术与价值主张	市场角色与应用场景定位
Ayar Labs	开发 TeraPHY 光学 I/O 芯粒与多波长光源，提供比铜缆高 5–10 倍带宽的共封装光学（CPO）方案 ⁴² 。	AI 节点间超高带宽互联，获 5 亿美元 E 轮融资，估值 37.5 亿美元 ³⁹ 。
Celestial AI	Photonic Fabric 光子结构，支持 3D 垂直共封装，无需占用硅片边缘面积，极大释放 HBM 集成空间 ⁴¹ 。	被 Marvell 以 32.5 亿美元收购，主攻大规模多机架光互联与内存解构网络 ⁴¹ 。
Avicena	利用 GaN 微型 LED 阵列替代高功耗激光器，通过高并发、低单路速率实现超低功耗的短距（10 米内）光通信 ⁴² 。	解决 AI 集群短距离连接中的极致功耗危机，引领新型光子架构标准的制定 ⁴² 。
DustPhotonics	专注于低功耗、高速率的硅光集成电路（PICs），采用创新的低损耗激光耦合方法 ⁴² 。	提供 800G 及 1.6T DR PICs，直接赋能下一代可插拔光模块与 CPO 应用架构 ⁴² 。
Akhetonics	研发全光通用处理器，将处理、接口及内存访问全部保持在光域内，通过光复用轻松扩展带宽并大幅降低能耗 ⁴² 。	引领光子计算前沿，目标在大幅度减少电子组件的同时实现算力与能效的双重飞跃 ⁴² 。
Lightium	致力于薄膜铌酸锂（TFLN）代工服务，TFLN 是支持单通道 200G 甚至 3.2Gbps 以上速率的革命性非线性电光材料 ⁴² 。	推动下一代超高速光调制的商业化，打破传统硅光和磷化铟材料的物理极限 ⁴² 。

2.3 前沿互联标准与测试验证技术的演进范式

在互联硬件层面的激烈角逐之外，底层的协议标准与测试验证方法论同样在经历着深刻的范式转移。理解这些标准的演进，不仅有助于把握技术脉络，更是寻找创业蓝海的关键先决条件。

2.3.1 开放 Scale-up 与 Scale-out 网络的突围战：UALink 与 UEC

为了打破单一垄断企业在横向与纵向扩展网络上的封闭壁垒，由 AMD、Intel、Broadcom 及 Marvell 等巨头主导的超级互联联盟正加速推进开放标准的落地。

在纵向扩展（Scale-up）领域，Ultra Accelerator Link (UALink) 联盟于 2025 年正式发布了 UALink 1.0 规范。该规范定义了单通道 200G 和 128G 的高带宽电学互联物理层，支持在单个 AI 计算 Pod 内直

连多达 1,024 个加速器，并提供原生的 Load/Store 直接内存访问语义¹⁰。紧随其后，预计于 2026 年 Q2 发布的 UALink 2.0 规范将是一次重大的架构升级，其核心在于引入了网络内计算（In-Network Compute, INC）功能¹⁰。INC 允许加速器之间直接进行计算和通信协同，从而在密集的机架环境中大幅减少不必要的搬运，提升分布式训练的带宽利用率。此外，UALink 还同步发布了全面兼容 UCle 3.0 规范的 Chiplet 集成标准，允许第三方开发者以极低的门槛将 UALink 接口集成至定制化 SoC 中¹⁰。

在横向扩展（Scale-out）领域，超以太网联盟（UEC）于 2025 年发布了 UEC 1.0 规范，并在 2026 年初更新至 1.0.2 版本⁴³。UEC 旨在重构古老的以太网协议栈，使其完全适应 AI 与 HPC 的严苛要求。通过摒弃容易造成堵塞的传统 TCP/IP 拥塞控制算法，UEC 引入了灵活的拥塞管理机制（如 CMS 算法的校正）、多路径并发喷射（Multipath Spraying）技术以及针对微小报文性能的极致优化⁴³。这些改进使得任何符合 UEC 标准的底层以太网交换芯片都能够提供接近无损网络（Lossless Network）的极致性能。

2.3.2 高速接口的测试与验证挑战：PCIe 7.0 时代的“隐形屏障”

随着 PCIe 6.0（64 GT/s）与 PCIe 7.0（128 GT/s）的相继确立，芯片验证与测试设备的复杂性呈现指数级爆炸。在如此高频率的 PAM4 调制下，信号变得极其微弱且眼图几乎完全闭合，必须强依赖于前向纠错（FEC）机制来保障数据的完整性⁷。这一变化彻底颠覆了传统的物理层验证流程。

硬件设计人员面临的障碍之一，是如何在 128 GT/s 的速率下可靠地验证接收器（Rx）的性能。传统的眼图压力测试和手动干扰注入在此速率下已完全失效。针对这一行业痛点，是德科技（Keysight）、泰克（Tektronix）和 Viavi 等测试设备巨头在 2026 年的 PCI-SIG 开发者大会上密集发布了革命性的解决方案⁸。例如，Keysight 推出了专用的 N5991PB7A 接收器测试自动化软件。该中间件通过 API 与底层的 M8050A BERT 模式发生器联动，能够在无需人工干预的情况下，自动对 TP3 和 TP2 接收器压力信号进行微秒级的精准校准，并实时输出一致性校准报告⁸。这一自动化流程能够在其引发不可逆的流片失败前，提前暴露芯片接收器的物理弱点。同时，Viavi 推出了 Xgig PCIe 7.0 协议分析平台，该平台不仅提供针对 PCIe、CXL 及 NVMe 的全栈协议解码，还创新性地引入了链路训练和状态状态机（LTSSM）强制覆盖测试与模块化探测插入器（Interposer），消除了传统测试线缆自身对高速信号完整性的破坏⁴⁶。这些测试验证技术的进步，构成了支撑整个 AI 互联生态不断攀登速率高峰的隐形基石。

2.4 高潜力的创业与深度研究方向探讨

基于前文对宏观痛点、行业标杆解法、先进芯片架构以及前沿通信标准的详尽研究，针对“AI 基础设施接口互联”这一高度技术密集的领域，本报告提炼并设计了五个具备深厚学术研究价值与极高商业变现潜力的深度创业方向。

2.4.1 创业方向一：基于 CXL 原生语义的大模型推理存储中间件系统

【行业背景与痛点逻辑】 尽管基于 CXL 协议的硬件基础设施（如 Astera Labs 的 Leo 内存控制器和 Marvell 的混合交换机）已逐步成熟并实现量产，但要在生产环境中真正实现跨机架级别的大规模内存池化，上层软件中间件的缺失是当前最大的商业化阻碍。现有的 Linux 内核与分布式系统调度器并未针对 CXL 引入的不均匀内存访问（NUMA）架构进行极致优化。传统基于 RDMA 的内存解耦方案存在多级通信开销、复杂的握手协议以及严重的同步延迟，导致大语言模型（LLM）的 KVCache 在跨节点调用时效率极低，严重拖累了推理的并发吞吐量³。

【技术路线与创业切入点】

1. **弹性内存自动分配服务（Elastic Memory Services）**：研发类似 MemVerge Elastic Memory 的进阶版中间件¹⁹。该系统需要深入操作系统内核层，实时监控各类 AI 容器的内存使用热力图和缺页中断（Page Fault）频率。当预测到本地高带宽内存或主存即将枯竭时，通过亚毫秒级的 CXL 驱动

自动映射远程内存池，从而从根本上消除 Out-Of-Memory (OOM) 崩溃，解决数据中心普遍存在的“内存搁浅” (Stranded Memory) 与资源利用率低下的顽疾。

2. **针对 LLM 优化的原生 KVCache 对象存储底座**：参考并商业化最新的学术研究成果（如 Beluga 架构）³。创业团队可开发直接建立在 CXL 互联架构之上的分布式 KVCache 管理系统。该系统利用 CXL 内存原生支持的 Load/Store 语义，使 GPU 能够直接寻址并读写远程共享内存池中的 KVCache，完全旁路掉 CPU 干预以及 RDMA 的协议栈开销。通过在 vLLM 等主流推理框架底部重构通信库，预期可将“首 Token 生成时间” (TTFT) 降低 80% 以上，极具技术壁垒与被头部云厂商收购的价值³。
3. **零 IO (Zero-IO) 共享内存通信引擎**：在分布式异构计算（如基于 Ray 的架构）中，开发直接映射在 CXL 内存空间中的分布式张量 (Tensor) 管理器。这能实现计算节点间的零数据拷贝同步，彻底消除传统网络序列化与反序列化的时间成本¹⁹。

2.4.2 创业方向二：摆脱先进封装依赖的高带宽 Die-to-Die (D2D) 互联 IP 核心

【行业背景与痛点逻辑】当前最高性能的 AI 加速器普遍采用台积电的 CoWoS 等 2.5D/3D 先进封装技术。然而，先进封装不仅成本极其高昂，其漫长的制造周期与产能瓶颈严重制约了 AI 芯片公司的出货速度²。如果初创企业能够在极低成本、供应链高度成熟的标准有机封装基板 (Organic Substrates, 凸点间距 100-130 微米) 上，实现与硅中介层先进封装相媲美的 D2D 互联带宽，将彻底颠覆现有的半导体制造成本结构。

【技术路线与创业切入点】

1. **高性能、低功耗的标准封装 PHY IP**：深度对标 Eliyan 公司的 NuLink 互联技术³³。通过研发高级的混合信号信道均衡技术、先进的前向纠错算法以及创新的多级信令调制（如将 64G PAM4 提升至 224G 甚至 448G），使标准有机基板上的芯片互联能够在功耗与信号完整性上媲美先进封装⁴。该 IP 必须完全兼容 UCIe 3.0 与 BoW 等行业开放标准，从而为系统架构师提供即插即用的模块化组件³³。
2. **异构 Chiplet 的协议适配与内网硬件级安全网关**：随着 Chiplet 技术的普及，未来的单颗 AI 芯片内部将混合组装来自 Intel、NVIDIA 或第三方初创公司的各种芯粒⁵。这种“大杂烩”式的物理集成带来了极其严峻的硬件安全风险（例如某一颗非受信芯粒可能被植入硬件木马以窥探全局显存）。创业团队可基于 UCIe 3.0 标准引入的 UDA (UCIe Dfx Architecture)，开发针对 Chiplet 内网的实时硬件级防火墙及合规性自动化测试 IP 模块，监控 D2D 链路上的异常指令流，该领域的空白具有极高的商业授权 (IP Licensing) 价值⁵。

2.4.3 创业方向三：融合多协议与网络内计算 (In-Network Compute) 的智能超级网卡

【行业背景与痛点逻辑】随着云数据中心加速向多机架、跨节点部署演进，单一的网络架构已经无法适应需求。AI 计算集群不仅需要处理海量数据的横向以太网摄入 (Scale-out)，还需要维持加速器之间缓存一致性的纵向互联 (UALink)，同时还依赖 CXL 架构进行主存解构²⁵。现有的通用网卡或专有网络接口芯片在应对多源异构协议时往往成为系统瓶颈，难以支撑高并发的大规模并行计算。

【技术路线与创业切入点】

1. **多协议自适应混合 Fabric 网卡与交换引擎**：汲取 XConn（以 5.4 亿美元被 Marvell 收购）成功打造 Apollo 混合交换芯片的经验，致力于在一块硅片上同时原生支持以太网 (UEC 标准)、PCIe 6.0/7.0、CXL 3.1 以及即将到来的 UALink 1.0/2.0 流量的路由与交换²⁶。通过硬件级别的深度融

合，极大降低系统主板的布线复杂度和网络跳数（Hops），为构建无缝的高密度智算集群提供核心部件。

2. **弹性 AI 内存与通信融合中间件网卡（SuperNIC）**：瞄准类似 Enfabrica（完成 1.15 亿美元 C 轮融资，推出 3.2Tbps ACF-S 芯片）的产品形态²⁸。开发能够提供多端口 800G 超以太网连接、支持定制化传输层协议，并能在网卡（NIC）层面直接通过硬件电路卸载分布式 AI 集合通信（如 AllReduce、AllGather、ReduceScatter）任务的智能网卡。尤其需要突破多路径容错与动态流量并发喷射（Multipath Spraying）技术，确保在网络局部拥塞时能够自动重路由数据包，大幅度降低跨节点 GPU 通信的尾随延迟（Tail Latency），构建极具弹性的 AI 计算网络²⁹。

2.4.4 创业方向四：冲破铜互联物理极限的硅光与 CPO 核心组件开发

【行业背景与痛点逻辑】虽然 Astera Labs 的重定时器电学方案暂时延缓了铜线互联的生命周期，但在迈向 1.6T 乃至 3.2T 单端口速率的道路上，铜缆在功耗、发热、抗干扰以及传输距离上的物理限制已经显现出不可逾越的鸿沟。全光网络（All-Optical Networks）是解决数据中心“通信墙”的终极技术范式。然而，硅光产业涉及极其复杂的非线性光学材料、微纳级制造工艺与高精度对准封装。科技巨头（如 Marvell 收购 Celestial AI）更倾向于直接并购成熟的系统级集成方案公司，这在底层细分发光、调制与计算组件上取得单点技术突破的初创团队留下了广阔的发展空间⁴¹。

【技术路线与创业切入点】

1. **新型光电调制材料的产业化破局（如薄膜铌酸锂 TFLN）**：传统的硅光或磷化铟（InP）材料在面对单通道 200G 甚至更高的数据速率时，其电光调制带宽与插入损耗已逼近物理极限。薄膜铌酸锂（TFLN）因其极高的电光系数、超宽的调制带宽与极低的信号损耗特性，被业界公认为是支撑 2028 年以后 3.2Tbps 节点的核心非线性光学材料。针对 TFLN 调制器设计及其在标准晶圆厂中的良率提升与代工服务（如 Lightium 的技术路径）进行工艺攻坚，是当前硬件科技创业的深水区与高回报区⁴²。
2. **极低功耗的短距互联微型 LED（MicroLED）阵列**：在极短距离（如 10 米以内）的 AI 服务器内部机架连线中，使用标准高速激光器虽然能满足带宽，但其绝对功耗过高，不够经济。类似于 Avicena 公司的创新路线，可以研发基于氮化镓（GaN）的微型 LED 阵列技术。相比于驱动少量高速激光器，该方案利用超大规模的低速并行光通道阵列，以极低的系统能耗实现 Tbps 级别的聚合带宽，是取代服务器内部高速铜线与重定时器极具潜力的新型光学物理架构⁴²。
3. **全光计算处理器与纯光网络矩阵切换（OCS）**：摒弃传统“光-电-光”转换所带来的高昂延迟与能耗惩罚，研发直接在光域内执行通用逻辑处理或专门针对大模型注意力机制的矩阵乘法运算硬件系统（如 Akhetonics、Lightmatter、Lightsolver 的方案）⁴²。此外，结合 MEMS（微机电系统）技术开发纯光路切换矩阵，支持数据中心资源的纳秒级动态拓扑重构，实现从光通信向光计算的跨越式发展⁴²。

2.4.5 创业方向五：面向 PCIe 6.0/7.0 与 CXL 的 AI 驱动协议分析与自动化验证系统

【行业背景与痛点逻辑】每次底层通信协议的升级换代，都伴随着测试验证工程的噩梦。在 128 GT/s 的 PCIe 7.0 速率下，眼图完全闭合是常态，前向纠错（FEC）机制的介入使得数据流的物理层验证和协议层解码变得异常困难⁷。传统的硬件工程师依靠手动调整示波器探头、人工分析信噪比畸变与注入压力的时代已经一去不复返。芯片流片前后的合规性测试如果不够严谨，将导致巨额的资金损失。

【技术路线与创业切入点】

1. **基于 AI 驱动的一体化自动化校准与验证中间件**：虽然像安立（Anritsu）和泰克（Tektronix）这样的传统设备巨头垄断了示波器和 BERT 发生器等底层精密测量硬件，但在专用的上层协议一致性测试、链路训练自动化以及 FEC 纠错压力边界探测等算法层，依然存在巨大的软件空白⁷。初创企业可以开发能够通过标准 API 控制所有底层仪器的 AI 测试中间件平台。该软件系统可以利用机器学习算法自动寻优复杂的均衡器（EQ）设置，预测接收器（Rx）在不同温度、电压漂移下的脆弱点，并全自动执行 TP2/TP3 校准测试，一键生成符合 PCI-SIG 标准的合规性报告，从而大幅削减芯片原厂的开发时间⁸。
2. **超低损耗模块化插入器（Interposers）与全链路数字孪生 EDA 工具**：传统的测试线缆自身就是劣化高频信号的罪魁祸首。研发物理层面的无源或有源超低损耗探测插入器，以便在不破坏原有链路阻抗特性的情况下无损捕获微弱信号⁴⁶。同时，开发能够精确模拟实际复杂 AI 主板布线、过孔分布及连接器阻抗特性的信道仿真 EDA（电子设计自动化）数字孪生工具，帮助芯片设计团队在早期阶段通过纯软件数字仿真准确识别眼图闭合风险，防患于未然。

2.5 结论

综上所述，当前 AI 基础设施所面临的核心困境，本质上是一场由生成式大语言模型算力狂飙引发的系统级“木桶效应”。当 CPU 与 GPU 的绝对计算能力不再是短板时，底层互联接口的信号完整性坍塌、网络协议的路由开销、物理封装的热密度极限以及内存扩展的物理隔离，共同铸就了阻碍 AI 应用进一步规模化的“互联墙”与“内存墙”。

通过对 Astera Labs、Marvell、Ayar Labs、Eliyan 以及 Enfabrica 等行业领军企业的深度解构，我们不难发现，未来的底层硬件互联架构正不可逆转地向**高度解耦化、动态池化、开放标准化以及光子化**方向演进。

从短中期的工程落地来看，基于复杂 DSP 算法的重定时器、智能有源线缆（如 Astera Labs 的 Aries 与 Taurus）以及多协议兼容的混合交换芯片（兼容 PCIe 6/7 与 CXL 3.x）的电学解决方案，结合强大的内存调度与 KVCACHE 优化软件中间件（如 MemVerge 的 Elastic Memory 与 Beluga 架构），是解决当前数据中心互联瓶颈最为务实且最具变现能力的商业路线。

而从中长期的产业终局来看，以薄膜铌酸锂、微型 LED 及共封装光学（CPO）为代表的光电融合生态，辅以彻底打破单一厂商锁定、完全开放互操作的 UALink 与超以太网联盟（UEC）网络架构标准，将成为打破人类半导体物理极限的最终出路。

对于科研工作者与科技创业者而言，硬件侧的技术突破口深深扎根于标准封装下的高性能 Die-to-Die 互联 IP、硅光材料学突破及多协议融合网卡的设计创新中；而软件侧的最大红利，则潜藏于针对 CXL 内存池化及大模型推理底层的分布式共享内存调度系统之中。在这一资本密集且技术壁垒极高的 AI 基础设施赛道上，谁能准确把握上述核心痛点，并提供在工程上具备高度可靠性、在成本上具备极强竞争力的模块化破局方案，谁就真正掌握了通向下一代计算纪元的核心钥匙。

参考文献

- [1] AI and Memory Wall. arXiv. <https://arxiv.org/html/2403.14123v1>
- [2] Marvell's \$540M XConn Acquisition Signals AI Interconnect. Introl Blog, 2026. <https://introl.com/blog/marvell-xconn-acquisition-cxl-ualink-infrastructure-2026>
- [3] Beluga: A CXL-Based Memory Architecture for Scalable and Efficient LLM KVCache Management. arXiv. <https://arxiv.org/html/2511.20172v2>
- [4] Eliyan: \$50 Million Raised To Scale AI Interconnect Chiplets. Pulse2. <https://pulse2.com/eliyan-50-million-funding/>
- [5] The Chiplet Revolution: How Advanced Packaging and UCIE are Redefining AI Hardware in 2025. Design & Reuse, 2025. <https://www.design-reuse.com/news/202529865-the-chiplet-revolution-how-advanced-packaging-and-ucie-are-redefining-ai-hardware-in->
- [6] Aries PCIe/CXL Smart DSP Retimers. Astera Labs, Inc. <https://www.asteralabs.com/products/pcie-cxl-smart-dsp-retimers/>
- [7] PCIe Test and Validation Solutions. Tektronix. <https://www.tek.com/en/solutions/application/high-speed-serial-communication/pcie>
- [8] PCIe 7.0 Roundup: Test and Timing Tools Emerge as Ecosystem Takes Shape. All About Circuits, 2026. <https://www.allaboutcircuits.com/news/pcie-7.0-roundup-test-and-timing-tools-emerge-as-ecosystem-takes-shape/>
- [9] The Long & Short of AI: Building Scalable Data Centers in the PCIe 6.X Era. Astera Labs. <https://www.asteralabs.com/the-long-and-short-of-ai-building-scalable-data-centers-in-the-pcie-6-x-era/>
- [10] UALink Roadmap Insights: Accelerating Open, Scalable AI Networking. UALink Consortium, 2026. <https://ualinkconsortium.org/blog/ualink-roadmap-insights-accelerating-open-scalable-ai-networking-1296/>
- [11] Scorpio Smart Fabric Switch. Astera Labs, Inc. <https://www.asteralabs.com/products/scorpio-smart-fabric-switch/>
- [12] Aries PCIe/CXL Smart Cable Modules. Astera Labs, Inc. <https://www.asteralabs.com/products/aries-smart-cable-modules/>
- [13] Taurus Smart Cable Module Product Brief. Astera Labs. <https://www.asteralabs.com/wp-content/uploads/2021/03/Taurus-Smart-Cable-Module-Product-Brief.pdf>

- [14] Taurus Smart Cable Modules: An Active + Smart Approach to 200/400/800GbE. Astera Labs. <https://www.asteralabs.com/taurus-smart-cable-module-smart-approach-to-200-400-800-gbe/>
- [15] Aries Product Requirements Specification. Astera Labs. https://www.asteralabs.com/wp-content/uploads/2021/11/Astera_Labs_Blog-Taurus_Smart_Cable_Modules.pdf
- [16] Taurus Ethernet Smart Cable Modules. OIF Forum. https://www.oiforum.com/wp-content/uploads/OIF_PLL_Demo_AsteraLabs_OFC2023.pdf
- [17] Leo CXL Smart Memory Controllers. Astera Labs, Inc. <https://www.asteralabs.com/products/leo-cxl-smart-memory-controllers/>
- [18] Astera Labs' Leo CXL Smart Memory Controllers on Microsoft Azure M-series Virtual Machines Overcome the Memory Wall. Astera Labs. <https://www.asteralabs.com/news/astera-labs-leo-cxl-smart-memory-controllers-on-microsoft-azure-m-series-virtual-machines-overcome-the-memory-wall/>
- [19] CXL Technology Deep Dive. MemVerge. <https://memverge.com/cxl-technology/>
- [20] Elastic Memory. MemVerge. https://memverge.com/wp-content/uploads/MemVerge-Elastic-Memory_CXL-Forum-FMS-2023.pdf
- [21] MemVerge and SK hynix Announce Endless Memory. PR Newswire. <https://www.prnewswire.com/news-releases/memverge-and-sk-hynix-announce-endless-memory-301829977.html>
- [22] Beluga: A CXL-Based Memory Architecture for Scalable and Efficient LLM KVCache Management. ResearchGate, 2025. https://www.researchgate.net/publication/397983834_Beluga_A_CXL-Based_Memory_Architecture_for_Scalable_and_Efficient_LLM_KVCache_Management
- [23] Beluga: A CXL-Based Memory Architecture for Scalable and Efficient LLM KVCache Management. Cool Papers. <https://papers.cool/arxiv/2511.20172v2>
- [24] [2511.20172] Beluga: A CXL-Based Memory Architecture for Scalable and Efficient LLM KVCache Management. arXiv. <https://arxiv.org/abs/2511.20172>
- [25] Marvell to Acquire XConn Technologies, Expanding Leadership in AI Data Center Connectivity. Marvell, 2026. <https://www.marvell.com/company/newsroom/marvell-to-acquire-xconn-technologies-expanding-leadership-in-ai-data-center-connectivity.html>
- [26] XConn Buy Unveils Marvell's AI Connectivity Imperative. EE Times, 2026. <https://www.eetimes.com/xconn-buy-unveils-marvells-ai-connectivity-imperative/>
- [27] Marvell's XConn Buy Yields a Two-Pronged Open Fabric Play Against NVLink. Futurum Group, 2026. <https://futurumgroup.com/insights/marvells-xconn-buy-yields-a-two-pronged-open-fabric-play-against-nvlink/>
- [28] Enfabrica Raises \$115M in New Funding to Advance its Leadership. IAG Capital Partners, 2026. <https://www.iagcapitalpartners.com/news/enfabrica-115m-series-c>
- [29] Enfabrica. <https://enfabrica.net/>

- [30] Press Release: Enfabrica Raises \$125 Million Series B to Fuel Ramp of AI Infrastructure Networking Chips. Enfabrica Blog. <https://blog.enfabrica.net/press-release-enfabrica-raises-125-million-series-b-to-fuel-ramp-of-ai-infrastructure-networking-chips>
- [31] CEO Blog: Enfabrica's ACF-S Millennium Chip Launch, Series C Funding, and More. Enfabrica Blog. <https://blog.enfabrica.net/ceo-blog-enfabricas-acf-s-millennium-chip-launch-series-c-funding-and-more-94e36eafaafb>
- [32] Eliyan Secures \$50 Million in Strategic Investments from Leading Hyperscalers and AI Infrastructure Providers to Accelerate Scalable AI Systems. Eliyan. <https://eliyan.com/press-release/eliyan-secures-50-million-in-strategic-investments/>
- [33] Technology. Eliyan. <https://eliyan.com/technology/>
- [34] Products. Eliyan. <https://eliyan.com/Products/>
- [35] About. Eliyan. <https://eliyan.com/about/>
- [36] Eliyan Sets New Standard for Chiplet Interconnect Performance with Latest PHY Delivering Data Rate of 64Gbps on 3nm Process Using Standard Packaging. Eliyan, 2025. <https://eliyan.com/press-release/eliyan-sets-new-standard-for-chiplet-interconnect-performance/>
- [37] Ayar Labs Raises US\$500 Million. Optics & Photonics News, 2026. https://www.optica-opn.org/home/industry/2026/march/ayar_labs_raises_us\protect\TU\textdollar500_million/
- [38] Ayar Labs Revenue 2025: \$91.6M ARR, \$1B Valuation. GetLatka. <https://getlatka.com/companies/ayar-labs->
- [39] Ayar Labs Closes \$500M Series E, Accelerates Volume Production of Co-Packaged Optics. Ayar Labs, 2026. <https://ayarlabs.com/news/ayar-labs-closes-500m-series-e-accelerates-volume-production-of-co-packaged-optics/>
- [40] Ayar Labs Raises \$500M Series E for Co-Packaged Optics. TAMradar Funding Rounds Signals. <https://www.tamradar.com/funding-rounds/ayar-labs-series-e-500m>
- [41] Marvell to Acquire Celestial AI, Accelerating Scale-up Connectivity for Next-Generation Data Centers. Marvell, 2026. <https://investor.marvell.com/news-events/press-releases/detail/1000/marvell-to-acquire-celestial-ai-accelerating-scale-up-connectivity-for-next-generation-data-centers>
- [42] Optical Component Startup Tracker. Signal AI, 2025. <https://signal.ai/2025/11/optical-component-startup-tracker/>
- [43] Release Notes — Ultra Ethernet Consortium, Spec 1.0.2. UEC, 2026. <https://ultraethernet.org/wp-content/uploads/sites/20/2026/01/UE-Specification-1.0.2-release-notes.pdf>
- [44] UEC 2025 in Review: Preparing for What Comes Next — A Letter from UEC's Chair. Ultra Ethernet Consortium. <https://ultraethernet.org/uec-2025-in-review-preparing-for-what-comes-next-a-letter-from-uecs-chair/>
- [45] Ultra Ethernet Consortium (UEC) Launches Specification 1.0 Transforming Ethernet for AI and HPC at Scale. Ultra Ethernet Consortium. <https://ultraethernet.org/ultra-ethernet-consortium-uec-launches-specification-1-0-transforming-ethernet-for-ai-and-hpc-at-scale>

- [46] Illuminate High-Speed PCIe Lanes with Protocol Analyzers. Keysight Blogs. <https://www.keysight.com/blogs/en/tech/educ/protocol-analyzer>
- [47] VIAVI Announces Investment in PCIe 7.0 Protocol Analysis Testing Platform. Viavi Solutions. <https://www.viavisolutions.com/en-us/news-releases/viavi-announces-investment-pcie-70-protocol-analysis-testing-platform>
- [48] Anritsu to Exhibit Cutting-Edge PCI-Express 6.0 and 7.0 Signal Integrity Solutions at Design-Con 2025. Anritsu. <https://www.anritsu.com/en-us/test-measurement/news/news-releases/2025/2025-01-27-us01>