

Astera Labs: Aries / Leo+CXL / COSMOS 深度分析

工程级别、产业级别的深度调研

Ge Liangchen


半导体行业分析

May 19, 2026

报告结构

目录

什么是 Retimer



Retimer = 完整信号再生（不是放大）

- 包含 CDR (Clock Data Recovery): 从数据中恢复时钟
- 完整解串/重串行化: 消除所有抖动和噪声
- 输出”像新发送的信号一样干净”
- **vs Redriver**: Redriver 只是模拟均衡 + 放大, **同时放大噪声**, PAM4 下无法使用

为什么 AI Server 更需要 Retimer

传统服务器：

- CPU 到 PCIe slot 距离短 (6 inches)
- 通常 1-2 个 PCIe 设备
- PCIe 4 即可满足大多数需求
- 对 SI 要求相对宽松

AI Server：

- GPU 底板面积大 (12 inches trace length)
- 8-72+ GPU per node
- PCIe 5/6 必需，更高 lane 数
- 密集 crosstalk 管理
- Multi-rack 需要 cable (>3m)
- 每个 GPU 需要多个 PCIe/CXL 连接

AI server 的 SI 挑战呈指数级增长：更多 GPU × 更高速度 × 更复杂拓扑 =
Retimer 不可省略

Aries 产品线细分

Table: Aries 系列产品对比

产品	形态	协议	关键 spec
Smart DSP Retimer	芯片	PCIe 6 / CXL 3.x	Per-lane DSP 均衡
Smart Cable Module	Cable Paddle Card	PCIe 6 / CXL 3.x	7m, 32AWG(4m)/27AWG(6m)
Smart Gearbox	芯片	PCIe 6 PCIe 5	协议桥接

Smart Cable Module 详解 [T2]:

- 将 Aries DSP Retimer 集成到 cable paddle card 中
- **7m reach at 64 GT/s** — 被动铜缆仅 3m
- 细径电缆 (32AWG for 4m, 27AWG for 6m) — 不阻塞气流
- BER 显著优于 PCIe 规范要求
- 生态伙伴: Amphenol (OSFP-XD), Molex (PCIe 6.0 AEC)

PCIe Smart Gearbox 详解

什么是 Gearbox?

Gearbox 是一种协议桥接芯片——一端是 PCIe 6 (64 GT/s PAM4), 另一端是 PCIe 5 (32 GT/s NRZ)

使用场景:

- Server 升级到 PCIe 6 CPU/GPU
- 但已有的 NIC 卡是 PCIe 5
- 不想 requalify 整个 NIC fleet
- → Gearbox 连接 PCIe 6 Host 和 PCIe 5 NIC

Gearbox 解决的不是技术问题, 而是部署迁移成本问题。这是一个聪明的代际过渡策略。

商业价值:

- Hyperscaler 有数千台已验证的 NIC
- NIC requalification 耗时 12-18 个月
- Gearbox 消除了 requal 障碍
- 允许增量式 PCIe 6 迁移

Aries 功耗/延迟/SI Trade-off

Table: Retimer 设计中的三重约束

约束	趋势	挑战
功耗	每代 PCIe 翻倍	PAM4 DSP + ADC/DAC 功耗 500mW/lane
延迟	每代增加	DSP pipeline 深度决定延迟
SI 质量	每代恶化	PAM4 SNR 要求远高于 NRZ

Astera Labs 的优化方向 [推测]:

- 通过自有 DSP 架构优化功耗/延迟/SI 的 triple tradeoff
- 但具体数字未公开——SerDes 参数通常是芯片公司最核心的商业秘密

竞争对比注意

Credo 以其低功耗 SerDes 著称（在 AEC 市场），Credo 和 Astera 在 retimer/AEC 领域是直接竞争。但没有公开可用的功耗/延迟对比数据 [未确认]。

Aries 与竞争对手对比

Table: PCIe Retimer 竞争格局

能力	Astera Aries	Broadcom	Credo	Parade/Renesas
PCIe 6 支持	✓	✓	✓	Renesas ✓, Parade ?
DSP Retimer	✓	✓	✓	部分
Smart Cable	✓	—	✓	—
Gearbox	✓	—	—	—
COSMOS 集成	✓	—	—	—
Hyperscaler 直接关系	✓✓✓	✓✓	✓	✓
AI 专项优化	✓✓✓	✓	✓✓	✓

- 在retimer 单一产品上，Astera/Broadcom/Credo 都有竞争力
- Astera 的优势在于全栈集成：Retimer + Cable + Gearbox + Switch + CXL + Software

Cable 在 AEC 市场有先发优势；Astera 在后浪打后浪增速快

目录

什么是 CXL

CXL = Compute Express Link

基于 PCIe 物理层的缓存一致性互连协议。允许 CPU/GPU 以 load/store 语义直接访问远端内存和外设。

Table: CXL 标准演进

版本	发布时间	带宽	关键特性
CXL 1.0/1.1	2019/2020	PCIe 5 (32 GT/s)	Type 3 内存设备
CXL 2.0	2020	PCIe 5	Switching, Memory Pooling
CXL 3.0	2022	PCIe 6 (64 GT/s)	Memory Sharing, Multi-Level Switch
CXL 3.2	2024	PCIe 6	3.x 优化
CXL 4.0	2025	128 GT/s	242 GB/s per x16

CXL 的终极目标：让数据中心中所有 CPU/GPU 共享一个巨大的、逻辑统一、的内存

Memory Wall 与 CXL 的价值

Memory Wall

GPU 计算速度 » 内存访问速度

Why?

HBM 容量有限 (80-192GB)
模型参数远超单 GPU 内存

CXL 解决方案

通过 PCIe/CXL 访问大容量 DDR5
扩展有效内存至 TB 级别

Memory Expansion (1:1)

1 个 host 连接 1 个 CXL 内存设备，增加单机内存容量

Memory Pooling (N:1)

多个 host 共享 1 个内存池，通过 CXL switch 连接，需

Memory Sharing (N:N)

多个 host 同时访问同一块内存，缓存一致，需要 CXL^{1.2} / 1

Leo CXL Memory Controller

Table: Leo 已知技术规格（来源：官方 interop 报告 [T2]）

参数	已知值
CXL 版本	CXL 1.1
内存类型	DDR5-5600 RDIMM
已验证容量	64GB RDIMM (Micron/Samsung/SK hynix)
CPU 兼容	Intel Xeon 6, AMD (EPYC)
OS 支持	Linux
软件	COSMOS for telemetry/RAS
未公开参数	状态
每控制器最大内存容量	[未确认] 未公开
内存通道数	[未确认] 未公开
CXL 链路带宽	[未确认] 未公开（推测 PCIe 5 x8 或 x16）

CXL 当前真实的落地情况

已经发生的：

- CPU 支持：Intel Sapphire Rapids + AMD Genoa 均支持 CXL 1.1
- OS 支持：Linux kernel 6.5+, Windows Server 2022
- 合规程序：CXL Consortium Integration List 自 2023 年运行
- Demo：SC24/SC25 多个 CXL memory demo
- CXL 4.0 spec 已发布（2025 年 11 月）

尚未发生的：

- 大规模生产部署—仍处于早期采用者阶段
- Software ecosystem 成熟—内存分层/Fabric 软件仍在开发
- CXL 3.0 memory sharing 一无硅片量产
- Industry-wide adoption 一主要在 hyperscaler 试验
- 标准化内存模块格式—多个竞争格式

诚实评估

CXL 距离大规模生产部署可能还需要 2-4 年。当前的部署主要是 hyperscaler 的有限

Leo 在 AI Infra 中的位置

AI Training 场景

- 模型参数（数百 GB-TB）→ HBM 中放不下
- CXL 扩展 DDR5 作为“第二层内存”——放 optimizer states, embeddings 等
- 限制：带宽远低于 HBM，不适合放频繁访问的 weights
- 结论：有限收益，CXL 内存更适合 offload 不频繁访问的数据

AI Inference 场景

- KV Cache 是主要内存消耗（长上下文场景可达 TB 级）
- CXL DDR5 放 KV cache → 支持更长上下文
- Astera 博客声称“CXL Memory Expansion Improves AI Economics” [T2]
- 结论：推理场景更有价值，因为 KV cache 对延迟容忍度高

目录

COSMOS 是什么

COSMOS Tools (CLI + Explorer GUI)

COSMOS Developer Kit (SDK + 库 + 脚本)

COSMOS Core Platform

Link Management

Fleet Management

RAS Management

为什么 Connectivity Chip 公司需要软件平台

行业类比：

- NVIDIA: NVLink + NVSwitch + Fabric Manager
- Broadcom: 基本依赖 OS 标准驱动
- Marvell: 类似 Broadcom
- **Astera 是第一家在 Connectivity 领域做全栈软件的公司**

COSMOS 的差异：

- 统一管理所有 connectivity 产品
- 提供 per-lane level telemetry
- Predictive failure analysis
- 为 hyperscaler fleet manager 设计的 API

对于 hyperscaler 而言，能见度（observability）和可预测性（predictability）比硬件 spec 差异更重要。因为连接故障导致 GPU 集群不可用的成本远超连接芯片的成本。

COSMOS vs NVIDIA 管理体系

Table: AI 集群管理平台对比

能力	COSMOS (Astera)	NVIDIA Fabric Manager
管理范围	跨品牌、跨协议的连接设备	仅 NVLink/NVSwitch
Telemetry 深度	Per-lane signal quality	NVLink level
预测性故障	支持	支持 (DGX)
开放 API	提供 SDK	部分开放
协议覆盖	PCIe + CXL + Ethernet	NVLink only
Fleet scale	Hyperscaler rack-scale	DGX/SuperPOD scale
第三方硬件支持	任何 PCIe/CXL 设备	仅 NVIDIA

COSMOS 的核心差异化：跨厂商、跨协议的连接管理。NVIDIA 管理 NVLink，COSMOS 管理除此之外的一切。两者不是竞争关系，而是互补——尤其是在包含 NVIDIA GPU 的异构集群中。