

模拟 IC 初创公司互联芯片产品方向分析

基于 ADC/DAC 核心能力的生态位选择与战略建议

葛良晨

2026 年 5 月 19 日

摘要

本报告面向一家具有深厚模拟技术积累（ADC/DAC 业界领先）的初创 IC 设计公司，系统性地分析在当前 AI 基础设施大发展的时代背景下，公司应如何选择互联芯片产品的切入方向。

报告首先梳理公司的核心能力与约束条件，然后对 8 个候选产品方向进行多维度评估（技术匹配度、市场吸引力、竞争强度、护城河质量、时间窗口），最终给出分阶段的推荐策略与总体的“能力-市场”匹配图。

核心结论：模拟 ADC/DAC 能力在互联芯片领域的最高价值锚点是 **Retimer**/信号调理（近期）和光学互连模拟前端（中长期），其次是高速 **SerDes IP** 授权（资本效率最高的路径）。不推荐直接进入需要大规模数字团队和软件生态的领域（如 Fabric Switch、CXL 控制器）。

目录

1	分析框架	3
1.1	公司核心能力画像	3
1.2	评估维度	3
1.3	互联芯片市场全景	3
2	候选产品方向逐项分析	5
2.1	方向 1: PCIe 6/7 Retimer (DSP Retimer)	5
2.1.1	产品定义	5
2.1.2	为什么匹配 ADC/DAC 能力	5
2.1.3	竞争格局	5
2.1.4	关键成功因素	5
2.1.5	评估	6
2.2	方向 2: 有源电缆模块 (AEC / Smart Cable Module)	6
2.2.1	产品定义	6
2.2.2	为什么值得考虑	6
2.2.3	评估	6
2.3	方向 3: 高速 SerDes IP 授权	7

目录	2
2.3.1 产品定义	7
2.3.2 为什么这是高价值路径	7
2.3.3 评估	7
2.4 方向 4: 线性驱动光学 (LPO) / 光互连模拟前端	7
2.4.1 产品定义	7
2.4.2 为什么这是未来的战略方向	7
2.4.3 技术挑战	8
2.4.4 评估	8
2.5 方向 5: PCIe Gearbox (代际桥接)	8
2.5.1 产品定义	8
2.5.2 评估	8
2.6 方向 6: CXL 内存缓冲/控制器	8
2.6.1 评估说明	8
2.7 方向 7: PCIe / Fabric Switch	9
2.7.1 不推荐理由	9
2.8 方向 8: Chiplet 互连 PHY (UCIe / BoW)	10
2.8.1 产品定义	10
2.8.2 为什么值得关注	10
2.8.3 评估	10
3 综合评估与推荐	10
3.1 产品方向评分汇总	10
3.2 “能力-市场” 匹配图	10
3.3 分阶段产品策略	10
3.4 为什么不推荐直接做 Switch 或 CXL 控制器	10
3.5 Retimer 产品的具体技术定位建议	11
3.5.1 差异化方向	11
3.5.2 目标客户策略	11
3.6 商业模式选择	12
3.7 风险与应对	14
3.8 最终结论	14

1 分析框架

1.1 公司核心能力画像

假设公司具备以下能力（本分析的基础前提）：

表 1: 公司核心能力与约束条件

维度	能力描述	等级
ADC 设计	高速、高精度 ADC（如 64+ GS/s, 8-bit for PAM4）	世界级
DAC 设计	高速 DAC，匹配 ADC 性能	世界级
模拟前端 (AFE)	CTLE, VGA, 线性驱动器，信号调理	世界级
PLL/CDR	时钟数据恢复，低抖动 PLL	强
数字设计 (RTL)	中等规模数字逻辑	中等
DSP	数字信号处理 IP	中等（可能需要补强）
大规模 SoC 集成	多 IP 集成、大型数字后端	弱-中等
软件/固件	底层驱动、SDK	弱
团队规模	假设 50-150 人	初创规模
资金	假设已融资、有 runway	中等
客户关系	可能无 hyperscaler 直接关系	待建立

1.2 评估维度

对每个候选方向从以下 6 个维度进行评估（满分 5 分）：

- 1. 技术匹配度：公司 ADC/DAC/模拟能力在该产品中的竞争优势有多强？
- 2. 市场吸引力：TAM 规模、增长率、客户支付意愿
- 3. 竞争强度：现有玩家数量、差异化空间（分数越低越激烈）
- 4. 护城河持久性：技术壁垒能否长期维持？是否容易被复制？
- 5. 投入/产出比：所需的资源投入（团队、资金、时间）vs 预期回报
- 6. 时间窗口：现在进入是否还有先发优势窗口？

1.3 互联芯片市场全景

核心洞察：公司的 ADC/DAC 能力在互联芯片栈的物理层和链路层具有最强的直接竞争优势。越往上层（交换、系统软件），数字设计和软件能力的权重越大，模拟能力的边际价值越小。因此产品方向应优先聚焦于物理层/链路层。




图 1: 互联芯片市场全景：红色框 = ADC/DAC 能力最直接匹配的领域

2 候选产品方向逐项分析

2.1 方向 1: PCIe 6/7 Retimer (DSP Retimer)

2.1.1 产品定义

PCIe Retimer 是插入在 PCIe 链路上的信号再生芯片。在 PCIe 6 (64 GT/s PAM4) 及以上代际, 基于 DSP 的 Retimer 是必需品而非可选项。Retimer 的核心信号链: **CTLE** → **ADC** → **DSP (FFE/DFE/CDR/PAM4 解码)** → **DAC** → **Driver**。

2.1.2 为什么匹配 ADC/DAC 能力

- Retimer 的核心模拟 IP 是 ADC 和 DAC (64+ GS/s, 8-bit PAM4)
- ADC 的 ENOB (有效位数) 直接决定信号恢复质量
- PAM4 对 ADC 的线性度要求极高 (4 电平 → 3 个眼图的区分)
- 低功耗 ADC/DAC 设计是 retimer 竞争的核心差异化点
- 公司在此领域的能力壁垒是结构性的——不是每个公司都拥有高速 ADC/DAC IP

2.1.3 竞争格局

表 2: Retimer 竞争格局			
厂商	PCIe 6	优势	弱点
Astera Labs (Aries)	已出货	先发、全栈、COSMOS	估值高、竞争对手追赶
Broadcom	开发中	SerDes 积累、客户关系	Retimer 非战略重点
Credo	已出货	低功耗 SerDes	规模小、AEC 聚焦
Parade	开发中	消费类经验	数据中心渠道弱
Renesas	已出货	工业/汽车积累	数据中心份额小
本公司	目标	ADC/DAC 核心 IP	需建设 DSP+ 客户

2.1.4 关键成功因素

1. **DSP 团队建设**: Retimer 需要中等规模的 DSP 团队 (FFE/DFE equalizer, PAM4 decoder, FEC)
2. **PCIe 合规认证**: 需要通过 PCI-SIG 合规测试 (时间 + 资金投入)
3. **Hyperscaler Qualification**: 进入 hyperscaler 供应链需要 12-24 个月的验证周期
4. **互操作验证**: 需要与 Intel/AMD CPU、NVIDIA/AMD GPU 的互操作测试

维度	评分	说明
技术匹配度	5/5	ADC/DAC 是 retimer 核心 IP，直接匹配
市场吸引力	5/5	AI 驱动高速增长，PCIe 6/7 每一代都创造新需求
竞争强度	3/5	已有 3-4 家成熟玩家，但差异化空间仍存（功耗、延迟）
护城河持久性	4/5	ADC/DAC + DSP 模拟壁垒真实，但 Broadcom 等可追赶
投入/产出比	3/5	需要中等规模投入（DSP + 验证），回报周期 2-3 年
时间窗口	4/5	PCIe 6 ramp 刚开始，PCIe 7 标准仍在制定中
综合	4.0/5	强烈推荐作为首要产品方向

2.1.5 评估

2.2 方向 2：有源电缆模块 (AEC / Smart Cable Module)

2.2.1 产品定义

将 Retimer 芯片集成到电缆连接器（paddle card）中，形成“有源电缆”。在 PCIe 6 PAM4 下，被动铜缆的插入损耗极限约为 3m。AEC 通过内置 retimer 将 reach 扩展到 7m+，同时保持细径线缆（不阻塞气流）。

2.2.2 为什么值得考虑

- AEC 本质是“Retimer + 电缆”，Retimer 芯片是核心
- 对 ADC/DAC 的需求与 Retimer 方向完全重合
- Multi-rack GPU clustering 推动 AEC 需求爆发
- 与 Amphenol/Molex/TE 等连接器厂商的合作模式——“芯片内置”策略
- 壁垒：不仅是芯片设计，还需要电缆/连接器的系统级 SI 能力

2.2.3 评估

维度	评分	说明
技术匹配度	4/5	Retimer + 系统级 SI（电缆/连接器建模）
市场吸引力	5/5	Multi-rack AI cluster 的核心需求
竞争强度	3/5	Credo 先发、Astera 强势进入、Broadcom 尚未进入
投入/产出比	4/5	芯片 + 系统集成，但边际投入（vs retimer）较小
综合	4.0/5	作为 Retimer 的自然延伸，Phase 2 进入

2.3 方向 3: 高速 SerDes IP 授权

2.3.1 产品定义

不卖芯片，而是将公司核心的 ADC/DAC-based SerDes IP 授权给其他芯片公司（如 AI 加速器公司、Switch 芯片公司、CPU 厂商）。以 IP 授权 + 版税（royalty）模式运营。

2.3.2 为什么这是高价值路径

- 资本效率最高：不需要做芯片级验证、封装、量产、供应链管理
- AI 加速器公司的痛点：自研 AI 芯片（如 Groq、Cerebras、d-Matrix、Tenstorrent 等）需要高速 SerDes 来连接外部世界，但自研 SerDes 团队成本极高且风险大
- 市场空间：Synopsys/Cadence 的 SerDes IP 授权业务年收入数十亿美元
- 公司优势：ADC/DAC 是 SerDes 的核心差异化 IP
- 对标：Credo 的 HiWire SerDes IP 授权模式

2.3.3 评估

维度	评分	说明
技术匹配度	5/5	ADC/DAC 就是 SerDes 的核心
市场吸引力	4/5	AI 加速器生态扩大中，但 IP 市场比芯片市场小
竞争强度	3/5	Synopsys/Cadence 主导 + Credo 授权
护城河持久性	4/5	ADC/DAC 模拟壁垒无法通过 RTL 复制
投入/产出比	5/5	最高资本效率：无需芯片量产、封装、供应链
时间窗口	4/5	当前大量 AI 芯片初创公司需要 SerDes IP
综合	4.2/5	资本效率最高的路径，可与芯片产品并行

2.4 方向 4: 线性驱动光学 (LPO) / 光互连模拟前端

2.4.1 产品定义

在 AI 数据中心中，光互连正在从“可插拔光模块”向“线性驱动”和“共封装光学 (CPO)”演进。LPO 去除了光模块中的 DSP，改用纯模拟线性驱动——这对模拟设计能力提出了极高要求。

2.4.2 为什么这是未来的战略方向

- LPO 的核心：用模拟均衡替换 DSP → 功耗降低 50%+、延迟降低
- 但 PAM4 信号在没有 DSP 的情况下恢复 → 对 AFE 的线性度和噪声性能要求极高

- 这恰恰是 ADC/模拟能力最强的用武之地
- AI 集群的光互连部署将在 2027-2030 年大规模展开
- NVIDIA、Broadcom、Marvell 都在布局光学互连

2.4.3 技术挑战

- 需要同时精通电信号 (SerDes) 和光信号 (激光驱动器、TIA) 的模拟设计
- 光电器件的非线性补偿需要专门的模拟电路技术
- 生态系统：需要与光模块厂商 (Lumentum、Coherent、Eoptolink 等) 合作

2.4.4 评估

维度	评分	说明
技术匹配度	4/5	模拟 AFE 能力直接匹配，但需补充光学 know-how
市场吸引力	5/5	光互连是 AI 基础设施的下一个大市场 (2027+)
竞争强度	4/5	早期市场，玩家少，技术路线未定
护城河持久性	5/5	模拟 LPO 壁垒极高——DSP 时代过去了
投入/产出比	2/5	高投入、较长的回报周期 (市场成熟需要 3-5 年)
时间窗口	5/5	现在是最佳布局时机
综合	4.2/5	中长期的战略制高点，Phase 3 重点投入

⚠ 风险提示

LPO/光互连是 2027-2030 年的市场。现在进入是“提前半步”——太早可能成为先烈，太晚可能失去窗口。建议在 Retimer 产品稳定后 (Phase 2) 同步启动预研。

2.5 方向 5: PCIe Gearbox (代际桥接)

2.5.1 产品定义

Gearbox 在 PCIe 5 (32 GT/s NRZ) 和 PCIe 6 (64 GT/s PAM4) 之间做协议桥接，一端接新 host，一端接旧外设。解决 hyperscaler 的 PCIe 代际迁移痛点。

2.5.2 评估

2.6 方向 6: CXL 内存缓冲/控制器

2.6.1 评估说明

CXL 内存控制器 (如 Astera Leo) 需要的核心能力包括: CXL 协议引擎 + DDR5 PHY + 大规模数字设计。其中 DDR5 PHY 部分有模拟需求 (ADC-based DFE for DDR5)，但整体的

维度	评分	说明
技术匹配度	4/5	ADC/DAC for PAM4 side, 数字协议转换
市场吸引力	3/5	过渡产品, 市场窗口 3-5 年
竞争强度	3/5	Astera 已发布 Aries Gearbox, 先发优势
投入/产出比	4/5	投入适中 (基于 retimer 技术扩展)
综合	3.5/5	Retimer 的自然延伸产品, 但不建议独立作为主线

数字设计工作量巨大。此外还需要大量的软件/固件投入 (CXL Fabric Manager、OS 驱动)。建议在团队规模扩大 (300+ 人) 且有足够的数字 + 软件能力后再考虑。

维度	评分	说明
技术匹配度	2/5	DDR5 PHY 有模拟需求, 但整体以数字/软件为主
市场吸引力	4/5	CXL 是长期趋势, 但 adoption 慢
竞争强度	3/5	Astera, Samsung, SK hynix, Montage
投入/产出比	2/5	软件生态投入巨大
综合	2.8/5	不推荐作为初创公司的首要方向

2.7 方向 7: PCIe / Fabric Switch

2.7.1 不推荐理由

PCIe Switch (如 Astera Scorpio、Broadcom PEX) 需要:

- 大规模的 digital switching fabric 设计
- 复杂的协议引擎 (PCIe FLIT mode、多端口仲裁、QoS)
- 320+ lane 的高 radix crossbar (数字后端挑战极大)
- 完整的软件堆栈 (Fabric Manager、COSMOS 级别)

虽然 Switch 内嵌的 SerDes PHY 需要 ADC/DAC, 但 switch 芯片的核心价值在数字交换和软件, 模拟能力只是必要但不充分的入场券。不建议初创公司以此为首要目标。

维度	评分	说明
技术匹配度	1/5	核心价值在数字 + 软件, 模拟是边缘能力
市场吸引力	5/5	最大的互联芯片市场
竞争强度	1/5	Broadcom 主导, Astera 强势进入
投入/产出比	1/5	需要数百人团队 + 数年 + 巨额资金
综合	2.0/5	强烈不推荐作为初创公司的首要方向

2.8 方向 8: Chiplet 互连 PHY (UCIe / BoW)

2.8.1 产品定义

Die-to-die 互连标准 (UCIe、BoW) 的物理层 (PHY) IP 或芯片。这是 chiplet 时代的基础设施。UCIe PHY 需要极高带宽密度 (每 mm 海滩前端的 Tbps 级别) 和极高的模拟设计能力。

2.8.2 为什么值得关注

- UCIe PHY 本质上是极高速、极低功耗的并转串/串转并 (analog SerDes)
- 功耗约束极其严格 (<1 pJ/bit), 需要高度优化的模拟设计
- Chiplet 生态正在形成 (NVIDIA B200、AMD MI300、Intel Meteor Lake 都使用 chiplet)
- 市场仍在早期, 竞争格局尚未固化
- 可以作为 IP 授权 (类似 SerDes IP) 或独立 PHY 芯片

2.8.3 评估

维度	评分	说明
技术匹配度	5/5	极高速、极低功耗的 ADC/DAC 一核心能力
市场吸引力	4/5	Chiplet 趋势确定, 但 UCIe 市场仍在早期
竞争强度	3/5	Synopsys/Cadence 提供 IP; 独立 PHY 芯片少
护城河持久性	5/5	模拟 PHY 壁垒极高
投入/产出比	4/5	IP 授权模式, 投入可控
时间窗口	4/5	标准刚稳定, 窗口打开
综合	4.2/5	高潜力方向, 建议与 SerDes IP 并行探索

3 综合评估与推荐

3.1 产品方向评分汇总

3.2 “能力-市场”匹配图

3.3 分阶段产品策略

3.4 为什么不推荐直接做 Switch 或 CXL 控制器

- 数字设计团队规模: 320-lane switch 需要 100+ 人的数字设计团队 (RTL、验证、物理设计)
- 软件投入: Fabric Manager、COSMOS 级别的软件平台需要 50+ 人软件团队
- 生态壁垒: PCIe Switch 需要与所有主要 CPU/GPU/NIC/Storage 厂商做互操作验证

表 3: 8 个候选产品方向综合评分

方向	技术匹配	市场	竞争	护城河	投入产出	窗口	综合
Retimer (PCIe 6/7)	5	5	3	4	3	4	4.0
AEC (有源电缆)	4	5	3	4	4	3	4.0
SerDes IP 授权	5	4	3	4	5	4	4.2
LPO / 光互连 AFE	4	5	4	5	2	5	4.2
Chiplet PHY (UCIe)	5	4	3	5	4	4	4.2
Gearbox (桥接)	4	3	3	3	4	3	3.5
CXL 控制器	2	4	3	3	2	3	2.8
PCIe Switch	1	5	1	2	1	2	2.0

- 竞争现实: Broadcom 在 switch 市场有 15+ 年积累, Astera 是先发者——进入需要差异化而非 me-too
 - 资金需求: Switch 芯片的 NRE (流片费用) 在先进制程 (5nm/3nm) 下可达 \$50-100M+
- 正确的策略: 先用 Retimer 建立市场地位和客户关系, 再用积累的资源逐步向上扩展。

3.5 Retimer 产品的具体技术定位建议

3.5.1 差异化方向

1. 功耗: 利用自有 ADC/DAC IP 实现业界最低 per-lane 功耗 (目标: <400 mW/lane at 64 GT/s)
2. 延迟: 优化 DSP pipeline 深度, 实现业界最低转发延迟
3. SI 质量: 利用高 ENOB ADC 实现更长的 reach (更大的通道插入损耗补偿)
4. Telemetry: 内置 ADC 可以同时作为信号质量监测器——提供 per-lane eye scan、BER monitoring
5. 多协议: 同时支持 PCIe 6 和 CXL 3.x (物理层相同, 协议引擎需不同)

3.5.2 目标客户策略

- **Tier 1:** AI 加速器公司 (自研芯片需要 retimer 来连接外部)
- **Tier 2:** Server ODM (直接设计到主板上)
- **Tier 3:** Hyperscaler (通过 ODM 间接进入, 或参与其 reference design)

不建议直接以 hyperscaler 为第一客户——他们的 qual 周期长、要求高。更好的路径是: 先在 AI 加速器公司/ODM 市场积累量产后, 再攻 hyperscaler。




图 2: 产品方向“能力-市场”匹配图




图 3: 三阶段产品路线图

3.6 商业模式选择

两者不冲突。SerDes IP 授权可以在芯片产品开发期间提供现金流，同时建立行业关系（被授权的 AI 芯片公司可能成为 retimer 产品的客户）。

表 4: 两种商业模式的并行策略

维度	芯片产品销售	IP 授权
收入模式	卖芯片 (ASP \$30-80)	授权费 + 版税
资本需求	高 (流片、封测、供应链)	低-中 (IP 开发 + 验证)
收入天花板	极高 (\$1B+)	中等 (\$100-300M)
毛利	60-75%	90%+
客户触达	需要销售渠道	授权给芯片公司使用
风险	流片失败、库存、qual 失败	IP 被盗用、版税收缴难
建议	作为战略主线	作为现金流补充

表 5: 主要风险与应对策略

风险	描述	应对
DSP 能力不足	Retimer 需要 DSP 团队	外部招聘 + 收购小团队 + SerDes IP 授权并行
Qual 周期长	Hyperscaler 接受周期 12-24 月	先攻 AI 加速器客户 (qual 周期短)
竞争加剧	Broadcom/Credo 推出竞争品	差异化在功耗和 SI 质量 (ADC 优势)
市场窗口关闭 光学替代铜缆	PCIe 6 被跳过, 直接到 PCIe 7 长期光互连可能减少 retimer 需求	Retimer 每代都需要, 技术可迁移 LPO 方向布局, ADC 能力同样适用

3.7 风险与应对

3.8 最终结论

★ 推荐结论

推荐战略（按优先级排序）：

- 1. 首要产品 (Phase 1)：PCIe 6 DSP Retimer ——ADC/DAC 能力的最直接变现路径
- 2. 并行推进：SerDes IP 授权——资本效率最高的现金流来源
- 3. 自然延伸 (Phase 2)：AEC Smart Cable Module ——Retimer 的系统级扩展
- 4. 并行探索 (Phase 2)：UCIe Chiplet PHY IP ——下一个标准的早期布局
- 5. 战略制高点 (Phase 3)：LPO 线性驱动光 AFE ——AI 光互连时代的模拟核心
- 6. 暂不进入：PCIe Switch、CXL 控制器（数字/软件投入过大，初创阶段不匹配）

公司最宝贵的资产是 **ADC/DAC 模拟设计能力**。这个能力在互联芯片领域的价值锚点清晰：物理层的信号调理和转换。从 Retimer → SerDes IP → AEC → Chiplet PHY → LPO 的演进路径，每一步都是模拟能力的自然延伸，同时逐步积累数字和系统能力。

⚠ 风险提示

最关键的前提条件：上述分析假设公司确实具有世界级的 **64+ GS/s ADC/DAC 设计**和硅验证经验。如果现有 ADC/DAC 能力主要在低速/高精度领域（如 $\Sigma\Delta$ ADC、SAR ADC），则需要首先评估将能力迁移到高速领域的可行性和时间表。高速 ADC 和低速 ADC 的设计范式差异巨大——这不是简单的速度缩放。