## VIII. Организация памяти ЭВМ

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.

Характеристики памяти ЭВМ:

- -Назначение.
- -Информационная емкость.
- -Информационная емкость читаемого слова.
- -Способ доступа.
- -Быстродействие.
- -Физический способ хранения информации.

## Классификация запоминающих устройств по способу доступа.

- Адресные ЗУ

Постоянные ЗУ, ПЗУ (ROM) ЗУ с произвольным доступом (RAM)

- Ассоциативные ЗУ

Полностью ассоциативные ЗУ

Ассоциативные ЗУ с прямым размещением

Наборно-ассоциативные ЗУ

- Последовательные ЗУ


**FIFO** 

LIFO

Файловые

Циклические


## Классификация запоминающих устройств по назначению.



## Латентность при обращении к подсистеме памяти

Тип обращения к памяти	Объем памяти,	Латентность,
	байт	такты процес-
		сора
Регистры процессора	2 <sup>6</sup> 2 <sup>10</sup>	1
Кэш первого уровня	214216	24
Кэш второго уровня	215222	1012
Кэш третьего уровня	$2^{21}2^{26}$	1550
ОЗУ на одном кристалле с процессором при попада-	$2^{14} 2^{24}$	1075
нии в TLB (доступ по случайным адресам)		
Внешнее ОЗУ при попадании в ТLВ (доступ по слу-	$2^{20} \dots 2^{40}$	200400
чайным адресам)		
Внешнее ОЗУ при промахе в ТLВ (доступ по случай-	220 240	20002500
ным адресам)		
Внешнее ОЗУ при выгруженной во внешний Flash	2 <sup>30</sup> 2 <sup>42</sup>	$1*10^51*10^6$
диск странице		
Внешнее ОЗУ при выгруженной во внешний жесткий	$2^{30} \dots 2^{50}$	1*1061*108
диск странице		


## Обобщенная схема адресного ЗУ




Архитектура ЭВМ

ИУ6


### Обобщенная схема ассоциативного ЗУ



## Обобщенная схема последовательного ЗУ Стек (память типа LIFO)



### Буфер (память типа FIFO)



## Адресные запоминающие устройства

<u>Постоянные ЗУ, ПЗУ (ROM)</u>

ЗУ с произвольным доступом (RAM)

Динамические ЗУПД (DRAM)

МПЗУ (MROM)

ППЗУ (PROM)

РПЗУ-УФ (EPROM)

ОПРПЗУ-УФ (EPROM-ОТР)

РПЗУ-ЭС (EEPROM)

**FLASH** 

Использующие кучность

адресов

**FPM DRAM** 

**EDO DRAM** 

**BEDO DRAM** 

**SDRAM** 

**DDR SDRAM** 

**RDRAM** 

Не использующие кучность

адресов

DRAM RLDRAM


Статические ЗУПД (SRAM)

Асинхронные

Синхронные

## Организация запоминающих массивов адресных ЗУ


Структура 3M типа 2D




Количество выходов дешифратора равно количеству слов в памяти (2<sup>n</sup>)

Структура применима только для малоразмерных ЗУ

### Структура 3M типа 3D




### Структура 3M типа 2DM



Мультиплексоры позволяют выбрать один из  $2^{n/2}$  разрядов каждом из запоминающих массивов


- Размеры массивов близки к оптимальным.
- Количество линий записи/считывания минимально.

## Расслоение памяти Блочное разделение адреса



Номер банка определяется старшей частью адреса.


### Циклическое разделение адреса



Номер банка определяется младшей частью адреса

### Блочно-циклическое разделение адреса

Банк [0]	
3M [0]	
0	
2 4	
4	
n-1	




Блочно-циклический способ обеспечивает возможность пакетной передачи и ускоряет доступ при кучности адресов


### Пример разделения адреса в SDRAM (PIII)

	C	HON	ая ч мера лбц	а	ть				Н	ЭΜ€	ер	стр	ОКІ	И				Ном бан	иер нка			ЬН	_	ера			іеще пак 16 б	ете	
31						25	24									13	3	12	11	10					4	3			0


## Статические ЗУ с произвольной выборкой (SRAM) Запоминающая ячейка статической памяти




### Запоминающая ячейка с двухкоординатной выборкой




Запоминающая ячейка двухпортовой выборкой



### Микросхема статической памяти





## Диаграмма работы статической памяти





128K x 8 Static RAM








#### **Truth Table**

**ПРИМЕР** 


1 7 Q I	$\sim$	Ω	Static	$D \Lambda \Lambda \Lambda$
120	$\mathbf{r}$	O	Static	

CE	OE	WE	I/O <sub>0</sub> -I/O <sub>7</sub>	Mode	Power
Н	Х	Х	High Z	Power-Down	Standby (I <sub>SB</sub> )
L	L	Н	Data Out	Read	Active (I <sub>CC</sub> )
L	Х	L	Data In	Write	Active (I <sub>CC</sub> )
L	Н	Н	High Z	Selected, Outputs Disabled	Active (I <sub>CC</sub> )


#### Read Cycle No. 1<sup>[11, 12]</sup>



#### Read Cycle No. 2 (OE Controlled)[12, 13]



Write Cycle No. 1 (CE Controlled)[14, 15]



- Notes:

  11. <u>Device</u> is continuously selected. <del>OE</del>, <del>CE</del> = V<sub>IL</sub>.

  12. WE is HIGH for read cycle.


  13. Address valid prior to or coincident with <del>CE</del> transition LOW.

  14. <u>Data</u> I/O is high impedance if <del>OE</del> = V<sub>IL</sub>.

  15. If <del>CE</del> goes HIGH simultaneously with <del>WE</del> going HIGH, the output remains in a high-impedance state.

128K x 8 Static RAM

#### Write Cycle No. 2 (WE Controlled, OE HIGH During Write)[14, 15]




**TPUMEP** 

# ПРИМЕР

## 36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 2) CIO Synchronous SRAMs







#### **Features**


- 1M x 36 or 2M x 18.
- On-chip delay-locked loop (DLL) for wide data valid window.
- · Common data input/output bus.
- Synchronous pipeline read with self-timed late write operation.
- Double data rate (DDR-II) interface for read and write input ports.
- Fixed 2-bit burst for read and write operations.
- Clock stop support.
- Two input clocks (K and K) for address and control registering at rising edges only.
- Two input clocks (C and C) for data output control.

- Two echo clocks (CQ and CQ) that are delivered simultaneously with data.
- +1.8V core power supply and 1.5, 1.8V V<sub>DDQ</sub>, used with 0.75, 0.9V V<sub>REF</sub>
- HSTL input and output levels.
- Registered addresses, write and read controls, byte writes, data in, and data outputs.
- Full data coherency.
- Boundary scan using limited set of JTAG 1149.1 functions.
- · Byte write capability.
- Fine ball grid array (FBGA) package
  - 15mm x 17mm body size
  - 1mm pitch
  - 165-ball (11 x 15) array
- Programmable impedance output drivers via 5x user-supplied precision resistor.



Symbol	Pin Number	Description
K, K	6B, 6A	Input clock.
c, <del>c</del>	6P, 6R	Input clock for output data control.
ca, <del>ca</del>	11A, 1A	Output echo clock.
Doff	1H	DLL disable when low.
SA <sub>0</sub>	6C	Burst count address input.
SA	9A, 4B, 8B, 5C, 7C, 5N, 6N, 7N, 4P, 5P, 7P, 8P, 3R, 4R, 5R, 7R, 8R, 9R	1M x 36 address inputs.
SA	3A, 9A, 4B, 8B, 5C, 7C, 5N, 6N, 7N, 4P, 5P, 7P, 8P, 3R, 4R, 5R, 7R, 8R, 9R	2M x 18 address inputs.
DQ0-DQ8 DQ9-DQ17 DQ18-DQ26 DQ27-DQ35	11P, 11M, 11L, 11K, 11J, 11F, 11E, 11C, 11B 10P, 11N, 10M, 10K, 10J, 11G, 10E, 11D, 10C 3B, 3D, 3E, 3F, 3G, 3K, 3L, 3N, 3P 2B, 3C, 2D, 2F, 2G, 3J, 2L, 3M, 2N	1M x 36 DQ pins
DQ0-DQ8 DQ9-DQ17	11P, 10M, 11L, 11K, 10J, 11F, 11E, 10C, 11B 2B, 3D, 3E, 2F, 3G, 3K, 2L, 3N, 3P	2M x 18 DQ pins
R/₩	4A	Read/write control. Read when active high.
LD	8A	Synchronizes load. Loads new address when low.
$\overline{\mathrm{BW}}_{0,} \overline{\mathrm{BW}}_{1,} \overline{\mathrm{BW}}_{2,} \overline{\mathrm{BW}}_{3}$	7B, 7A, 5A,5B	1M x 36 byte write control, active low.
BW <sub>0</sub> , BW₁	7B, 5A	2M x 18 byte write control, active low.






Notes: 1. Internal burst counter is fixed as two-bit linear; that is, when first address is A0+0, next internal burst address is A0+1.

- Read refers to read active status with R/W = high.
- Write refers to write active status with R/W = low.
- Load refers to read new address active status with LD = low.
- 5.  $\overline{Load}$  is read new address inactive status with  $\overline{LD}$  = high.






Архитектура ЭВМ

ИУ6


27

# Динамические ЗУ с произвольной выборкой (DRAM)

DRAM для обращения по произвольным адресам DRAM, RLDRAM DRAM, оптимизированные для обращения по последовательным адресам: FPM DRAM, EDO DRAM, BEDO DRAM, SDRAM, DDR SDRAM, RDRAM



При выборке строки все Сз подключаются к линиям считывания.
После считывания необходимо произвести обратную запись информации – регенерацию.




Архитектура ЭВМ


ИУ6

28


## Процесс считывания в DRAM




## Принцип действия усилителя-регенератора



## Микросхема динамической памяти






Функциональные возможности SDRAM памяти:

- Многобанковая огранизация.
- Командный режим работы.
- Команды пакетного чтения/записи.
- Использование чередования банков при последовательном увеличении адресов.
- Команды пакетного чтения/записи с авто-подзарядом.
- Возможность останова чтения/записи по режиму регенерации.
- Возможность останова чтения/записи по новому запросу чтения/записи.
- Управление маскированием шины данных по сигналу DQM.
- Минимальное время (1 CLK) между последовательными командами.
- Команда PrechargeAll.
- CAS латентность 2 и 3 CLK.
- Длина пакета 1,2 и 4 слова.
- Команда само-регенерации.
- Режим энергосбережения.



## Диаграмма работы DRAM памяти




t<sub>RCD</sub> – RAS to CAS Delay.


t<sub>RP</sub> – RAS Precharge.

t<sub>CAC</sub> – CAS Delay.


## Контроллер динамической памяти




## Диаграмма работы FPM DRAM памяти




## Диаграмма работы BEDO DRAM памяти



# Диаграмма работы SDRAM памяти




## Диаграмма работы DDR SDRAM памяти




## Способы повышения производительности RAM


- Синхронизация.
- Конвейеризация.
- Пакетный режим обмена.
- Ускорение реверса шины.
- Чередование банков при обращении по последовательным адресам.
- Удвоение скорости.



## Регистр DDR




## Диаграмма состояний УА DDR SDRAM



Document No. E0234E30 (Ver.3.0) Date Published April 2002 (K) Japan URL: http://www.elpida.com




# Контроллер DDR/DDR2



Архитектура ЭВМ

ИУ6

## Сравнение EDO RAM, SDRAM, DDR SDRAM



Document No. E0234E30 (Ver.3.0) Date Published April 2002 (K) Japan URL: http://www.elpida.com

# Cравнение DDR и DDR2

DDR память


DDR2 память

# IS41C16100 IS41LV16100



# 1M x 16 (16-MBIT) DYNAMIC RAM WITH EDO PAGE MODE

December 2005




**JPUMEP** 

## IS41C16100 IS41LV16100



# 1M x 16 (16-MBIT) DYNAMIC RAM WITH EDO PAGE MODE

December 2005




# IS41C16100 IS41LV16100



## 1M x 16 (16-MBIT) DYNAMIC RAM WITH EDO PAGE MODE


December 2005



Don't Care




### Read and Write Commands (Burst Length 4 Shown)






### Read Terminated By Read





### Two Bank Ping Pong Read




## IS42S16320B



## 32Meg x 16 512-MBIT SYNCHRONOUS DRAM

#### PRELIMINARY INFORMATION JULY 2007




Архитектура ЭВМ

ИУ6

50






Архитектура ЭВМ

#### IS42S16320B





Wille Buist med

	M9	Mode
	0	Programmed Burst Length
ĺ	1	Single Location Access

To ensure compatibility with future devices, should program BA1, BA0, A12, A11, A10 = "0"



Timing Waveforms Figure 1. AC Parameters for Read Timing ( Burst Length =4)





Figure 2. AC Parameters for Write Timing (Burst Length=4)




## Постоянные запоминающие устройства

```
МПЗУ (MROM)
ППЗУ (PROM)
РПЗУ-УФ (EPROM)
ОПРПЗУ-УФ (EPROM-ОТР)
РПЗУ-ЭС (EEPROM)
FLASH
```

Преимущества ROM по сравнению RAM:


- -Аппаратная простота.
- Высокая плотность размещения 3Э.
- Энергонезависимость.
- Большое быстродействие.

# Структура ПЗУ (ROM)



## МПЗУ

3Э на диодах




ППЗУ с плавкими




Архитектура ЭВМ ИУ6


3Э на МОП транзисторах




ППЗУ с пережигаемым р-



## РПЗУ-УФ, ОПРРПЗУ-УФ (EPROM, EPROM-OTP)



РПЗУ-ЭС (EEPROM), FLASH





# 8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

MAY 2007

#### **FEATURES**

- Industry-standard Microwire Interface
  - Non-volatile data storage
  - Wide voltage operation:
    - Vcc = 1.8V to 5.5V
  - Auto increment for efficient data dump
- User Configured Memory Organization
  - By 16-bit or by 8-bit
- · Hardware and software write protection
  - Defaults to write-disabled state at power-up
  - Software instructions for write-enable/disable
- Enhanced low voltage CMOS E<sup>2</sup>PROM technology

- · Versatile, easy-to-use Interface
  - Self-timed programming cycle
  - Automatic erase-before-write
  - Programming status indicator
  - Word and chip erasable
  - Chip select enables power savings
- Durable and reliable
  - 40-year data retention after 1M write cycles
  - 1 million write cycles
  - Unlimited read cycles
  - Schmitt-trigger Inputs
- Industrial and Automotive Temperature Grade
- · Lead-free available


# ISSI

### IS93C76A IS93C86A

# 8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

**MAY 2007** 

#### **FUNCTIONAL BLOCK DIAGRAM**






# 8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

**MAY 2007** 

#### PIN DESCRIPTIONS

CS	Chip Select		
SK	Serial Data Clock		
Din	Serial Data Input		
Dout	Serial Data Output		
ORG	Organization Select		
NC	NotConnected		
Vcc	Power		
GND	Ground		

### 8-Pin DIP, 8-Pin TSSOP





# 8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

**MAY 2007** 

#### INSTRUCTION SET - IS93C86A (16kb)

(0)			(OR	ganization G = GND)	16-bit Orga (ORG =	Vcc)
Instruction <sup>(2)</sup>	Start Bit	OP Code	Address (1)	Input Data	Address <sup>(1)</sup>	Input Data
READ	1	10	(A10-A0)	_	(A9-A0)	
WEN (Write Enable)	1	00	11x xxxx xxxx	_	11 XXXX XXXX	_
WRITE	1	01	(A10-A0)	(D7-D0)	(A9-A0)	(D15-D0)
WRALL (Write All Registers	s) 1	00	01x xxxx xxxx	(D7-Do)	01 xxxx xxxx	(D15-D0)
WDS (Write Disable)	1	00	00x xxxx xxxx	_	00 xxxx xxxx	_
ERASE	1	11	(A10-A0)	_	(A9-A0)	_
ERAL (Erase All Registers) 1 00		00	10x xxxx xxxx	_	10 xxxx xxxx	_

#### Notes:


- 1. x = Don't care bit.
- If the number of bits clocked-in does not match the number corresponding to a selected command, all extra trailing bits are ignored, and WRITE, WRALL, ERASE, ERAL, WEN, and WDS instructions are rejected, but READ is accepted.



# 8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

**MAY 2007** 

#### FIGURE 3. READ CYCLE TIMING





8K-BIT/16K-BIT SERIAL ELECTRICALLY ERASABLE PROM

**MAY 2007** 



### 2-Megabit 5-volt Only Serial DataFlash®

#### AT45D021

#### Pin Configurations


· • • · g · . · . · . ·				
Pin Name	Function			
cs	Chip Select			
SCK	Serial Clock			
SI	Serial Input			
so	Serial Output			
WP	Harware Page Write Protect Pin			
RESET	Chip Reset			
RDY/BUSY	Ready/Busy			

#### Features

- Single 4.5V 5.5V Supply
- Serial Interface Architecture
- Page Program Operation
  - Single Cycle Reprogram (Erase and Program)
  - 1024 Pages (264 Bytes/Page) Main Memory
- Two 264-Byte SRAM Data Buffers Allows Receiving of Data while Reprogramming of Nonvolatile Memory
- Internal Program and Control Timer
- Fast Page Program Time 7 ms Typical
- 80 µs Typical Page to Buffer Transfer Time
- Low Power Dissipation
  - 15 mA Active Read Current Typical
  - 15 µA CMOS Standby Current Typical
- 10 MHz Max Clock Frequency
- Hardware Data Protection Feature
- Serial Peripheral Interface (SPI) Compatible Modes 0 and 3
- CMOS and TTL Compatible Inputs and Outputs
- Commercial and Industrial Temperature Ranges

### **Block Diagram**

**TPUMEP** 




Архитектура ЭВМ

ИУ6




#### Write Operations

The following block diagram and waveforms illustrate the various write sequences available.



Algorithm for Programming or Reprogramming of the Entire Array Sequentially






#### Main Memory Page Program through Buffers



#### **Buffer Write**



# Buffer to Main Memory Page Program (Data from Buffer Programmed into Flash Page)




Each transition represents 8 bits and 8 clock cycles

n = 1st byte read n+1 = 2nd byte read




### **Read Operations**

The following block diagram and waveforms illustrate the various read sequences available.





#### Main Memory Page Read



#### Main Memory Page to Buffer Transfer (Data from Flash Page Read into Buffer)



#### **Buffer Read**



8 bits and 8 clock cycles

n = 1st byte written n+1 = 2nd byte written

# Методы повышение надежности ЗУ


#### Контроль по четности/нечетности

$$P_{\mathsf{q}} = \mathsf{d}_0 \oplus \mathsf{d}_1 \oplus \mathsf{d}_2 \oplus \mathsf{d}_3 \oplus \mathsf{d}_4 \oplus \mathsf{d}_5 \oplus \mathsf{d}_6 \oplus \mathsf{d}_7 , P_{\mathsf{H}} = \overline{P}_{\mathsf{q}}$$

⊕ - операция сложения по модулю

При чтении новое Р' сравнивается Р и если Р' ⊕ Р = 1, то обнаружена ошибка.

### Код Хэмминга



Результат проверок по коду Хэмминга - синдром:

$$S = \{p_1 \oplus p'_1, p_2 \oplus p'_2, p_3 \oplus p'_3\}$$

Код Хэмминга позволяет обнаружить и исправить единичную ошибку и обнаружить двойную.

- -Если S = 0, то ошибок не обнаружено.
- -Если в синдроме одна единица, то ошибка в одном корректирующем разряде (не исправляется).
- -Если в синдроме несколько единиц, то он указывает на ошибочный информационный разряд.
- -При добавлении общего контрольного разряда (Р = d0 ⊕ d1 ⊕ d2 ⊕ d3 ⊕ p0 ⊕ p1 ⊕ p2) можно обнаружить двойную ошибку (не исправляется)

Архитектура ЭВМ

#### Пример для 4-х разрядных информационных слов

Корректирующие разряды размещены в позициях 2 и контролируют разряды с двоичным номером, содержащим 2<sup>і</sup>.

р0 = d0 
$$\oplus$$
 d1  $\oplus$  d3  $\odot$  P d3 d2 d1 p2 d0 p1 p0 p1 = d0  $\oplus$  d2  $\oplus$  d3 p1 = d0  $\oplus$  d2  $\oplus$  d3 p2 = d1  $\oplus$  d2  $\oplus$  d3 p2 = d1  $\oplus$  d2  $\oplus$  d3 p0 = d0  $\oplus$  d1  $\oplus$  d3 p0 = d0  $\oplus$  d1  $\oplus$  d3 p1 = d0  $\oplus$  d2  $\oplus$  d3 p2 = d1  $\oplus$  d2  $\oplus$  d3 p3 = d1  $\oplus$  d3 p3 = d1


$$p0 = d0 \oplus d1 \oplus d3$$
,  
 $p1 = d0 \oplus d2 \oplus d3$ ,  
 $p2 = d1 \oplus d2 \oplus d3$   
 $p0 = d0 \oplus d1 \oplus d3 = 1$ ,  
 $p1 = d0 \oplus d2 \oplus d3 = 0$ ,  
 $p2 = d1 \oplus d2 \oplus d3 = 1$   
 $p'0 = d0 \oplus d1 \oplus d3 = 0$ ,  
 $p'1 = d0 \oplus d2 \oplus d3 = 1$ ,  
 $p'2 = d1 \oplus d2 \oplus d3 = 1$ ,

Архитектура ЭВМ

ИУ6

# Принципы построения кэш-памяти

Кэш-память — ассоциативное ЗУ, позволяющее сгладить разрыв в производительности процессора и оперативной памяти. Выборка из кэш-памяти осуществляется по физическому адресу ОП.





Эффективность кэш-памяти зависит от:

- Емкости кэш-памяти.
- Размера строки.
- Способа отображения ОП в кэш.
- Алгоритма замещения информации в кэш.
- Алгоритма согласования ОП и кэш.
- Числа уровней кэш.

#### Емкость кэш-памяти

#### Размер линейки





#### Способы отображения ОП в кэш:

- Произвольная загрузка.
- Прямое размещение.
- Наборно-ассоциативный способ отображения.

# Произвольная загрузка (Fully associated cache memory, FACM).


КЭШ ОП Адрес строки FACM Данные Адрес Данные определяется из условия Данные Адрес Данные формирования наиболее представительной выборки Адрес Данные Данные Адрес Данные Данные Данные Адрес Данные Тег Смещение Данные Данные Тег Тег CMP CMP Блок Блок Hit ИУ6 Архитектура ЭВМ 79


#### Прямое размещение.

Адрес строки однозначно определяется по тегу ( $i = t \mod k$ ).

КЭШ				ОП					
				(	)	1		2	
0	1	Данные	<b></b>	Дан	ные	Данные	€	Данные	
	0	Данные	<b> </b>	Дан	ные	Данные	9	Данные	
	_	-		Дан	ные	Данные		Данные	
	-	-	-		Данные Дан		9	Данные	
	-	-		Данные — Данные		Данные	9	Данные	
	2	Данные	┫			Данные	9	Данные	
2 <sup>k</sup> -	1	Данные	]◀──	Данные		Данные	9	Данные	2 <sup>k</sup> _
<b>-</b>	0							2 <sup>n</sup> -	<b>-</b>
1	0 n-1 0					k-1			1
		Тег	Стр	ока	Сме	ещение		1	

# Наборно-ассоциативная кэш-память (Set associated cache memory)






#### Алгоритмы замещения

- Замещение немодифицированных данных.
- Рандомизированный алгоритм.
- Замещение наименее используемого (Least Recently Used, LRU)

#### Согласование ОП и кэш

- -Метод сквозной записи (Write True).
- -Метод сквозной записи с буферизацией (Write Combining).
- -Метод обратной записи (Write Back).


# Протокол MESI



- Признак несогласованных данных.
- Признак согласованных данных.
- Признак согласованных данных в ВС.
- Признак отсутствия данных.

<sup>\* -</sup> http://lwn.net/Articles/252125/

#### Разделение кэш-памяти



# Виртуальная память

Механизм виртуализации адресного пространства позволяет:

- -Увеличить объем адресуемой памяти.
- -Использовать физическую память различного объема.
- -Возложить на аппаратную составляющую механизмы доступа к ВЗУ
- -Сгладить разрыв в производительности ОП и ВЗУ.
- -Ускоряет доступ к данным по последовательным адресам.
- -Способствует реализации защиты памяти.


Виртуальные системы строятся по трем принципам:

- -Системы с блоками различного размера (сегментная организация).
- -Системы с блоками одинакового размера (страничная организация).
- -Смешанные системы (сегментно-страничная организация).


# Страничная организация

Программа отображается в память равными блоками — страницами. Преобразование логического адреса в физический осуществляется с помощью таблицы страниц.

Преобразование логического адреса в физический реализуется в устройстве управления памятью (Memory Manage Unit), который определяет, находится ли страница в физической памяти (попадение).




# Схема страничного преобразования



# Сегментная организация


Программа отображается в память блоками различного размера — сегментами. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов.




## Сегментно-страничная организация памяти

Программа отображается в память блоками различного размера – сегментами, каждый из которых целое число страниц.


Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов и таблицы страниц сегмента.




### Исследование расслоения динамической памяти.




# Сравнение эффективности ссылочных и векторных структур



# Исследование эффективности предвыборки в TLB



# Использование оптимизирующих структур данных



# Конфликты в кэш-памяти

