

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА «ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ»(ИУ7)

НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 «Программная инженерия»

ОТЧЕТ

по лабораторной работе № <u>1</u>					
Название:	Проектирование систем на кристалле на основе ПЛИС				
Дисциплина:	Архитектура элек	ронно-вычи	слительных м	машин	
Студент	ИУ7-51Б			Е.А.Варламова	
	(Группа)		(Подпись, дата)	(И.О. Фамилия)	
Преподавател	Ь			А.Ю.Попов	
			(Подпись, дата)	(И.О. Фамилия)	

Цель работы: изучение основ построения микропроцессорных систем на ПЛИС. В ходе работы необходимо ознакомиться с принципами построения систем на кристалле (СНК) на основе ПЛИС, получить навыки проектирования СНК в САПР Altera Quartus II, выполнить проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board.

1. Функциональная схема разрабатываемой системы на кристалле.




Рисунок 1 Функциональная схема разрабатываемой системы на кристалле Система на кристалле состоит из следующих блоков:

- Микропроцессорное ядро Nios II/е выполняет функции управления системой.
- Внутренняя оперативная память СНК, используемая для хранения программы управления и данных.
- Системная шина Avalon обеспечивает связность всех компонентов системы.
- Блок синхронизации и сброса обеспечивает обработку входных сигналов сброса и синхронизации и распределение их в системе. Внутренний сигнал сброса синхронизирован и имеет необходимую для системы длительность.
- Блок идентификации версии проекта обеспечивает хранение и выдачу уникального идентификатора версии, который используется программой управления при инициализации системы.
- Контроллер UART обеспечивает прием и передачу информации по интерфейсу RS232.

2. Скриншоты маршрута проектирования

2.1. Модуль в QSYS

:uments\kate\nios.qsys

- 1. Был создан новый модуль Qsys.
- 2. Установлена частота внешнего сигнала синхронизации 50 000 000 Гц.
- 3. Добавлен в проект модуль синхронизируемого микропроцессорного ядра Nios2.
- 4. Добавлен в проект модуль ОЗУ программ и данных.
- 5. Добавлены компоненты Avalon System ID, Avalon UART.
- 6. Создана сеть синхронизации и сбоса системы.
- 7. Сигналы ТХ и RX экспортированы во внешние порты.
- 8. Назначены базовые адреса устройств.

Итог выполненных действий показан на рисунке 2. На рисунке 3 показана таблица распределения адресов.

System Contents Address Map Clock Settings Project Settings Instance Parameters System Inspector HDL Example Generation Description Clock IRO Opcode Name E clk 0 Clock Source Clock Source Clock Input Reset Input Clock Output clk_in clk_in_reset clk_0 clk_reset Reset Output \checkmark ☐ nios2_qsys_0 Nios II Processor clk_0 [clk] [clk] [clk] [clk] Clock Input
Reset Input
Avalon Memory Mapped Master
Avalon Memory Mapped Master 7 instruction_maste jtag_debug_module_re. .. Reset Output jtag_debug_module custom_instruction_m Avalon Memory Mapped Slave [clk] 0x8800 0x8fff Avalon Memory Mapped Slave
Custom Instruction Master
On-Chip Memory (RAM or ROM)
Clock Input
Avalon Memory Mapped Slave
Reset Input \checkmark reset1 fclk11 Reset Input
Reset Input
Reset Input
Avalon Memory Mapped Slave
UART (RS-232 Serial Port) \overline{a} ☐ sysid_qsys_0 clk_0 [clk] [clk] control_slave ☐ uart_0 \checkmark Clock Input clk 0 reset s1 Avalon Memory Mapped Slave Conduit 0x903f

Рисунок 2 Модуль Qsys




Рисунок 3 Таблица распределения адресов

2.2. Назначение портам проекта контактов микросхемы

Был выполнен синтез проекта. Результат показан на рисунке 4.

Top View - Wire Bond

Рисунок 4 Pin Planner

Далее были назначены портам проекта контакты микросхемы в соответствии с таблицей 1, после чего был выполнен повторный синтез проекта.

Таблица 1 Назначение контактов микросхемы портам проекта

Сигнал	Контакт		
clk	L1		
reset	R22		
uart0_rxd	F14		
uart0_txd	G12		

2.3. Создание проекта Nios2

alt_putchar(ch);

}

}

return 0;

В файл hello_world_small.c был добавлен код эхо-программы приема-передачи по интерфейсу RS232, представленный на листинге 1. Также был создан образ ОС HAL с драйверами устройств, используемых в аппаратном проекте.

Пистинг 1. Kod эхо-программы приема-передачи по интерфейсу RS232
#include "sys/alt_stdio.h"

int main()
{
 char ch;
 alt_putstr("Hello from System on Chip\n");
 alt_putstr("Send any character\n");
 /* Event loop never exits. */
 while (1) {
 ch=alt_getchar();

После успешной сборки и выполнения код программы был доработан: были добавлены строки, передающие по UART значение SystemID в виде четырех байт символов в ASCII формате.. Результат доработки представлен на листинге 2.

Листинг 2. Код эхо-программы приема-передачи по интерфейсу RS232

```
#include "sys/alt stdio.h"
#include "system.h"
#include "altera avalon sysid qsys.h"
#include "altera avalon sysid qsys regs.h"
int main()
   char ch;
  alt_putstr("Hello from System on Chip\n");
   alt putstr("Send any character\n");
   int id = IORD ALTERA AVALON SYSID QSYS ID(SYSID QSYS 0 BASE);
  char a[6];
   int i = 1;
  while (id)
      a[4 - i] = '0' + id % 10;
      id /= 10;
      i++;
  a[4] = '\n';
  a[5] = ' \ 0';
   for (int i = 0; i < 5; i++)
      alt putchar(a[i]);
 /* Event loop never exits. */
  while (1) {
      ch=alt_getchar();
      alt putchar(ch);
   }
  return 0;
```

}

Результат выполнения программы показан на рисунке 5.




Рисунок 5 Результат выполнения доработанного кода

Вывод

В ходе данной лабораторной работы были изучены основы построения микропроцессорных систем на ПЛИС, получены навыки проектирования СНК в САПР Altera Quartus II, также были выполнены проектирование и верификация системы с использованием отладочного комплекта Altera DE1Board.

Поставленная цель достигнута.