Comparación primeras RISC vs CISC

RISC (Ejemplo: ARM) Reduced Instruction Set Computer	CISC (Ejemplo: x86) Complex Instruction Set Computer
Todas las instrucciones se codifican en 32 bits	Instrucciones de tamaño variable, algunas de decenas de bytes
Pocos formatos de instrucción, 3 operandos	Innumerables formatos de instrucción, 1, 2, 3, etc. operandos
Muchos registros, típicamente 31, todos de uso general	Pocos registros de uso general: 8 en x86 (16 en amd64)
Operandos en registros o valores inmediatos	Algunos operandos en memoria
Instrucciones load/store para transferir datos entre memoria y registros	También poseen instrucciones para transferir datos entre memoria y registros
Pequeño conjunto de instrucciones simples y generales	Gran conjunto de instrucciones complejas y especializadas
Implementación eficiente en pipeline	Implementación ineficiente
1 instrucción por ciclo del reloj típicamente	4 o más ciclos por cada instrucción
La mayoría de los transistores se ocupan para las operaciones	La mayoría de los transistores se ocupan para la unidad de control (microprogramada)
Diseñada para programar en lenguajes de alto nivel	Diseñadas para programar en assembler

Historia de los microprocesadores (computadores personales)

- Previo a 1978: Computadores mainframe de IBM y Digital
- 1978: Intel lanzó sus CPUs 8086, la última CISC, el set de instrucciones que iba a dominar el mundo
 - registros y bus de datos de 16 bits, direcciones de 20 bits, 29K transistores
- 1979: Intel lanzó la versión económica, la 8088 compatible con 8086, bus de datos de 8 bits
- 1981: IBM lanza el primer PC, basado en la 8088
- 1981: David Patterson publica ``RISC I: A Reduced Instruction Set VLSI Computer´´, 32 bits en ~40K transistores
- 1985: Intel lanza la 386, primera CPU de 32 bits con set de instrucciones x86, espacios de direcciones virtuales
- 1985: Mips, primera CPU RISC comercial
- Le suceden: Sparc de Sun Microsystems, ARM de Acorn Computers, PA-RISC de HP, RS6000 de IBM, Alpha 21064 de Digital
- Nunca más se diseño una CPU CISC

La sobrevivencia de la arquitectura x86

- 1989: Intel lanza la 486
- Se seleccionó un subconjunto de instrucciones simples y generales para ser implementadas eficientemente:
 - En pipeline, como las CPUs RISC
 - 1 instrucción por ciclo del reloj típicamente, como las RISC
 - Alta frecuencia de operación, como las RISC
 - Primera CPU con memoria cache en el chip para acelerar accesos a memoria, mejor que las RISC
- El restos de las instrucciones implementadas como en la 386 microprogramadas
 - Lentas: múltiples ciclos por instrucción
 - Instrucciones simples equivalentes se ejecutaban más rápido
- Los nuevos compiladores evitaban uso de instrucciones lentas
- Requería más transistores que una RISC pero se vendía 100 veces más que cualquier RISC
- Los mayores ingresos le han permitido a Intel fabricar CPUs CISC más rápidas que cualquier RISC, pero a costa de un mayor consumo

Innovaciones en la arquitectura de microprocesadores

- 1993: Intel lanza el Pentium
 - Primer procesador superescalar: 2 instrucciones por ciclo del reloj
 - Más etapas en el pipeline: mayor frecuencia
- 1996: Intel lanza el Pentium Pro
 - Primer procesador con ejecución fuera de orden
 - Más etapas en el pipeline: mayor frecuencia
- 2003: Amd lanza Athlon 64, primer chip de 64 bits, arq. amd64
- 2005: Amd lanza Athlon 64 X2, primer chip dual core
- 2007: Apple lanza el iPhone
 - Primer smartphone con Unix: simplificación de MacOS
 - Procesador ARM fabricado por Samsung: RISC en pipeline de bajo consumo para smartphones
- 2009: iPhone 3GS, ARM A8, primer RISC superescalar
- 2010: Samsung lanza Galaxy S II, ARM A9, primer dual core, primer procesador con ejecución fuera de orden para smarphones
- 2020: Apple A13 Bionic amenaza la supremacía de Intel en cuanto a velocidad single thread

Arquitectura lógica de M32


- M32 es una CPU RISC inventada con fines pedagógicos para este curso
- RISC significa Reduced Instruction Set Computer
- No existen implementaciones reales de M32
- M32 está basada en la primera CPU RISC diseñada por Patterson a comienzos de los 80s
- La RISC de Patterson también fue la base de las CPUs Sparc de Sun Microsystems (90s y 2000s)
- Los objetivos de usar M32 en este curso son:
 - Aprender los principios básicos de las CPUs RISC
 - Aprender a implementar en circuitos una CPU simple
- Big endian

M32: Arquitectura Lógica

 ${
m M32}$ es una CPU diseñada sólo con fines docentes y por lo tanto no posee todas las capacidades exigidas a una CPU real. La arquitectura de registros de ${
m M32}$ es la siguiente :

Dedicados:

R1 : return value R1, R2, R3, ...: parámetros R29: frame pointer R30: stack pointer R31: return address



Nótese que una misma dirección en memoria puede ser vista como un byte, como parte de una media palabra o como parte de una palabra completa.

Las instrucciones assembler de M32 son de la forma:

$\operatorname{Operador}$	${ m Operandos}$	Descripción
op	$reg_s,\ val,\ reg_d$	operaciones del tipo $reg_d = reg_s$ op val
op	$addr, \ reg$	lectura en memoria
op	$reg,\ addr$	escritura en memoria
salto	disp	saltos condicionales

En donde cada uno de los operandos corresponde a:

reg	Cualquier registro entre $\%R_0, \%R_1 \dots \%R_{31}$
imm	Un valor binario $\in [-2^{12}, 2^{12} - 1]$ (representable en 13 bits)
addr	Una dirección de la forma $[reg' + reg'']$ o $[reg + imm]$
val	Un valor de la forma reg o imm
disp	Un desplazamiento $\in [-2^{23}, 2^{23} - 1]$ (representable en 24 bits)

Definiciones		
$Rep_s^n(x)$	Representación en n bits con signo del entero x	
$Rep_u^n(x)$	Representación en n bits sin signo del entero positivo x	
$Ext_0(\mathbf{x})$	Conversión de x a 32 bits extendiendo con ceros	
$Ext_s(\mathbf{x})$	Conversión de x a 32 bits extendiendo con el signo	
$Trunc_b(\mathbf{x})$	Trunca la palabra x a 8 bits	
$Trunc_h(\mathbf{x})$	Trunca la palabra x a 16 bits	

Instrucciones aritméticas		
	nstrucción ssembler	Operación
add	$reg_s,\ val,\ reg_d$	$ \begin{split} reg_d \not\equiv \% \mathbf{R}_0 &\Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t \oplus \langle val \rangle_t \\ \langle v \rangle_{t+1} &= Ovf \left(\langle reg_s \rangle_t, \langle val \rangle_t, 0 \right) \\ \langle c \rangle_{t+1} &= Carry \left(\langle reg_s \rangle_t, \langle val \rangle_t, 0 \right) \end{split} $
addx	$reg_s,\ val,\ reg_d$	$ \begin{split} reg_d \not\equiv \% \mathbf{R}_0 &\Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t \oplus \langle val \rangle_t \oplus \langle c \rangle_t \\ \langle v \rangle_{t+1} &= Ovf (\langle reg_s \rangle_t, \langle val \rangle_t, \langle c \rangle_t) \\ \langle c \rangle_{t+1} &= Carry (\langle reg_s \rangle_t, \langle val \rangle_t, \langle c \rangle_t) \end{split} $
sub	$reg_s,\ val,\ reg_d$	$\begin{split} reg_d \not\equiv \% \mathbf{R}_0 &\Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t \oplus \sim \langle val \rangle_t \oplus 1 \\ \langle v \rangle_{t+1} &= Ovf (\langle reg_s \rangle_t, \sim \langle val \rangle_t, 1) \\ \langle c \rangle_{t+1} &= Carry (\langle reg_s \rangle_t, \sim \langle val \rangle_t, 1) \end{split}$
subx	$reg_s,\ val,\ reg_d$	$ \begin{split} reg_d \not\equiv \% \mathbf{R}_0 &\Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t \oplus \sim \langle val \rangle_t \oplus \langle c \rangle_t \\ \langle v \rangle_{t+1} &= Ovf (\langle reg_s \rangle_t, \sim \langle val \rangle_t, \langle c \rangle_t) \\ \langle c \rangle_{t+1} &= Carry (\langle reg_s \rangle_t, \sim \langle val \rangle_t, \langle c \rangle_t) \end{split} $
Instrucciones lógicas		
and	$reg_s, \ val, \ reg_d$	$reg_d \not\equiv \% R_0 \Rightarrow \langle \% R_d \rangle_{t+1} = \langle reg_s \rangle_t \& \langle val \rangle_t$
or	$reg_s, \ val, \ reg_d$	$reg_d \not\equiv \% \mathbf{R}_0 \Rightarrow \langle \% \mathbf{R}_d \rangle_{t+1} = \langle reg_s \rangle_t \langle val \rangle_t$
xor		$reg_d \not\equiv \% \mathbf{R}_0 \Rightarrow \langle \% \mathbf{R}_d \rangle_{t+1} = \langle reg_s \rangle_t \mathbf{xor} \langle val \rangle_t$
Instrucciones de desplazamiento		
sll	reg_s, val, reg_d	$reg_d \not\equiv \% R_0 \Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t << \langle val \rangle_t$
srl		$reg_d \not\equiv \% R_0 \Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t >> \langle val \rangle_t$
sra	reg_s, val, reg_d	$reg_d \not\equiv \% R_0 \Rightarrow \langle reg_d \rangle_{t+1} = \langle reg_s \rangle_t >>_s \langle val \rangle_t$

Para todas las instrucciones aritméticas se cumple : $% \left(1\right) =\left(1\right) \left(1\right)$

$$\begin{split} \langle z \rangle_{t+1} &= \left\{ \begin{array}{l} 1 & \mathrm{Si} \langle reg_d \rangle_{t+1} = 0 \\ 0 & \mathrm{sino} \end{array} \right. \\ \langle v \rangle_{t+1} &= 0 & \text{(a menos que se indique otra cosa)} \\ \langle s \rangle_{t+1} &= Sign(\langle reg_d \rangle_{t+1}) \\ \langle c \rangle_{t+1} &= \langle c \rangle_t & \text{(a menos que se indique otra cosa)} \end{split}$$

Ejemplo

```
int exps(int i, int *a, int d) {
  return (-a[i]>>d)*10;
}
```

La función $\langle x \rangle_t$ que aparece en la segunda columna se define como :

$$\begin{split} \langle x \rangle_t &= \textit{el valor del registro/memoria } x \textit{ en t} \\ \langle [\textit{reg'} + \textit{reg''}] \rangle_t &= \langle \textit{reg'} \rangle_t \oplus \langle \textit{reg''} \rangle_t \\ \langle \textit{imm} \rangle_t &= \textit{Ext}_s(\textit{Rep}_s^{13}(\textit{imm})) \\ \langle [\textit{reg} + \textit{imm}] \rangle_t &= \langle \textit{reg} \rangle_t \oplus \textit{Ext}_s(\textit{Rep}_s^{13}(\textit{imm})) \end{split}$$

Ejemplos:

Idw [R29+8], R5 Ssw R3, [R10+R11] Idsb [R30+5]. R8

A continuación se describirá cada una de las posibles instrucciones assembler de M32.

Instrucciones de lectura en memoria			
	rucción embler	Operación	Tipo leido
ldw	addr, reg	$ \begin{array}{l} \langle addr \rangle_t \& 3 \neq 0 \Rightarrow \texttt{TRAP} \\ reg \not\equiv \% \aleph_0 \Rightarrow \langle reg \rangle_{t+1} = \mathbb{M}^w_{\langle addr \rangle_t} \end{array} $	una palabra
lduh	$addr,\ reg$		media palabra sin signo
ldub	$addr, \ reg$	$reg \not\equiv \% \mathbf{R}_0 \Rightarrow \langle reg \rangle_{t+1} = Ext_0(\langle \mathbf{M}^b_{\langle addr \rangle_t} \rangle_t)$	$byte \sin signo$
ldsh	$addr,\ reg$	$ \begin{array}{l} \langle \mathit{addr} \rangle_t \& 1 \neq 0 \Rightarrow \mathtt{TRAP} \\ \mathit{reg} \not\equiv \% \mathtt{R}_0 \Rightarrow \langle \mathit{reg} \rangle_{t+1} = \mathit{Ext}_s (\langle \mathtt{M}^h_{\langle \mathit{addr} \rangle_t} \rangle_t) \end{array} $	media palabra con signo
ldsb	$addr, \ reg$	$reg \not\equiv \% \mathbf{R}_0 \Rightarrow \langle reg \rangle_{t+1} = Ext_s(\langle \mathbf{M}^b_{\langle addr \rangle_t} \rangle_t)$	byte con signo
		Instrucciones de escritura en memoria	
	rucción embler	Operación	Tipo escrito
stw	$reg,\ addr$		una palabra
sth			media palabra
stb	$reg,\ addr$	$\langle M^b_{\langle addr \rangle_t} \rangle_{t+1} = Trunc_b(\langle reg \rangle_t)$	byte

Instrucciones de Salto		
Instrucción assembler	Operación	
b $cond$ $disp$	$\begin{array}{l} cond \text{ se verifica} \Rightarrow \langle PC \rangle_{t+1} = \langle PC \rangle_t \oplus Ext_s(Rep_s^{22}(disp)) \oplus 4 \\ cond \text{ no se verifica} \Rightarrow \langle PC \rangle_{t+1} = \langle PC \rangle_t \oplus 4 \end{array}$	
$egin{array}{ll} egin{array}{ll} egin{array}{ll} egin{array}{ll} addr,reg \end{array}$		

Condiciones de Saltos		
Código	Tipo de	Condición
Instrucción	-	$ m de\ salto$
ba	incondicional	1
be	igualdad	z
bne	desigualdad	\overline{z}
Comparaciones con signo		
bg	mayor	$\overline{z}(sv + \overline{s} \ \overline{v})$
bge	mayor o igual	$sv + \overline{s} \ \overline{v}$
bl	menor	$s\overline{v} + \overline{s}v$
ble	menor o igual	$s\overline{v} + \overline{s}v + z$
Comparaciones sin signo		
bgu	mayor	$c\overline{z}$
bgeu	mayor o igual	c
blu	menor	\overline{c}
bleu	menor o igual	$\overline{c} + z$

Ejemplo: min(a, b)