

# 第四届系统能力培养大赛 团体赛 参赛指南

2020.5.14



# 团体赛阶段任务解析

初阶任务指导

实验箱使用说明

单周期SRAM总线说明

中阶任务指导

辅助调试手段说明

高阶任务指导

## 团体赛阶段划分

## 初阶

对初学者的:极具挑战性



## 中阶

- 可以冲击决赛
- 供有基础的进一步拔高



#### 高阶

- 前十PK
- 能力有余的, 各展所长

#### 任务:基本5级流水CPU实现,仅CPU

- MIPS I基准指令集: 57条指令,部分中断例外
- · 无复杂总线接口,单周期SRAM总线,无仲裁
- 运行功能测试通过

#### 任务: 支持SoC搭建的CPU

- · MIPS I基准指令集:57条指令,部分中断例外
- · 支持复杂总线接口:类SRAM总线,或AXI总线,或其他
- 运行随机延迟功能测试通过
- 运行性能测试通过
- 运行系统软件 (清华监控程序) 成功

#### 任务:基于嵌入式CPU,向不同方向延伸

- 系统方向:
- 专研方向:
- 综合方向
- 异构方向:

## 团体赛阶段划分

## 初阶

● 对初学者的:极具挑战性

预赛

# 中阶

- 可以冲击决赛
- 供有基础的进一步拔高

任务:基本5级流水CPU实现,仅CPU

- · MIPS I基准指令集: 57条指令, 部分中断例外
- · 无复杂总线接口,单周期SRAM总线,无仲裁
- 运行功能测试通过

任务: 支持SoC搭建的CPU

- MIPS I基准指令集:57条指令,部分中断例外
- 支持复杂总线接口:类SRAM总线,或AXI总线,或其他
- 运行随机延迟功能测试通过
- 运行性能测试通过
- 运行系统软件 (清华监控程序) 成功



# .....

# 高阶

- 前十PK
- 能力有余的, 各展所长

任务:基于嵌入式CPU,向不同方向延伸

- · 系统方向:
- **专研方向**:
- 综合方向
- 异构方向:

比赛阶段任务解析

初阶任务指导

实验箱使用说明

单周期SRAM总线说明

中阶任务指导

辅助调试手段说明

高阶任务指导

#### 初阶任务指导-总结

1. 环境初步准备: 只要一个Vivado

2. 设计: Verilog和CPU架构

3. 仿真: 自己进行简单仿真

3. 仿真:运行官方提供的功能测试

4. 上板:需使用实验箱

Vivado2019.2

安装:发布包:doc/A06\_vivado安装说明.pdf

使用:发布包:doc/A07\_vivado使用说明.pdf

Verilog: 注意可综合语法

发布包:doc/A03\_系统能力设计大赛MIPS基准指令集手册.pdf

发布包: doc/ MIPS32手册.zip

新增交叉编译环境!涉及SoC搭建!调试能力!

涉及实验箱使用!

#### 初阶是基础,极具挑战性,勿好高骛远

- ▶ 任务:基本5级流水CPU实现
  - MIPS I基准指令集: 57条指令,部分中断例外,
  - 五级流水,无复杂总线接口,无仲裁
- > 考验
  - 课程知识点
  - Verilog编写
  - 硬件调试能力
  - FPGA开发能力
  - 学习能力
- > 特点
  - 对无训练基础的,最后真正小组合作完成的: 极具挑战性,极具成就感,收获极大

难者不会,会者不难;写出来的,才是自己的


1. 环境初步准备:只要一个Vivado

> Vivado2019.2

· 安装:大赛发布包: doc/A06\_vivado安装说明.pdf

• 使用:大赛发布包: doc/A07\_vivado使用说明.pdf

# 设计(Verilog)->仿真




2. 设计:知识准备——Verilog

- > Verilog: 写Verilog是在画电路
  - 可综合性,不可综合性
  - · 综合性语法: assign, always@(posedge clock), module, 状态机

| 提问            | 不可综合             | 可综合                     |  |
|---------------|------------------|-------------------------|--|
| 电路有初始值概念吗?    | reg [3:0] cnt=0; | if (reset) cnt <= 4'd0; |  |
| 电路有等待5ns的概念吗? | # 5;             | 计数时钟拍数。                 |  |
| 电路各模块是串行跑的吗?  |                  |                         |  |

2. 设计:知识准备——CPU架构

- MIPS I指令集
  - · 发布包: doc/A03\_系统能力设计大赛MIPS基准指令集手册.pdf
  - · 发布包: doc/ MIPS32 手册.zip
- 57条指令: MIPS I (无非对齐) + ERET
- ▶ 5个CPO寄存器
- > 6种例外 (含中断)
- > 采用直接地址映射
- > 不区分核心态和用户态



3. 仿真: 自己进行简单仿真

- 自己设置输入激励
- 自己设置输出比较
- ▶ 自己写testbench:

实例化待验证模块,设置输入激励的灌入,设置输出比较(如果需要)

建议: 进行必要的模块级验证

#### 3. 仿真:运行官方提供的功能测试

> 原理: myCPU上运行软件程序

功能测试,发布包: fun\_test/

• func\_test/soft/func:功能点测试程序,MIPS汇编程序

func\_test/soc/soc\_sram\_func: 用于功能测试的SoC, SRAM总线

> 编译 功能测试程序


环境: 发布包 doc/*A08 交叉编译工具链安装.pdf* 

Makefile: 进入soft/src/, 进行make

> vivado 设置指令/数据 ram的数据

vivado运行仿真

> 调试: 软硬件联调能力!



4. 上板: 需使用实验箱

- 仿真通过后,再上板(综合实现)
- > 注意使用Verilog的可综合语句。
- ▶ 上板:对设计进行 综合、布局布线、生成bit流文件

下载bit流文件,实验箱 (FPGA板) 上观察现象。

## 初阶任务指导-再总结

**两个环境** 

**Vivado** 

交叉编译环境: 需要运行功能测试时再使用 (发布包已包含编译好的程序)

- ▶ 设计
- > 仿真

SoC\_lite的理解: 单周期RAM, 涉及实验箱使用

对软硬件联调能力要求很高!

> 上板 (实际运行)

涉及实验箱使用

团体赛阶段任务解析

初阶任务指导

实验箱使用说明


单周期SRAM总线说明

中阶任务指导


辅助调试手段说明

高阶任务指导

## 实验箱使用说明——实物图



#### 实验箱使用说明——示意图




#### 相关介绍资料

- · doc/A04\_龙芯体系结构教学实验箱 (Artix-7) 介绍.pdf
- · doc/*A05\_龙芯体系结构实验箱(Artix-7)-原理图与引脚列表.zip*

#### > 实验箱测试:

- GPIO类外设测试: 单色LED灯、双色LED灯、数码管、点阵、LCD触摸屏、复位键、拨码开关... 发布包 *fpga test/FPGA gpio test*
- 复杂外设测试: 网口、DDR3颗粒、串口、SPI flash 发布包 *fpga test/FPGA soc test*

# 实验箱使用说明——SoC\_Lite



#### 实验箱使用说明——实验箱检测

- > 拿到实验箱后,可以对实验进行检测
- > GPIO类外设测试
  - 单色LED灯、双色LED灯、数码管、点阵、LCD触摸屏、
  - 复位键、拨码开关、按钮开关、矩阵键盘
  - · 发布包 fpga\_test/FPGA\_gpio\_test
- > 复杂外设测试
  - 网口、DDR3颗粒、串口、SPI flash。
  - 发布包 fpga\_test/FPGA\_soc\_test

#### 实验箱使用说明——注意事项

- **板上电源** 
  - > 实验板为5V电源供电,请使用配套的电源进线供电。
  - 禁止使用其他电源进行供电。
- **电源开关** 
  - 为前后方向推动的开头,禁止上下拉扯
- ➢ 左侧电源线、串口、VGA、网口、USB等接口
  - 为左后方向的插拔,禁止上下拉扯
- **右侧多排针接口** 
  - > 为FPGA外扩接口,禁止连接电源或短路

保护实验设备,人人有责

团体赛阶段任务解析

初阶任务指导


实验箱使用说明

单周期SRAM总线说明

中阶任务指导

辅助调试手段说明

高阶任务指导



**简单** 

信号少、无握手信号,一次传输一个数据

举例:单端口、32位地址、32位数据、字节写使能

| 名称   | 宽度 | 方向                     | 描述             |  |
|------|----|------------------------|----------------|--|
| clk  | 1  | —>mster/slave 时钟       |                |  |
| en   | 1  | —>slave 使能信号,片选作用      |                |  |
| addr | 32 | —slave   地址,读写均使用同一地址线 |                |  |
| wen  | 4  | —>slave                | 字节写使能,指示写字节的位置 |  |
| din  | 32 | —>slave                | 写数据            |  |
| dout | 32 | slave—>                | 读数据            |  |

- > 写字节使能,支持任意的写字节组合
  - > 写1字节: 4'b0001, 4'b0010, 4'b0100, 4'b1000
  - > **写2字节**: 4'b0011, 4'b0101, 4'b1001, 4'b0110, 4'b1010, 4'b1100
  - > 写3字节: 4'b0111, 4'b1011, 4'b1101, 4'b1110
  - > 写4字节: 4'b1111
- ▶ 地址是一个数据宽度(4bytes)寻址!!!
  - ▶ 数据宽度32
  - **数据深度2**<sup>32</sup>
  - 容量: 32 x 2<sup>32</sup> bits = 4 x 4GBytes
  - 举例: 32 x 4的sram, 地址需要2bit

但共指示了16字节

比如0~3字节,均使用地址00表示

计算机存储中,字节寻址

指示16字节,需要4 bit的地址,

0~3字节,对应地址0~3

地址00

地址01

地址10

地址11

32 bits(0~3字节)


32 bits(4~7字节)

32 bits(8~11字节)

32 bits(12~15字节)

#### > 读数据 时序图


- > 当拍传地址,下拍回数据
- 单周期返回,无延迟访存模型
- CPU中的寄存器堆(Regfiles)与之不同。




```
always @(posedge clock)
begin
  if(en)
  begin
    rdata <= ram[addr];
  end
end


assign rdata = regfile[addr];</pre>
```

• • •



同时读写:不要依赖同时读写的结果





团体赛阶段任务解析

初阶任务指导

实验箱使用说明

单周期SRAM总线说明

中阶任务指导

辅助调试手段说明

高阶任务指导

## 中阶任务指导

#### 增加带握手的总线接口

**》** 增加复杂总线

方案一: 类SRAM

方案二: AXI

其他方案: 如AHB-Lite

SoC\_AXI\_Lite

- 取指/数据 仲裁
- **随机功能测试**
- > 性能测试

完成初阶, 再考虑中阶

myCPU CPU core 类SRAM 类SRAM Master端 Master端 类SRAM 类SRAM Slave端 Slave端 类SRAM-AXI转换桥 AXI Master端 AXI Slave端 AXI clock convert AXI Master端 AXI Slave端 AXI 1x2 bridge AXI Master端 AXI Master端 AXI接口的RAM AXI接口的 (随机延迟) Confreg

#### 中阶任务指导——系统软件运行

第四届新增: 预赛功能分10%~20%

> 系统软件:清华 监控程序

> 运行过程:

- 1.代码和数据预装在SPI Flash中
- 2.从Flash启动 (0xbfc00000)
- 3.自动搬移代码和数据到DDR3
- 4.跳转到DDR3执行 (0x80000000)
- 5.内核通过串口和用户实现交互 接收用户命令实现相应功能
- ▶ 运行环境:

程序烧写到flash

SoC运行在FPGA上


串口终端运行在pyserial

> 运行调试:

难以进行仿真调试

首先确保CPU通过功能、性能测试,以及其它自开发的验证。

上板出错则需要进行在线调试,发布包: doc/A10 FPGA在线调试说明.pdf



#### 中阶任务指导——总线握手的必要性

- > 读写单周期返回的不足:
  - > 限制CPU频率
- > 传输握手:
  - > 可协调不同速度的设备间交换数据
- Master和slave区分:
  - ▶ Master: 发起请求
  - > Slave: 响应请求, 返回数据
  - SoC\_Lite, CPU和inst ram, 哪个是master, 哪个是slave?

#### 中阶任务指导——总线握手的必要性

#### > 握手分类:

- 约定握手(不需要旗帜):
- 单向握手(一方摇旗帜):
- 双向握手(双方摇旗帜):

握手一旦成功,只会持续一拍!多个周期看到握手成功,那是针对不同传输的握手!

#### 举个例子:

目标:两个山头被包围,同时约定突围

#### 方式:

> 约定握手: 天黑即突围

▶ 单向握手:山头A对山头B说:我随时可以,你摇旗帜,我们就突围。

> 双向握手: 山头A和山头B同时摇旗帜, 即突围

#### 中阶任务指导——类SRAM总线

- > 为SRAM总线增加地址传输握手信号addr\_ok和数据传输握手信号data\_ok
- > 地址传输:双向握手,req & addr\_ok同时有效
- > 数据传输:单向握手,data ok有效,master随时可以接受
- 握手成功只持续一拍。

| 信号      | 位宽     | 方向            | 功能   |  |  |  |
|---------|--------|---------------|--|--|--|--|
| clk     | 1      | input         | 时钟   |  |  |  |
| req     | 1      | master—>slave | 请求信号,为1时有读写请求,为0时无读写请求                     |  |  |  |
| wr      | 1      | master—>slave | 该次请求是写                                     |  |  |  |
| size    | [1:0]  | master—>slave | 该次请求传输的字节数,0: 1byte; 1: 2bytes; 2: 4bytes。 |  |  |  |
| addr    | [31:0] | master—>slave | 该次请求的地址                                    |  |  |  |
| wdata   | [31:0] | master—>slave | 该次请求的写数据                                   |  |  |  |
| addr_ok | 1      | slave—>master | 该次请求的地址传输OK,读:地址被接收;写:地址和数据被接收             |  |  |  |
| data_ok | 1      | slave—>master | 该次请求的数据传输OK,读:数据返回;写:数据写入完成。               |  |  |  |
| rdata   | [31:0] | slave—>master | 该次请求返回的读数据。                                |  |  |  |

# 中阶任务指导——类SRAM总线


#### 类SRAM与SRAM的不同

# 类SRAM地址为字节寻址 🗓


- 1. addr[1:0]=2'b00时,可能的组合: size=2'b00, size=2'b01, size=4'b10,
- 1. addr[1:0]=2'b01时,可能的组合: size=2'b00
- 1. addr[1:0]=2'b10时,可能的组合: size=2'b00, size=2'b01
- 1. addr[1:0]=2'b11时,可能的组合: size=2'b00

|                       | data[31:2<br>4] | data[23:16] | data[15:8] | data[7:0] |
|-----------------------|-----------------|-------------|------------|-----------|
| size=2'b00,addr=2'b00 | -               | 1           | 1          | valid     |
| size=2'b00,addr=2'b01 | -               | 1           | valid      | -         |
| size=2'b00,addr=2'b10 | -               | valid       | 1          | -         |
| size=2'b00,addr=2'b11 | valid           | 1           | 1          | -         |
| size=2'b01,addr=2'b00 | -               | -           | valid      | valid     |
| size=2'b01,addr=2'b10 | valid           | valid       | -          | -         |
| size=2'b10,addr=2'b00 | valid           | valid       | valid      | valid     |

## **一次读时序图**



## **一次写时序图**



## **产** 连续写读时序图

- slave返回的data\_ok必须顺 序返回的。
- ▶ 可能出现多次地址握手后, 才会出线数据握手。 addr\_ok->addr\_ok->addr\_ok-

>addr\_ok->...->data\_ok。


此时数据握手是对应第一次的


传输。

master端避免这一情况的出现可 以通过拉低req信号。


slave避免这一情况的出现可以

通过拉低addr\_ok





当addr\_ok和data\_ok同时有效 req 时,是针对不同请求的握手




## 中阶任务指导——总线接口

#### 推荐直接实现AXI总线

发布包: doc/AMBA总线协议.zip

- > 只使用AXI协议的握手特性
- > AXI访问读写依次访问,无需关心交错访问特性
- > 无需关心 burst传输。
- 一旦置起请求,在握手成功前,不能撤下

- > 由五个通道组成
  - > 写地址、写数据、写响应
  - > 读地址、读返回
- > 基本定义
  - ➢ 总线事务(transaction):
    - 一次完整读写过程
  - ➤ 传输(transfer):
    - · 传输一个周期的数据
    - ・ 在VALID、READY同时为高的周期完成 一次传输



- > AXI信号:写地址以aw开头,写数据以w开头,写响应以b开头 读地址以ar开头,读数据以r开头
- 时钟复位 与 握手信号

| 名称      | 宽度 | 方向            | 描述               |  |  |
|---------|----|---------------|------------------|--|--|
| aclk    | 1  | —>mster/slave | 时钟               |  |  |
| hresetn | 1  | —>mster/slave | 复位信号,低电平有效       |  |  |
| 读地址握手   |    |               |                  |  |  |
| arvalid | 1  | ->slave       | 读请求地址有效          |  |  |
| arready | 1  | —>master      | 从设备准备好,已接受读地址    |  |  |
| 读数据握手   |    |               |                  |  |  |
| rvalid  | 1  | —>mater       | 从设备返回数据, 读数据有效   |  |  |
| rready  | 1  | ->slave       | 主设备准备好,已接受返回的读数据 |  |  |

#### **握手信号**



Figure 3-1 VALID before READY handshake

Figure 3-2 READY before VALID handshake




Figure 3-3 VALID with READY handshake

## 读通道握手依赖关系



Figure 3-4 Read transaction handshake dependencies

#### **> 写通道握手依赖关系**




Figure 3-5 Write transaction handshake dependencies

#### 读操作时序




Figure 1-4 Read burst

#### > 写操作时序




Figure 1-6 Write burst

## 中阶任务指导—— AXI其他关键信号

- > ID: 支持读写乱序
  - ➤ 每个事务都有ID标签(ARID/RID/AWID/WID/BID)
  - > 同ID的事务必须按序
  - > 不同ID的事务可以乱序
- ➤ BURST/LEN/SIZE: 突发传输控制
  - > 突发传输类型: FIXED, INCR, WRAP
  - 突发传输长度: 1~16
  - > 突发传输单位: 1,2,4~BW
- WSTRB: 写掩码
  - 为高的位对应的字节写有效
- > RESP: 读/写响应状态
  - ▶ 响应类型: OKAY、EXOKAY、SLVERR、DECERR

## 中阶任务指导——AXI其他关键信号

#### ARLOCK/AWLOCK: 原子性操作

- > 00: 普通
- ▶ 01: 独占
  - 独占地对某个地址先读后写,若期间无其它主设备写,则成功写入,否则失败,通过RESP返回状态。类似LL/SC
- ▶ 10: 加锁
  - · 从第一个加锁事务开始,到第一个普通事务结束
  - · 将所访问的从设备区域加锁,阻止其它主设备访问

#### ➢ ARPROT/AWPROT: 访问保护

- ▶ [0]: 普通/特权
- [1]:安全/非安全
- ▶ [2]: 数据/指令

#### ➤ ARCACHE/AWCACHE: 缓存控制

- > [0]: 可写缓冲,未到达目的即回响应
- > [1]: 可缓存, cached/uncached, 读预取, 写合并
- > [2]: 读分配,如果读发生缓存缺失则分配一个缓存块
- > [3]: 写分配,如果写发生缓存缺失则分配一个缓存块

## > 红色为重点关注,黑色有固定值(参考)

| 信号             | 位宽              | 方向            | 功能                          | 备注                           |  |  |
|----------------|-----------------|---------------|-----------------------------|------------------------------|--|--|
| AXI时钟与复位信号     |                 |               |                             |                              |  |  |
| aclk           | 1               | input         | AXI时钟                       |                              |  |  |
| aresetn        | 1               | input         | AXI复位,低电平有效                 |                              |  |  |
| 读请求地址法         | 读请求地址通道,(以ar开头) |               |                             |                              |  |  |
| arid           | [3:0]           | master—>slave | 读请求的ID号                     | 取指为 <b>0</b><br>取数为 <b>1</b> |  |  |
| araddr         | [31:0]          | master—>slave | 读请求的地址                      |                              |  |  |
| arlen          | [7:0]           | master—>slave | 读请求控制信号,请求传输的长度(数据传输拍数)     | 固定为0                         |  |  |
| arsize         | [2:0]           | master—>slave | 读请求控制信号,请求传输的大小(数据传输每拍的字节数) |                              |  |  |
| arburst        | [1:0]           | master—>slave | 读请求控制信号,传输类型                | 固定为2'b01                     |  |  |
| arlock         | [1:0]           | master—>slave | 读请求控制信号,原子锁                 | 固定为0                         |  |  |
| arcache        | [3:0]           | master—>slave | 读请求控制信号,CACHE属性             | 固定为0                         |  |  |
| arprot         | [2:0]           | master—>slave | 读请求控制信号,保护属性                | 固定为0                         |  |  |
| arvalid        | 1               | master—>slave | 读请求地址握手信号,读请求地址有效           |                              |  |  |
| arready        | 1               | slave—>master | 读请求地址握手信号,slave端准备好接受地址传输   |                              |  |  |
| 读请求数据通道,(以r开头) |                 |               |                             |                              |  |  |
| rid            | [3:0]           | slave—>master | 读请求的ID号,同一请求的rid应和arid一致    | 指令回来为0数据<br>回来为1             |  |  |
| rdata          | [31:0]          | slave—>master | 读请求的读回数据                    |                              |  |  |
| rresp          | [1:0]           | slave—>master | 读请求控制信号,本次读请求是否成功完成         | 可忽略                          |  |  |
| rlast          | 1               | slave—>master | 读请求控制信号,本次读请求的最后一拍数据的指示信号   | 可忽略                          |  |  |
| rvalid         | 1               | slave—>master | 读请求数据握手信号,读请求数据有效           |                              |  |  |
| rready         | 1               | master—>slave | 读请求数据握手信号,master端准备好接受数据传输  |                              |  |  |


## 红色为重点关注,黑色有固定值(参考)

| 信号             | 位宽              | 方向            | 功能                           | 备注                |  |  |
|----------------|-----------------|---------------|------------------------------|-------------------|--|--|
| 写请求地址法         | 写请求地址通道,(以aw开头) |               |                              |                   |  |  |
| awid           | [3:0]           | master—>slave | 写请求的ID号                      | 固定为1              |  |  |
| awaddr         | [31:0]          | master—>slave | 写请求的地址                       |                   |  |  |
| awlen          | [7:0]           | master—>slave | 写请求控制信号,请求传输的长度(数据传输拍数)      | 固定为0              |  |  |
| awsize         | [2:0]           | master—>slave | 写请求控制信号,请求传输的大小(数据传输每拍的字节数)  |                   |  |  |
| awburst        | [1:0]           | master—>slave | 写请求控制信号,传输类型                 | 固定为 <b>2</b> ′b01 |  |  |
| awlock         | [1:0]           | master—>slave | 写请求控制信号,原子锁                  | 固定为0              |  |  |
| awcache        | [3:0]           | master—>slave | 写请求控制信号,CACHE属性              | 固定为0              |  |  |
| awprot         | [2:0]           | master—>slave | 写请求控制信号,保护属性                 | 固定为0              |  |  |
| awvalid        | 1               | master—>slave | 写请求地址握手信号,写请求地址有效            |                   |  |  |
| awready        | 1               | slave—>master | 写请求地址握手信号,slave端准备好接受地址传输    |                   |  |  |
| 写请求数据通道,(以w开头) |                 |               |                              |                   |  |  |
| wid            | [3:0]           | master—>slave | 写请求的ID号                      | 固定为1              |  |  |
| wdata          | [31:0]          | master—>slave | 写请求的写数据                      |                   |  |  |
| wstrb          | [3:0]           | master—>slave | 写请求控制信号,字节选通位                |                   |  |  |
| wlast          | 1               | master—>slave | 写请求控制信号,本次写请求的最后一拍数据的指示信号    | 固定为1              |  |  |
| wvalid         | 1               | master—>slave | 写请求数据握手信号,写请求数据有效            |                   |  |  |
| wready         | 1               | slave—>master | 写请求数据握手信号,slave端准备好接受数据传输    |                   |  |  |
| 写请求响应          | 通道,(以           | (b开头)         |                              |                   |  |  |
| bid            | [3:0]           | slave—>master | 写请求的ID号,同一请求的bid、wid和awid应一致 | 可忽略               |  |  |
| bresp          | [1:0]           | slave—>master | 写请求控制信号,本次写请求是否成功完成          | 可忽略               |  |  |
| bvalid         | 1               | slave—>master | 写请求响应握手信号,写请求响应有效            |                   |  |  |
| bready         | 1               | master—>slave | 写请求响应握手信号,master端准备好接受写响应    |                   |  |  |

## 中阶任务指导——仲裁


2x1: 两个类SRAM的Slave到一个AXI的Master的桥,

**➢** <u>仲裁:</u>



## 中阶任务指导——功能测试


- 功能测试,发布包: fun\_test/
  - func\_test/soft/func: 功能点测试程序, MIPS汇编程序
  - func\_test/soft/memory\_game: 记忆游戏程序
  - · func\_test/soc\_axi\_func: 用于功能测试的SoC, 随机延时版本



#### 中阶任务指导——性能测试

- 〉 性能测试,发布包:perf\_test/
  - perf\_test/soft/perf\_func: 10个性能测试程序源码
  - perf\_test/soc\_axi\_perf: 用于性能测试的SoC, 固定延迟
  - 不允许更改编译选项

如果初阶完成了,随机功能测试和性能测试也能顺利进行难点在于debug!




#### 中阶任务指导——系统软件测试

- ▶ 系统软件测试,发布包:system\_test/
  - system\_test/soft/supervisor-mips32: 清华 监控程序源码
  - system\_test/soc\_axi\_system: 用于系统软件测试的SoC, 难以仿真

系统软件测试,需要耐心Debug

CPU设计应当胸有成竹



## 中阶任务指导-总结

1. 总线增加握手

myCPU顶层为AXI总线

2. 取指/数据 仲裁

3. 随机功能测试

SoC\_axi\_func

4. 性能测试

SoC\_axi\_perf

5. 系统软件测试

SoC\_axi\_system

预赛内容到此为止

团队赛阶段任务解析

初阶任务指导

实验箱使用说明

单周期SRAM接口说明

中阶任务指导

辅助调试手段说明

高阶任务指导

## 辅助调试手段说明

1. 流程不清晰

参见本ppt

2. 环境不熟悉

Vivado使用说明, 交叉编译环境

3. FPGA开发不熟悉

多学多做多试

4. CPU设计知识储备不够

多学多问多思考多讨论

参加本比赛,需要自学很多!

## 辅助调试手段说明

5. 不会调试

仿真工具使用, 自学+后续培训

调试指导: 仿真 doc/A09\_CPU仿真调试说明.pdf

上板 doc/A10\_FPGA在线调试说明.pdf

6. CPU出错不好定位

提升自身调试能力

doc/A11 Trace比对机制使用说明.pdf

7. CPU验证不充分

随机测试:仿真时,种子单一,运行速度慢

上板测试:支持随机种子切换,运行速度快

一旦发现特点随机种子下有错,仿真

运行该随机种子, debug。

团队赛阶段任务解析

初阶任务指导

实验箱使用说明

单周期SRAM总线说明

中阶任务指导

辅助调试手段说明

高阶任务指导

## 高阶任务指导

#### 决赛各显示神通

- ▶ 任务:基于myCPU,向不同方向延伸
  - · 系统方向: myCPU搭建外设丰富的SoC, 并启动操作系统, 在其上运行应用程序
  - 专研方向: myCPU提示性能, Cache, 双发射, 乱序, 复杂访存子系统
  - · 综合方向: myCPU既高性能, 也可启pmon, 但无法启操作系统
  - · 异构方向: myCPU通过AXI接口搭载一个加速核, 以加速特定应用的处理
  - •
- > CPU扩展建议(如要运行pmon或操作系统):
  - · 实现 非对齐访存指令: LWL/LWR/SWL/SWR
  - · 实现 sync指令: 同步访存操作
  - 实现 Uncache访存: 没有Cache也会存在uncache访问的要求, 如: LB指令

## 总结

#### ➢ 初阶:

环境: Vivado+交叉编译

• 任务: CPU, SRAM总线, 无仲裁

· 能力:Verilog,数字逻辑+组成原理+体系结构,FPGA开发,一定的软件能力,一定的调试

能力

· 运行:功能测试 (soc\_sram\_func)

#### ・ 中阶:

环境: Vivado+交叉编译

• 任务:增加握手总线,运行复杂测试

• 能力: 更高的软件能力, 更高的调试能力

• 运行:随机功能测试(soc\_axi\_func),性能测试(soc\_axi\_perf),系统软件测试

(soc axi system)

#### **➢ 高阶**:

决

· 环境:Vivado+交叉编译+很多(串口软件,flash烧写,tftp...)

· 任务:基于myCPU向各方向延伸

• 能力: ...

• 运行: 自展示

# 总结——发布包目录

|                             | ,                          |
|-----------------------------|----------------------------|
| doc_v0.01                   | 指导性文档,参考资料                 |
| FPGA_test_v1.00             | 实验箱检测                      |
| func_test_v0.01             | 功能测试,SoC_Lite+SoC_axi_func |
| perf_test_v0.01             | 性能测试,SoC_axi_perf          |
| Qualifiers_Submission_v0.01 | 预赛提交包                      |
| Noc_run_os_v0.01            | 高阶参考资料,myCPU运行操作系统         |
| system_test_v0.01           | 系统软件测试,SoC_axi_system      |
| Readme_First.txt            | 2                          |
|                             |                            |

- ▶ "龙芯杯"第四届系统能力培养大赛参赛指南.ppt
- 〉 了解预赛提交情况:

Qualifiers\_Submission/预赛提交说明.pdf

预赛提交截止时间: 2020年8月5日23:59:59。

Verilog不会:

目前未提供文档,自学verilog简单语法,一天足够

▶ Vivado未安装:

doc/A06 vivado安装说明.pdf

> Vivado不会用:

doc/A07\_vivado使用说明.pdf,简单试几个例子

> 体系结构前提知识:

目前未提供文档,自学和讨论。

准备设计MIPS CPU:

doc/A03\_ "系统能力培养大赛" MIPS指令系统规范.pdf (文档可能有误) doc/MIPS32手册.zip, 共三卷:

卷一: MIPS架构介绍

卷二: 指令集介绍

卷三: 特权资源介绍

以上材料推荐 讨论学习

≻ 编写SRAM总线的 CPU:

无文档, 自学和讨论,

有必要进行模块级验证, 分工合作

> 运行大赛功能测试

doc/A11\_Trace比对机制使用说明.pdf func test/功能测试说明.pdf

> 仿真调试:

doc/A09\_CPU仿真调试说明.pdf

调试时需要学会看软件程序:

反汇编文件: func\_test/soft/func/obj/test.s

程序源码: func test/soft/func/start.S, func test/soft/func/inst

头文件: func test/soft/func/include

> myCPU准备引入AXI总线:

doc/AMBA总线协议.zip,充分理解AXI总线基本功能,复杂功能可忽略 doc/A12\_类SRAM接口说明,zip (如果有需要)

> 运行大赛性能测试:

perf\_test/性能测试说明.pdf

〉 FPGA上板运行:

如果不会FPGA上板,参考doc/A07\_vivado使用说明.pdf

- 仿真通过,上板不过,准备使用FPGA上板在线调试: doc/A10 FPGA在线调试说明.pdf
- 运行大赛系统软件测试: system\_test/系统软件说明.pdf
- 》 更多参考资料:
  - 交叉编译工具:doc/A08\_交叉编译工具链安装.pdf发布包里各测试程序已包含编译好的结果。
  - 高阶资料:soc\_run\_os/soc\_up/soc\_up介绍.pdf

提供的资料有限,更多资料需要大家自行搜集、学习和讨论。

## 总结——交流平台

> 大赛官网:

www.nscscc.org

> 团体赛答疑平台:

大赛官网的论坛交流,"教育与高校"话题 为指定官方答疑平台

> 即时交流:

qq群: 583344130

个人赛相关内容见后续培训!

# 谢谢!