
J16 接口与供电







初始化与使能
PWM_EN=0，RELCON/ENCON=0。
F_RESET 预置高，再置 CTRL_EN=1 并读反馈。
PWM 停机保留 CTRL_EN=1。
CTRL_EN=0 时 FPGA 反馈无效。
切换 CTRL_EN 前先将 F_RESET 恢复空闲高。


接口方向与供电
按手册端子编号 1:1 插接。
J16 既定观察面左端 2上/1下。
MBDL4 手册观察面右上1/右下2。
J1 底装配合方向按 PCB 针号；净高待配合检查。
J16 同时提供 3.3 V / 5 V 和数字地。

使能与供电
三颗 VCCA 接 J16 3.3 V，VCCB 接 J16 5 V。
PWM_EN 高使能 U1，CTRL_EN 高使能 U2/U3。
Q1/Q2 截止时，/OE 上拉默认禁止。
CTRL_EN 为软件控制，独立核心 VCCO 掉电待实测。




PWM / U1







控制 / U2 与 OE



RELCON / ENCON 高有效，默认低。
原板 R90=47 Ω 预充通路仍存在，继电器断开后母线仍有预充连接。




F_Reset 空闲高，原板 R106=5.1 kΩ 上拉。
低→高上升沿清除 U21 故障锁存。
清故障前 PWM_EN=0、ENCON/RELCON=0。
消除故障原因后发复位边沿，再检查 ERRI/ERRU。
清故障与 PWM 放行独立。



MBDL4 / J2


5 V 兼容样机
参考 28335BPLUS 电平转换结构。
六路 PWM 由 U1 直接驱动 MBDL4。
保留原板 300 Ω、1 kΩ 和 Q7 电路。
带载电平、光耦电流及关断状态待实测。



J2.25/26 为 MBDL4 控制侧 GND。
+5V_B 仅由 J16 供电，与驱动板内部 5 V 分开。

现有焊盘测量点
3.3 V C10.1；5 V C11.1；GND C10.2
OE_PWM_N R13.2；OE_CTRL_N R19.2
F_RESET_B J2.9
ERRI_B / ERRU_B J2.19 / J2.20
使用控制侧 GND 作测量参考。

反馈 / U3



ERRI / ERRU 为原板推挽、低有效锁存反馈。
R23/R24 的 10 kΩ 下拉仅定义失驱偏置。
QEP 两级 74HC14 相对跳线选中节点总体同相。
完整编码器极性与边沿仍需按实际接线核验。

原理图	J16-MBDL4	创建日期	2026-11-13
		更新日期	2026-11-13
板子	Board1	图页	总原理图_A3
绘制		J16-MBDL4 V0.3	
审阅			
		版本	尺寸	页 1 共 1
嘉立创EDA		V0.3	A3	J16-MBDL4 / PR 4